CN108897277B - 一种plc的独立io模块地址自动分配方法及结构 - Google Patents

一种plc的独立io模块地址自动分配方法及结构 Download PDF

Info

Publication number
CN108897277B
CN108897277B CN201810901413.5A CN201810901413A CN108897277B CN 108897277 B CN108897277 B CN 108897277B CN 201810901413 A CN201810901413 A CN 201810901413A CN 108897277 B CN108897277 B CN 108897277B
Authority
CN
China
Prior art keywords
module
address
independent
slot position
plc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810901413.5A
Other languages
English (en)
Other versions
CN108897277A (zh
Inventor
邵宗凯
董人菘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunming University of Science and Technology
Original Assignee
Kunming University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunming University of Science and Technology filed Critical Kunming University of Science and Technology
Priority to CN201810901413.5A priority Critical patent/CN108897277B/zh
Publication of CN108897277A publication Critical patent/CN108897277A/zh
Application granted granted Critical
Publication of CN108897277B publication Critical patent/CN108897277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/16—Plc to applications
    • G05B2219/163—Domotique, domestic, home control, automation, smart, intelligent house

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

本发明涉及一种PLC的独立IO模块地址自动分配方法及结构，属于PLC地址分配设计技术领域。本发明当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码，不论模块背板槽位是否插入独立IO模块其地址都不会变更，当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配。本发明明显减少了代码的逻辑运算负担和外围硬件接口成本，优化了通信结构，实现了中大型PLC的多点位支持，并且极大地提高了PLC系统的稳定性和可操作性。

Description

一种PLC的独立IO模块地址自动分配方法及结构
技术领域
本发明涉及一种硬件自动移位处理的传导技术，尤其涉及一种PLC的独立IO模块地址自动分配方法及结构，具体涉及PLC的独立IO模块地址自动分配移位电路，属于PLC地址分配设计技术领域。
背景技术
在可编程逻辑控制器(PLC)系统中，一般都采用模块化系统结构，即“PLC主控制器+独立IO模块”的链状结构，PLC通过背板总线访问各个独立IO模块，而在访问独立IO模块之前，必须先给各个独立IO模块分配地址。
为实现合理的地址分配机制，通常采用软件按位寻址或按字节、字、双字寻址的方法实现，亦可采用软件串口为接口进行手拉手结构的地址传递分配，但这些相关技术都需要代码及相关硬件接口作为介质，极大地增加了代码的逻辑运算和外围硬件接口成本及通信结构的复杂化，给系统的稳定运行带入了不可控因数，增加了运行风险。
发明内容
本发明要解决的技术问题是：本发明针对现有技术的局限和不足，提供一种PLC的独立IO模块地址自动分配方法及结构，以解决在不增加运行风险及成本的同时，采用纯硬件的地址总线移位技术自动固定地址总线编码，致力于提高PLC系统的稳定性和可操作性。
本发明技术方案是：一种PLC的独立IO模块地址自动分配方法，所述地址自动分配的方法包括：
记PLC主控制器和模块背板槽位的侧接口电路含有M个针位，每个针位对应地址总线为Addm,m∈[0,M-1]，将地址总线分为N组，其中N＜M且N能被M整除，即Add0～Addm1为第一组地址总线，Addm1+1～Addm2为第二组地址总线，……，AddmN-1+1～AddmN为第N组地址总线，其中m1＜m2＜…＜mN，且mN＝M-1；
在每一组地址总线中，选择一个地址总线赋予高电平，其余地址总线赋予低电平；
每增加一个模板背板槽位，将每一组的地址总线进行循环移位处理，即每一个模板背板槽位的移位侧是其传导侧将每一组的地址总线进行循环移位处理的结果；
整个总线结构以PLC主控制器的侧接口电路为起始，连接第一块模块背板槽位的侧接口电路的传导侧，第一块模块背板槽位的侧接口电路的移位侧与第二块模块背板槽位的侧接口电路的传导侧连接，前一块模块背板槽位的侧接口电路的移位侧与下一块模块背板槽位的侧接口电路的传导侧连接，依次类推进行连接；N组地址总线分别以一个顺序位进行硬件移位组合。
进一步的，所述针位M、组数N、地址m1,m2,…,mN必须满足其为正整数。
进一步的，若模块背板槽位数为P，则记为M针P级地址总线硬件移位电路，根据所述地址自动分配方法，一共可扩展(m1+1)×(m2-m1)×…×(mN-mN-1)种地址编码方案，即可扩展到(m1+1)×(m2-m1)×…×(mN-mN-1)个模块背板槽位，即P最大取值为(m1+1)×(m2-m1)×…×(mN-mN-1)。
进一步的，在中大型PLC系统中，按照所述地址自动分配方法，各个模块背板槽位地址都已提前分配，不论模块背板槽位是否插入独立IO模块其地址都不会变更；当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块。
进一步的，在中大型PLC系统中，独立IO模块不必按顺序插入模块背板槽位，独立IO模块插入任一模块背板槽位，都可直接获取该模块背板槽位所分配的预地址。
一种PLC的独立IO模块地址自动分配结构，所述PLC的独立IO模块地址自动分配结构的硬件设计应用于中大型PLC系统，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块，其具体结构包括：
PLC主控制器侧接口电路与模块背板槽位侧接口电路的传导侧连接，模块背板槽位侧接口电路的移位侧和另一个模块背板槽位侧接口电路的传导侧连接来进行地址分配；
模块背板槽位的侧接口电路具有移位侧和传导侧，对应端口针位一致；
当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码；
当任一独立IO模块插入模块背板槽位后，PLC主控制器根据工业标准Modbus通信协议通过扫描总线即可获取对应的模块背板槽位上独立IO模块的地址编码及IO模块类型，其中IO模块类型由IO模块自身MCU代码确认。
进一步的，所述PLC主控制器的侧接口电路、模块背板槽位的侧接口电路均采用针位。
本发明的有益效果是：本发明与现有技术相比，主要解决了现有技术对PLC系统各个独立IO模块分配地址时存在的运行风险及成本问题，在不增加运行风险及成本的同时，采用纯硬件的地址总线移位技术自动固定地址总线编码，明显减少了代码的逻辑运算负担和外围硬件接口成本，优化了通信结构，实现了中大型PLC的多点位支持，并且极大地提高了PLC系统的稳定性和可操作性。
附图说明
图1是本发明技术方案图，即PLC主控制器与独立IO模块之间的关系示意图；
图2是本发明12针1级地址总线硬件移位电路原理图；
图3是本发明12针2级地址总线硬件移位电路原理图；
图4是本发明12针3级地址总线硬件移位电路原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面通过附图和具体实施例，对本发明作进一步详细说明。
实施例1：如图1-4所示，一种PLC的独立IO模块地址自动分配方法，所述地址自动分配的方法包括：
记PLC主控制器和模块背板槽位的侧接口电路含有M个针位，每个针位对应地址总线为Addm,m∈[0,M-1]，将地址总线分为N组，其中N＜M且N能被M整除，即Add0～Addm1为第一组地址总线，Addm1+1～Addm2为第二组地址总线，……，AddmN-1+1～AddmN为第N组地址总线，其中m1＜m2＜…＜mN，且mN＝M-1；
在每一组地址总线中，选择一个地址总线赋予高电平，其余地址总线赋予低电平；
每增加一个模板背板槽位，将每一组的地址总线进行循环移位处理，即每一个模板背板槽位的移位侧是其传导侧将每一组的地址总线进行循环移位处理的结果；
整个总线结构以PLC主控制器的侧接口电路为起始，连接第一块模块背板槽位的侧接口电路的传导侧，第一块模块背板槽位的侧接口电路的移位侧与第二块模块背板槽位的侧接口电路的传导侧连接，前一块模块背板槽位的侧接口电路的移位侧与下一块模块背板槽位的侧接口电路的传导侧连接，依次类推进行连接；N组地址总线分别以一个顺序位进行硬件移位组合。
进一步的，所述针位M、组数N、地址m1,m2,…,mN必须满足其为正整数。
进一步的，若模块背板槽位数为P，则记为M针P级地址总线硬件移位电路，根据所述地址自动分配方法，一共可扩展(m1+1)×(m2-m1)×…×(mN-mN-1)种地址编码方案，即可扩展到(m1+1)×(m2-m1)×…×(mN-mN-1)个模块背板槽位，即P最大取值为(m1+1)×(m2-m1)×…×(mN-mN-1)。
进一步的，在中大型PLC系统中，按照所述地址自动分配方法，各个模块背板槽位地址都已提前分配，不论模块背板槽位是否插入独立IO模块其地址都不会变更；当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块。
进一步的，在中大型PLC系统中，独立IO模块不必按顺序插入模块背板槽位，独立IO模块插入任一模块背板槽位，都可直接获取该模块背板槽位所分配的预地址。
一种PLC的独立IO模块地址自动分配结构，所述PLC的独立IO模块地址自动分配结构的硬件设计应用于中大型PLC系统，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块，其具体结构包括：
PLC主控制器侧接口电路与模块背板槽位侧接口电路的传导侧连接，模块背板槽位侧接口电路的移位侧和另一个模块背板槽位侧接口电路的传导侧连接来进行地址分配；
模块背板槽位的侧接口电路具有移位侧和传导侧，对应端口针位一致；
当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码；
当任一独立IO模块插入模块背板槽位后，PLC主控制器根据工业标准Modbus通信协议通过扫描总线即可获取对应的模块背板槽位上独立IO模块的地址编码及IO模块类型，其中IO模块类型由IO模块自身MCU代码确认。
进一步的，所述PLC主控制器的侧接口电路、模块背板槽位的侧接口电路均采用针位。
实施例2：本实施例是在实施例1相同，其中，如图1所示是本发明技术方案图，即PLC主控制器与独立IO模块之间的关系示意图，整个总线结构以PLC主控制器的侧接口电路为起始，连接第一块模块背板槽位的侧接口电路，其余模块背板槽位与模块背板槽位之间通过侧接口电路串行连接，独立IO模块可插入模块背板槽位。
实施例3：本实施例是在实施例1相同，其中，如图2、3、4所示是本发明12针1级、12针2级、12针3级地址总线硬件移位电路原理图，图中PLC主控制器和模块背板槽位的侧接口电路含有12个针位，每个针位对应地址总线为Add0,Add1,…Add11，将地址总线分为3组，其中Add0,Add1,Add2为第一组地址总线，Add3,Add4,Add5,Add6为第二组地址总线，Add7,Add8,Add9,Add10,Add11为第三组地址总线，按照所述地址分配方法，一共可扩展(m1+1)×(m2-m1)×…×(mN-mN-1)＝3×4×5＝60种地址编码方案，即可扩展到(m1+1)×(m2-m1)×…×(mN-mN-1)＝3×4×5＝60个模块背板槽位。
实施例4：本实施例是在实施例1相同，其中，如图2所示是本发明12针1级地址总线硬件移位电路原理图，201部分为PLC主控制器侧接口电路J1，202部分为模块背板槽位侧接口电路，模块背板槽位侧接口电路包括传导侧接口J2、移位侧接口J3。当PLC主控制器插入模块背板槽位时，针位J1与J2直接连接，即连接关系为J1-J2。根据所述地址分配方法，将地址总线Add0,Add3,Add7连接至3.3V电源赋予高电平，其余地址总线均连接至GND地面赋予低电平，此时针位J1的地址总线编码被固定为100100010000，由于针位J1与J2相连，故模块背板槽位的地址编码为100100010000，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为100100010000。
实施例5：本实施例是在实施例1相同，其中，如图3所示是本发明12针2级地址总线硬件移位电路原理图，301部分为PLC主控制器侧接口电路J1，302、303部分为模块背板槽位a、b的侧接口电路，模块背板槽位a的侧接口电路包括传导侧接口J2、移位侧接口J3，模块背板槽位b的侧接口电路包括传导侧接口J4、移位侧接口J5。当PLC主控制器插入模块背板槽位a时，针位J1与J2直接连接，模块背板槽位a继续插入模块背板槽位b时，J3与J4针位直接连接，即连接关系为J1-J2、J3-J4。根据所述地址分配方法，将地址总线Add0,Add3,Add7连接至3.3V电源赋予高电平，其余地址总线均连接至GND地面赋予低电平，此时针位J1的地址总线编码被固定为100100010000，由于针位J1与J2相连，故模块背板槽位a的地址编码为100100010000，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为100100010000；由连接关系可知，针位J3的地址总线编码被固定为001000100001，由于针位J3与J4相连，故故模块背板槽位b的地址编码为001000100001，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为001000100001。
实施例6：本实施例是在实施例1相同，其中，如图4所示是本发明12针3级地址总线硬件移位电路原理图，401部分为PLC主控制器侧接口电路J1，402、403、404部分为模块背板槽位a、b、c的侧接口电路，模块背板槽位a的侧接口电路包括传导侧接口J2、移位侧接口J3，模块背板槽位b的侧接口电路包括传导侧接口J4、移位侧接口J5，模块背板槽位c的侧接口电路包括传导侧接口J6、移位侧接口J7。当PLC主控制器插入模块背板槽位a时，针位J1与J2直接连接，模块背板槽位a继续插入模块背板槽位b时，J3与J4针位直接连接，模块背板槽位b继续插入模块背板槽位c时，J5与J6针位直接连接，即连接关系为J1-J2、J3-J4、J5-J6。根据所述地址分配方法，将地址总线Add0,Add3,Add7连接至3.3V电源赋予高电平，其余地址总线均连接至GND地面赋予低电平，此时针位J1的地址总线编码被固定为100100010000，由于针位J1与J2相连，故模块背板槽位a的地址编码为100100010000，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为100100010000；由连接关系可知，针位J3的地址总线编码被固定为001000100001，由于针位J3与J4相连，故故模块背板槽位b的地址编码为001000100001，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为001000100001；由连接关系可知，针位J5的的地址总线编码被固定为010001000010，由于针位J5与J6相连，故故模块背板槽位c的地址编码为010001000010，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为010001000010。
实施例7：本实施例是在实施例1相同，其中，PLC主控制器侧接口电路与模块背板槽位侧接口电路的传导侧接口连接，模块背板槽位侧接口电路的移位侧接口和另一个模块背板槽位侧接口电路的传导侧接口连接来进行地址分配；
当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码，不论模块背板槽位是否插入独立IO模块其地址都不会变更，当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配。本发明与现有技术相比，主要解决了现有技术对PLC系统各个独立IO模块分配地址时存在的运行风险及成本问题，在不增加运行风险及成本的同时，采用纯硬件的地址总线移位技术自动固定地址总线编码，明显减少了代码的逻辑运算负担和外围硬件接口成本，优化了通信结构，实现了中大型PLC的多点位支持，并且极大地提高了PLC系统的稳定性和可操作性。
以上所述实施例仅表示本发明的实施方式，其描述较为具体和详细，但并不能理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变型和改进，这些都属于本发明保护范围。

Claims (7)

1.一种PLC的独立IO模块地址自动分配方法，其特征在于：所述地址自动分配的方法包括：
记PLC主控制器和模块背板槽位的侧接口电路含有M个针位，每个针位对应地址总线为Addm,m∈[0,M-1]，将地址总线分为N组，其中N＜M且N能被M整除，即Add0～Addm1为第一组地址总线，Addm1+1～Addm2为第二组地址总线，……，AddmN-1+1～AddmN为第N组地址总线，其中m1＜m2＜…＜mN，且mN＝M-1；
在每一组地址总线中，选择一个地址总线赋予高电平，其余地址总线赋予低电平；
每增加一个模板背板槽位，将每一组的地址总线进行循环移位处理，即每一个模板背板槽位的移位侧是其传导侧将每一组的地址总线进行循环移位处理的结果；
整个总线结构以PLC主控制器的侧接口电路为起始，连接第一块模块背板槽位的侧接口电路的传导侧，第一块模块背板槽位的侧接口电路的移位侧与第二块模块背板槽位的侧接口电路的传导侧连接，前一块模块背板槽位的侧接口电路的移位侧与下一块模块背板槽位的侧接口电路的传导侧连接，依次类推进行连接；N组地址总线分别以一个顺序位进行硬件移位组合。
2.根据权利要求1所述的一种PLC的独立IO模块地址自动分配方法，其特征在于：所述针位M、组数N、地址m1,m2,…,mN必须满足其为正整数。
3.根据权利要求2所述的一种PLC的独立IO模块地址自动分配方法，其特征在于：若模块背板槽位数为P，则记为M针P级地址总线硬件移位电路，根据所述地址自动分配方法，一共可扩展(m1+1)×(m2-m1)×…×(mN-mN-1)种地址编码方案，即可扩展到(m1+1)×(m2-m1)×…×(mN-mN-1)个模块背板槽位，即P最大取值为(m1+1)×(m2-m1)×…×(mN-mN-1)。
4.根据权利要求3所述的一种PLC的独立IO模块地址自动分配方法，其特征在于：在中大型PLC系统中，按照所述地址自动分配方法，各个模块背板槽位地址都已提前分配，不论模块背板槽位是否插入独立IO模块其地址都不会变更；当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块。
5.根据权利要求4所述的一种PLC的独立IO模块地址自动分配方法，其特征在于：在中大型PLC系统中，独立IO模块不必按顺序插入模块背板槽位，独立IO模块插入任一模块背板槽位，都可直接获取该模块背板槽位所分配的预地址。
6.一种PLC的独立IO模块地址自动分配结构，其特征在于：所述PLC的独立IO模块地址自动分配结构的硬件设计应用于中大型PLC系统，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块，其具体结构包括：
PLC主控制器侧接口电路与模块背板槽位侧接口电路的传导侧连接，模块背板槽位侧接口电路的移位侧和另一个模块背板槽位侧接口电路的传导侧连接来进行地址分配；
模块背板槽位的侧接口电路具有移位侧和传导侧，对应端口针位一致；
当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码；
当任一独立IO模块插入模块背板槽位后，PLC主控制器根据工业标准Modbus通信协议通过扫描总线即可获取对应的模块背板槽位上独立IO模块的地址编码及IO模块类型，其中IO模块类型由IO模块自身MCU代码确认。
7.根据权利要求6所述的PLC的独立IO模块地址自动分配结构，其特征在于：所述PLC主控制器的侧接口电路、模块背板槽位的侧接口电路均采用针位。
CN201810901413.5A 2018-08-09 2018-08-09 一种plc的独立io模块地址自动分配方法及结构 Active CN108897277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810901413.5A CN108897277B (zh) 2018-08-09 2018-08-09 一种plc的独立io模块地址自动分配方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810901413.5A CN108897277B (zh) 2018-08-09 2018-08-09 一种plc的独立io模块地址自动分配方法及结构

Publications (2)

Publication Number Publication Date
CN108897277A CN108897277A (zh) 2018-11-27
CN108897277B true CN108897277B (zh) 2021-04-09

Family

ID=64353410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810901413.5A Active CN108897277B (zh) 2018-08-09 2018-08-09 一种plc的独立io模块地址自动分配方法及结构

Country Status (1)

Country Link
CN (1) CN108897277B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442097B (zh) * 2019-07-30 2024-03-29 南京国电南自维美德自动化有限公司 一种分散控制系统中模件地址自动识别装置和方法
CN112764385A (zh) * 2019-10-21 2021-05-07 中电智能科技有限公司 小型plc总线的实现系统及方法
CN110809068A (zh) * 2019-11-12 2020-02-18 苏州工业园区天和仪器有限公司 新型地址分配电路
CN111541597B (zh) * 2020-04-20 2022-03-11 广州致远电子有限公司 一种并行连接自动编号方法及系统
US11720090B2 (en) * 2020-11-20 2023-08-08 Rockwell Automation Technologies, Inc. Fault tolerant backplane slot assignment
CN114047731B (zh) * 2021-11-08 2023-01-24 西安热工研究院有限公司 分布式控制系统io模块硬件地址自适应识别方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601415A (zh) * 2004-10-15 2005-03-30 李迪 一种开放式可重组软数控系统
CN1655155A (zh) * 2004-02-12 2005-08-17 上海电器科学研究所（集团）有限公司 一种工业总线监控系统及其控制软件
JP2007312573A (ja) * 2006-05-19 2007-11-29 Omron Corp ビルディングブロック型のセーフティ・コントローラにおけるｉｏユニット

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719363A (zh) * 2005-07-27 2006-01-11 艾默生网络能源有限公司 可编程逻辑控制器硬件扩展方法
CN100451889C (zh) * 2006-10-20 2009-01-14 艾默生网络能源有限公司 可编程逻辑控制器、其扩展模块和其硬件扩展方法
CN100524119C (zh) * 2007-08-24 2009-08-05 上海正航电子科技有限公司 一种可编程逻辑控制器与扩展模块的接口
CN101645779A (zh) * 2008-08-08 2010-02-10 鸿富锦精密工业（深圳）有限公司 网络数据传输设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655155A (zh) * 2004-02-12 2005-08-17 上海电器科学研究所（集团）有限公司 一种工业总线监控系统及其控制软件
CN1601415A (zh) * 2004-10-15 2005-03-30 李迪 一种开放式可重组软数控系统
JP2007312573A (ja) * 2006-05-19 2007-11-29 Omron Corp ビルディングブロック型のセーフティ・コントローラにおけるｉｏユニット

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Architecture and model of Profinet IO》;A. Poschraann;《2004 IEEE Africon. 7th Africon Conference in Africa》;20041231;第1213页-第1218页 *
《DP/AS-Interface Link 20E使用》;郭利中;《内蒙古科技与经济》;20171130(第22期);第97页-第98页 *

Also Published As

Publication number Publication date
CN108897277A (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
CN108897277B (zh) 一种plc的独立io模块地址自动分配方法及结构
GB2401449A (en) Memory address allocation
CN101329663A (zh) 一种实现管脚分时复用的装置及方法
CN112014726B (zh) Dsp芯片测试装置及方法
CN103246628B (zh) Smi接口管理方法及可编程逻辑器件
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
CN111294413B (zh) 一种互联网协议ip地址的确定方法、装置和可读介质
CN109582623A (zh) 一种能够实现多块不同类型扩展板级联的扩展板电路
CN112017700A (zh) 用于存储器装置的动态功率管理网络
JP2012198895A (ja) メモリコントローラアドレスおよびデータピンの多重化
CN107544300A (zh) 一种接口处理装置及其控制方法
CN102789424B (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN105281782B (zh) 通用串行器架构
CN101958797B (zh) 以太网供电系统和工作方法
CN111324503A (zh) 机框管理装置、方法和计算机可读存储介质
CN1818893A (zh) 外围设备的lpc总线接口时序转换方法及转换装置
CN104460857A (zh) 一种高速外设部件互连标准卡及其使用方法和装置
CN111443651A (zh) 一种通过以太网背板总线进行功能模块扩展的系统
CN103902229A (zh) 刀片存储装置
CN102882261B (zh) 充电系统、数字接口电路及其控制方法
CN114116558B (zh) 一种io设备及微机保护装置
CN111710357B (zh) Mcu的mtp单元读写控制电路
CN101902436A (zh) 板间通信方法、装置及系统
CN1282317C (zh) 多路多速率数字交换的方法及其装置
CN102541797A (zh) 一种支持多种主机接口的实现方法及其系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant