CN1866805B - 混合速率时分复用交换芯片及其数据交换方法 - Google Patents
混合速率时分复用交换芯片及其数据交换方法 Download PDFInfo
- Publication number
- CN1866805B CN1866805B CN200510127739XA CN200510127739A CN1866805B CN 1866805 B CN1866805 B CN 1866805B CN 200510127739X A CN200510127739X A CN 200510127739XA CN 200510127739 A CN200510127739 A CN 200510127739A CN 1866805 B CN1866805 B CN 1866805B
- Authority
- CN
- China
- Prior art keywords
- module
- parallel data
- parallel
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
本发明提供了一种混合速率时分复用交换芯片及其数据交换方法，该交换芯片包括交换表存储器，该交换表存储器包括：存储交换地址信息模块：用于存储输入存储器和输出存储器之间的交换地址信息；存储话路速率信息模块：用于存储话路速率信息；存储比特起始位置信息模块：用于存储比特起始位置信息。利用本发明，可以同时进行多种速率话路的TDM(时分复用)交换，并且具有实现简单，话路容量大，成本低的优点。
Description
技术领域
本发明涉及通讯领域，尤其涉及一种混合速率TDM(时分复用)交换芯片及其数据交换方法。
背景技术
在一些通讯系统中需要同时进行8kbps、16kbps、24kbps、32kbps、40kbps、48kbps、56kbps和64kbps等多种速率话路的TDM交换，这些不同速率话路的帧间隔都是125微秒，只是数据的位宽不同，而现有的TDM交换芯片都是基于64kbps的速率话路进行交换的。
现有的TDM交换芯片的内部结构图如图1所示，TDM交换的实现原理为：串行的TDM输入信号经串/并模块转换为并行数据后，通过输入选择模块写入到输入存储器。交换模块通过查找交换表存储器得到交换表信息，并根据得到的交换表信息，从输入存储器的相应地址中读出TDM数据，并写入到输出存储器的相应地址。输出选择模块从输出存储器中读出TDM数据并写入到并/串转换模块，经过并/串转换模块转换后，得到串行的TDM输出信号。
如果几个低速率的话路在同一个64kbps速率的话路内，则上述现有的TDM交换芯片无法直接对这些低速率的话路分别进行交换。
现有技术中一种利用上述现有的TDM交换芯片实现多种速率话路的TDM交换的方法为：设置TDM交换芯片的TDM信号速率为外部TDM信号实际速率的8倍，这样外部TDM输入信号的每一个比特在TDM交换芯片内部都被重复的采样8次，作为一个字节进行TDM交换，TDM交换芯片输出的一个字节实际上就是外部TDM信号的一个比特。从外部TDM信号来看，可以认为该TDM交换芯片是对外部TDM信号的每个比特进行交换的。
采用上述方法可以同时完成8kbps、16kbps、24kbps、32kbps、40kbps、48kbps、56kbps和64kbps等多种速率话路的TDM交换。比如要完成一个64kbps速率话路的TDM交换，只要配置TDM交换芯片的交换表，把该话路的8个比特分别交换到TDM输出信号的相应位置上即可以完成一个64kbps速率话路的TDM交换。
采用上述方法当芯片内部工作频率为128MHz时，可以支持16K个速率为64kbps的话路，当该TDM交换芯片用于混合速率TDM交换时，则只能支持2K个64kbps的话路，或4K个32kbps的话路，或8K个16kbps的话路，或16K个8kbps的话路。
上述现有技术的方法的缺点为：该方法虽然可以很好地完成混合速率TDM交换，但它的缺点是容量小，成本高。比如一个话路容量为16K的TDM交换芯片按照该方法应用时，如果交换的话路速率都是64kbps，它的实际话路容量只有2K；如果交换的话路速率都是32kbps，它的实际话路容量只有4K。
发明内容
鉴于上述现有技术所存在的问题，本发明的目的是提供一种混合速率TDM交换芯片及其数据交换方法，从而可以同时进行多种速率话路的TDM交换。
本发明的目的是通过以下技术方案实现的：
一种混合速率时分复用交换芯片，包括交换表存储器，该交换表存储器包括：
存储交换地址信息模块：用于存储输入存储器和输出存储器之间的交换地址信息；
存储话路速率信息模块：用于存储话路速率信息；
存储比特起始位置信息模块：用于存储比特起始位置信息；
所述的混合速率时分复用交换芯片，还包括：
交换模块、用于从输入存储器的相应地址上读取并行数据，根据交换表存储器中存储的交换地址信息、话路速率信息和比特起始位置信息，产生相应的并行的数据和写使能信号，并传递给输出存储器。
还包括：
输入存储器、用于将接收到的根据输入的时分复用TDM输入信号转换成的并行数据写入到其内部的相应地址上；
输出存储器、用于将接收到的交换模块传递过来的并行的数据和写使能信号写入到其内部的相应地址上。
包括：
串/并转换模块：用于将接收到的串行的TDM输入信号转换成并行的数据，并传递给输入选择模块；
输入选择模块：用于将接收到的并行的数据传递给输入存储器；
输出选择模块：用于将接收到的输出存储器传递过来的并行的数据和写使能信号传递给并/串转换模块；
并/串转换模块：用于将接收到的并行的数据和写使能信号转换成串行的TDM信号并输出。
一种基于权利要求2所述的混合速率时分复用交换芯片的数据交换方法，包括：
A、在交换表存储器中存储交换地址信息、话路速率信息和比特起始位置信息；
B、交换模块从输入存储器的相应地址上读取并行数据，所述交换模块根据所述话路速率信息确定每次交换的数据的比特数，根据所述比特起始位置信息确定每次交换的数据的位置，将读取的并行数据转换为并行的数据和写使能信号，并传递给输出存储器。
所述的步骤B还包括：
串行的时分复用TDM输入信号经串/并模块转换为并行数据后，通过输入选择模块写入到输入存储器，交换模块从输入存储器的相应地址上读取并行数据。
所述的并行的写使能信号位宽为8，每个写使能信号对应所述读取的并行数据的一个比特，所述输出存储器支持按比特写入。
所述的步骤B还包括：
输出选择模块从输出存储器中读出所述并行的数据和写使能信号，并传递给并/串转换模块，经过并/串转换模块转换后，得到串行的TDM输出信号。
由上述本发明提供的技术方案可以看出，本发明通过在混合速率TDM交换芯片的交换表存储器中同时存储交换地址信息、话路速率信息和比特起始位置信息，从而可以同时进行8kbps、16kbps、24kbps、32kbps、40kbps、48kbps、56kbps和64kbps等多种速率话路的TDM交换，并且具有实现简单，话路容量大，成本低的优点。
附图说明
图1为现有的TDM交换芯片的内部结构图；
图2为本发明所述混合速率TDM交换芯片的交换表存储器的具体实现结构图。
具体实施方式
本发明提供了一种混合速率TDM交换芯片及其数据交换方法，本发明的核心为：在混合速率TDM交换芯片的交换表存储器中同时存储交换地址信息、话路速率信息和比特起始位置信息。
本发明所述混合速率TDM交换芯片的结构和图1所示的现有的TDM交换芯片相同，它们的不同之处在于其中的交换表存储器的结构不同。
现有的TDM交换芯片的交换表存储器中只存储交换地址信息，本发明所述混合速率TDM交换芯片的交换表存储器的具体实现结构如图2所示。包括如下模块：
存储交换地址信息模块：用于存储输入存储器和输出存储器之间的交换地址信息，该信息可以由交换模块来读取。
存储话路速率信息模块：用于存储话路速率信息，该话路速率信息可以指明在输入存储器和输出存储器之间，每次应该交换几个比特的数据，该话路速率信息可以由交换模块来读取。
存储比特起始位置信息模块：用于存储比特起始位置信息，该比特起始位置信息可以指明在输入存储器和输出存储器之间，应该交换哪几个比特的数据，该信息可以由交换模块来读取。
本发明所述混合速率TDM交换芯片的其它模块的功能为：
输入存储器、用于将接收到的根据输入的TDM输入信号转换成的并行数据写入到其内部的相应地址上；
交换模块、用于从输入存储器的相应地址上读取并行数据，根据交换表存储器中存储的交换地址信息、话路速率信息和比特起始位置信息，产生相应的并行的数据和写使能信号，并传递给输出存储器；
输出存储器、用于将接收到的交换模块传递过来的并行的数据和写使能信号写入到其内部的相应地址上。
串/并转换模块：用于将接收到的串行的TDM输入信号转换成并行的数据，并传递给输入选择模块；
输入选择模块：用于将接收到的并行的数据传递给输入存储器；
输出选择模块：用于将接收到的输出存储器传递过来的并行的数据和写使能信号传递给并/串转换模块；
并/串转换模块：用于将接收到的并行的数据和写使能信号转换成串行的TDM信号并输出。
本发明所述混合速率TDM交换芯片的数据交换方法的原理为：
串行的TDM输入信号输入到串/并模块后，转换为TDM并行数据并传递给输入选择模块，该模块将接收到的TDM并行数据写入到输入存储器。
交换模块读取交换表存储器中存储的交换地址信息，根据该交换地址信息从输入存储器的相应地址中读出所述写入的TDM并行数据。然后，读取交换表存储器中存储的话路速率信息和比特起始位置信息，产生写入到输出存储器的相应地址的并行的数据和写使能信号，该写使能信号的位宽为8，每个写使能信号对应所述写入的TDM并行数据的一个比特。
混合速率TDM交换芯片的输出存储器必须支持按比特写入，输出选择模块从输出存储器中读出所述写入的并行的数据和写使能信号，再经过并/串转换模块转换后，得到串行的TDM输出信号。
按照上述本发明提供的混合TDM交换芯片及其交换方法，当芯片内部工作频率为128MHz时可以支持16K个话路，这16K个话路的速率可以是8kbps、16kbps、24kbps、32kbps、40kbps、48kbps、56kbps、64kbps及它们的任意组合。支持的话路数远大于所述现有技术的普通和混合TDM交换芯片支持的话路数。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (7)
1.一种混合速率时分复用交换芯片，其特征在于，包括交换表存储器，该交换表存储器包括：
存储交换地址信息模块：用于存储输入存储器和输出存储器之间的交换地址信息；
存储话路速率信息模块：用于存储话路速率信息；
存储比特起始位置信息模块：用于存储比特起始位置信息；
所述的混合速率时分复用交换芯片，还包括：
交换模块、用于从输入存储器的相应地址上读取并行数据，根据交换表存储器中存储的交换地址信息、话路速率信息和比特起始位置信息，产生相应的并行的数据和写使能信号，并传递给输出存储器。
2.根据权利要求1所述的混合速率时分复用交换芯片，其特征在于，还包括：
输入存储器、用于将接收到的根据输入的时分复用TDM输入信号转换成的并行数据写入到其内部的相应地址上；
输出存储器、用于将接收到的交换模块传递过来的并行的数据和写使能信号写入到其内部的相应地址上。
3.根据权利要求2所述混合速率时分复用交换芯片，其特征在于，包括：
串/并转换模块：用于将接收到的串行的TDM输入信号转换成并行的数据，并传递给输入选择模块；
输入选择模块：用于将接收到的并行的数据传递给输入存储器；
输出选择模块：用于将接收到的输出存储器传递过来的并行的数据和写使能信号传递给并/串转换模块；
并/串转换模块：用于将接收到的并行的数据和写使能信号转换成串行的TDM信号并输出。
4.一种基于权利要求2所述的混合速率时分复用交换芯片的数据交换方法，其特征在于，包括：
A、在交换表存储器中存储交换地址信息、话路速率信息和比特起始位置信息；
B、交换模块从输入存储器的相应地址上读取并行数据，所述交换模块根据所述话路速率信息确定每次交换的数据的比特数，根据所述比特起始位置信息确定每次交换的数据的位置，将读取的并行数据转换为并行的数据和写使能信号，并传递给输出存储器。
5.根据权利要求4所述混合速率时分复用交换芯片的数据交换方法，其特征在于，所述的步骤B还包括：
串行的时分复用TDM输入信号经串/并模块转换为并行数据后，通过输入选择模块写入到输入存储器，交换模块从输入存储器的相应地址上读取并行数据。
6.根据权利要求4所述混合速率时分复用交换芯片的数据交换方法，其特征在于，所述的并行的写使能信号位宽为8，每个写使能信号对应所述读取的并行数据的一个比特，所述输出存储器支持按比特写入。
7.根据权利要求4所述混合速率时分复用交换芯片的数据交换方法，其特征在于，所述的步骤B还包括：
输出选择模块从输出存储器中读出所述并行的数据和写使能信号，并传递给并/串转换模块，经过并/串转换模块转换后，得到串行的TDM输出信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510127739XA CN1866805B (zh) | 2005-12-05 | 2005-12-05 | 混合速率时分复用交换芯片及其数据交换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510127739XA CN1866805B (zh) | 2005-12-05 | 2005-12-05 | 混合速率时分复用交换芯片及其数据交换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1866805A CN1866805A (zh) | 2006-11-22 |
| CN1866805B true CN1866805B (zh) | 2010-08-11 |
Family
ID=37425698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510127739XA Expired - Fee Related CN1866805B (zh) | 2005-12-05 | 2005-12-05 | 混合速率时分复用交换芯片及其数据交换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1866805B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105955901B (zh) * | 2016-04-15 | 2019-05-31 | 中国电子科技集团公司第五十四研究所 | 一种增强型大容量高速数据交换的设计方法 |
| CN108337582B (zh) * | 2017-12-29 | 2021-01-29 | 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） | 基于现场可编程门阵列的时分复用交换系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999031848A2 (en) * | 1997-12-18 | 1999-06-24 | Net Insight Ab | Method and apparatus for switching data between bitstreams of a circuit switched time division multiplexed network |
| CN1428964A (zh) * | 2001-12-26 | 2003-07-09 | 深圳市中兴通讯股份有限公司上海第二研究所 | 多路多速率数字交换的方法及其装置 |
-
2005
- 2005-12-05 CN CN200510127739XA patent/CN1866805B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999031848A2 (en) * | 1997-12-18 | 1999-06-24 | Net Insight Ab | Method and apparatus for switching data between bitstreams of a circuit switched time division multiplexed network |
| CN1428964A (zh) * | 2001-12-26 | 2003-07-09 | 深圳市中兴通讯股份有限公司上海第二研究所 | 多路多速率数字交换的方法及其装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1866805A (zh) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101169772A (zh) | 用于传送命令和地址信号的方法和设备 | |
| CN101154433A (zh) | 存储系统和该存储系统的操作方法 | |
| US4564926A (en) | Information memory device with address multiplexing | |
| KR20010082533A (ko) | 반도체 기억 장치 | |
| CN1866805B (zh) | 混合速率时分复用交换芯片及其数据交换方法 | |
| CN101151603A (zh) | 使用多组地址/数据线的存储器访问 | |
| CN107168899A (zh) | 一种基于FPGA的NandFlash控制器 | |
| CN101236776A (zh) | 一种串行接口快闪存储器及其设计方法 | |
| KR100200558B1 (ko) | Atm망에서의 고정전송속도 트래픽의 셀 분할과 조립에 관한 장치와 방법 | |
| CN100472654C (zh) | 半导体存储器件及其操作方法 | |
| KR920009123A (ko) | 셀 스위치 | |
| CN1855783B (zh) | 大容量时分多路复用交换芯片的数据处理方法 | |
| US5430723A (en) | Time-slot switching system identifying and storing only time-slot signals to be output in a time division multiplex control system | |
| CN100456387C (zh) | 半导体存储器 | |
| CN101136710B (zh) | 虚级联恢复的数据存储控制方法 | |
| US6115289A (en) | Flash memory device | |
| RU2180992C2 (ru) | Переключатель с однобитовым разрешением | |
| CN209691364U (zh) | 显示存储装置 | |
| KR920001858B1 (ko) | 타임 스위치 | |
| KR100508586B1 (ko) | 디지털 이동통신 교환기의 녹음 안내 서비스 채널 확장 장치 | |
| KR950022261A (ko) | 코드 분할 다중 접근방식 비터비 복호기 | |
| CN1655487B (zh) | 高速异步时分交换电路 | |
| JP3312594B2 (ja) | シリアル−パラレル変換機能付き半導体記憶装置 | |
| JP4259007B2 (ja) | Ｐｈｓシステム | |
| JP2508861B2 (ja) | ワ―ド多重時間スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |