KR950022261A - 코드 분할 다중 접근방식 비터비 복호기 - Google Patents

코드 분할 다중 접근방식 비터비 복호기 Download PDF

Info

Publication number
KR950022261A
KR950022261A KR1019930028478A KR930028478A KR950022261A KR 950022261 A KR950022261 A KR 950022261A KR 1019930028478 A KR1019930028478 A KR 1019930028478A KR 930028478 A KR930028478 A KR 930028478A KR 950022261 A KR950022261 A KR 950022261A
Authority
KR
South Korea
Prior art keywords
data
address
input
decoder
viterbi decoder
Prior art date
Application number
KR1019930028478A
Other languages
English (en)
Other versions
KR960009542B1 (en
Inventor
박세현
전인산
차진종
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR93028478A priority Critical patent/KR960009542B1/ko
Publication of KR950022261A publication Critical patent/KR950022261A/ko
Application granted granted Critical
Publication of KR960009542B1 publication Critical patent/KR960009542B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은, CDMA방식등 이동통신과 데시메이션 필터등의 채널이나 데이타 형태가 다중정보율로 진행되는 경우, 데이타 정보율을 복호하고 결정하는 비터비 복호기나 필터 연산장치의 입력단을 기존의 상용칩(예로 Qualcomm사의 비터비 복호기)에서 복잡하게 다수의 메모리로 구현한 것을 간소화하여 칩의 효율성을 높이는데 목적이 있는 것으로, 입력램 번지 카운터, 번지디코더, 멀티프렉스를 이용하여 각각의 데이타 정보율에 필요한 번지를 발생하는 입력번지 발생기를 구성하여 입력램을 제어해서, 보조메모리 없이 효율적인 연산을 수행할 수 있는 비터비 연상장치의 입력단을 설계하였다. 본 발명에서는 단일메모리로 다중율 입력데이타를 처리하므로, 기존의 비터비 복호기(예, CDMA 방식의 Qualcomm사 비터비 복호기)에서 제시한 적산후의 보조메모리(CDMA 방식인 경우 정보율이 4종류이므로 최소한 252바이트 램)를 제거할 수 있으므로, 멀티플렉스로 인한 약간의 면적증가를 고려하더라도, 입력단의 칩면적을 약 4/7로 줄일 수 있으며, 이 방법으로 설계한 칩을 휴대전화기에 사용할 경우 칩의 소비전력의 개선으로 효율적인 전력사용을 할 수 있는 등 여러가지 발명효과를 기대할 수 있다.

Description

코드 분할 다중 접근 방식 비터비 복호기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 다중정보율 입력데이타용 단일 메모리를 이용한 코드 분할 다중 접근 방식 비터비 복호기의 전체블록도.
제2도는 본 발명에 따른 단일 입력램의 번지지정을 위한 번지발생기의 블록도.
제3도는 본 발명에 따른 단일 입력램 번지발생기의 멀티플렉스의 구성과 번지발생의 예를 나타낸 도면.
제4도는 본 발명에 따른 단일 입력램 번지발생기의 멀티플렉스를 구성하는 먹스셀의 세부구조도와 먹스셀의 조정신호를 조합하는 회로도.
제5도는 본 발명에 따른 먹스셀 조정신호 타이밍도.
제6도는 종래의 비터비 복호기의 구조를 나타낸 블록도.

Claims (2)

  1. 코드 다중 분할 방식 통신 시스템의 디인터리버로부터 동기신호 및 구동클럭과 함께 제공되는 직렬데이타를 받아들여서 n비트의 병렬데이타로 변환하는 직병렬변환수단과, 상기 직병렬변환수단으로부터 제공되는 데이타를 저장하기 위한 메모리수단과, 상기 메모리수단에 데이타를 기록하거나 상기 메모리수단으로 부터 데이타를 읽어내기 위한 m비트의 번지를 발생하는 번지발생수단과, 데이타 반복비에 따라서 상기 메모리수단으로 부터 읽혀진 데이타를 적산처리하는 적산수단을 갖는 입력단과; 상기 입력단으로부터 제공되는 데이타에 대한 비터비 연산을 수행하는 비터비 연산수단을 포함하는 비터비 복호기에 있어서; 상기 입력단은 단일의 메모리수단 만을 포함하고; 상기 번지발생수단은 상기 동기신호에 동기되어 상기 단일의 메모리수단에 저장된 데이타 블록을 상기 데이타 반복비에 따라서 선택적으로 읽어내도록 조정하기 위한 조정신호들(wen, c0, c1, c2, c3)을 발생하는 조정신호 발생수단과, 상기 동기신호에 의해 구동되어 소정 비트의 계수신호(ad.0∼ad.8)를 발생하는 계수신호 발생수단과, 상기 계수신호를 해석하여 상기 메모리수단의 데이타 입출력을 위한 상기 m비트의 번지를 발생하는 디코더수단과, 상기 조정신호들에 의해 상기 디코더수단으로부터 제공되는 상기 m비트의 번지를 8개의 비트단위로 묶고 상기 데이타 반복비에 따라서 각 단위에 포함된 비트들을 선택적으로 출력하는 번지선택수단을 포함하는 것을 특징으로 하는 코드 분할 다중 접근 방식 비터비 복호기.
  2. 제1항에 있어서, 상기 번지선택수단은 상기 디코더수단으로부터 제공되는 상기 m비트의 번지중 8비트씩을 각각 받아들이기 위한 m/8개의 선택셀과, 상기 조정신호 발생수단으로부터 각각 제공되는 상기 조정신호들(wen, c0, c1, c2, c3)을 입력신호들로서 받아들여 논리연산한 소정의 신호들을 각각의 선택셀을 구동하기 위한 구동신호들로서 상기 각각의 선택셀을 구동하기 위한 구동신호돌로서 상기 각각의 선택셀로 제공하는 m/8개의 논리수단을 포함하고; 상기 선택셀들 각각은 상기 각 논리수단으로부터 제공되는 구동신호들에 의해 제어되어 상기 디코더수단으로부터 제공되는 8비트의 번지를 상기 메모리수단으로 전달하거나 전달하지 않는 8개의 트랜지스터를 포함하는 것을 특징으로 하는 코드 분할 다중 접근 방식 비터비 복호기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93028478A 1993-12-18 1993-12-18 Viterbi decoder in code division multiple access KR960009542B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR93028478A KR960009542B1 (en) 1993-12-18 1993-12-18 Viterbi decoder in code division multiple access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93028478A KR960009542B1 (en) 1993-12-18 1993-12-18 Viterbi decoder in code division multiple access

Publications (2)

Publication Number Publication Date
KR950022261A true KR950022261A (ko) 1995-07-28
KR960009542B1 KR960009542B1 (en) 1996-07-20

Family

ID=19371643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93028478A KR960009542B1 (en) 1993-12-18 1993-12-18 Viterbi decoder in code division multiple access

Country Status (1)

Country Link
KR (1) KR960009542B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306580B1 (ko) * 1998-09-24 2001-11-30 구자홍 비터비디코더의경로메모리장치
KR100386244B1 (ko) * 1998-01-22 2004-01-24 엘지전자 주식회사 비터비 디코더

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386244B1 (ko) * 1998-01-22 2004-01-24 엘지전자 주식회사 비터비 디코더
KR100306580B1 (ko) * 1998-09-24 2001-11-30 구자홍 비터비디코더의경로메모리장치

Also Published As

Publication number Publication date
KR960009542B1 (en) 1996-07-20

Similar Documents

Publication Publication Date Title
US5602780A (en) Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
SU1447296A3 (ru) Устройство дл обмена данными
TW245862B (en) Convolutional interleaver with reduced memory requirements and address generator therefor
KR100945968B1 (ko) 반도체기억장치
CA1216677A (en) Data format converter
KR960015230A (ko) 반도체 기억 장치
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR950022261A (ko) 코드 분할 다중 접근방식 비터비 복호기
US6012131A (en) High speed translation lookaside buffer employing content address memory
US6700925B1 (en) Apparatus for detecting correlation, spectrum despread apparatus and receiver having the same, and method for detecting correlation
US7061988B2 (en) Interleaver memory access apparatus and method of mobile communication system
US4296480A (en) Refresh counter
KR100298075B1 (ko) 비터비디코더
SU780011A1 (ru) Устройство дл преобразовани кодов с одного зыка на другой
JPS61237539A (ja) フレ−ム変換回路
JPS5758280A (en) Method for making memory address
SU1298803A1 (ru) Полупроводниковое запоминающее устройство
JPH0520173A (ja) キヤツシユメモリ回路
SU1345325A1 (ru) Устройство дл задержки сигналов
KR100474715B1 (ko) 데이터속도변환장치및방법
SU1010653A1 (ru) Запоминающее устройство
SU1295451A1 (ru) Буферное запоминающее устройство
KR960012890A (ko) 전전자 교환기의 피씨엠 데이터 송신회로
KR100194641B1 (ko) 변조기의 입력신호 다중화 장치
KR20000009488A (ko) 개선된 pn 코드 생성기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090702

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee