SU1447296A3 - Устройство дл обмена данными - Google Patents

Устройство дл обмена данными Download PDF

Info

Publication number
SU1447296A3
SU1447296A3 SU853983649A SU3983649A SU1447296A3 SU 1447296 A3 SU1447296 A3 SU 1447296A3 SU 853983649 A SU853983649 A SU 853983649A SU 3983649 A SU3983649 A SU 3983649A SU 1447296 A3 SU1447296 A3 SU 1447296A3
Authority
SU
USSR - Soviet Union
Prior art keywords
group
address
elements
memory
inputs
Prior art date
Application number
SU853983649A
Other languages
English (en)
Inventor
Рональд Юдичак Джозеф
Джозеф Тогель Герберт
Original Assignee
Интернэшнл Стандарт Электрик Корпорейшн (Фирма)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Интернэшнл Стандарт Электрик Корпорейшн (Фирма) filed Critical Интернэшнл Стандарт Электрик Корпорейшн (Фирма)
Application granted granted Critical
Publication of SU1447296A3 publication Critical patent/SU1447296A3/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06—Time-space-time switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Push-Button Switches (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

Изобретение относитс  к коммутации сообщений, осуществл емой при помощи матрищ 1 пам ти. Целью изобре тени   вл етс  повьппение производительности . Устройство содержит матрип цу пам ти, блок синхронизации, счетчики адреса источника и приемника, блок записи-чтени , счетчик тактов, блок приемопередатчиков и блок задани  начальга х условий. Устройство от лигчаетс  тем, что кажда  строка матрицы содержи группы элементов ассоциативной пам ти источника и приемника , группу элементов оперативной пам ти данных и два блока согласовани  2 ил. с S (Л

Description

Изобретение относитс  к устройст- йу дл  установлени  цепей коммутации и точнее к устройству, при помощи Которого динамически назначаютс  це- пи к источникам информации и получа- teл м информации.
Целью изобретени   вл етс  повышение производительности.
На фиг.1 и 2 представлена схема устройства.
Устройство содержит матрицу 1 элементов пам ти, содержащую трупу элементов 2 ассоциативной пам ти адреса источника, группу элементов 3 опера- тивной пам ти, группу элементов 4 ассоциативной пам ти адреса приемника у имеющую множество слов, которое должно быть достаточным, чтобы образовать все необходимые цепи коммута- ции системы.
Кроме того,, устройство содержит блок 2 синхронизации, блок 6 записи/ чтени , счетчик 7 (реверсивный) ад- источника, счетчик 8 (реверсив- ный) адреса приемника, счетчик 9 тактов, блок 10 приемопередатчиков, блок 11 задани  начальных условий, блоки 12 и 13 согласовани , элементы 14 и 15 односторонней проводимости, адресн; шину 16 источника, линшо 17 сравнени ,, линию- 18 строки слова, шину 19 данных, адресную шину 20 приемника, шину 21 сравнени .
Работа.устройства описьшаетс  при условии, что номер адресов источника и получател  уже введен в элементы 2 и 4 пам ти адреса источника и Приемника информации соответственно при помощи бЛока 10. Когда адрес по - ступает на адресную шину 16 источни- ka информации от счетчика 7, все эле йенты 2 пам ти источника информации .будут производить функцию сравнени . Если каждый разр д дл  запомненного адреса слова совпадает с каждым разр дом на адресной шине 16 источника информации, то на линии 7 сравнени  будет обеспечиватьс  уровень логическо 1. Если любой из сравниваемых раз- р дов не совпадает, его элемент адреной пам ти будет выднвать уровень Логического , привод  общзж) линию 17 сравнени  в состо ние уровн  логи tjecKoro О.
Лини  I7 сравнени  подсоедин етс  к строке 18 слова элементов пам ти данных с произвольной ;выборкой через
с
о
5 0
5 0
эг 0 5 g 5
элемент 14, Таким образом, если каждый разр д адресной шины источника информации совпадает с адресом , запоминаемого слова в элементах 2, то будет выдаватьс  уровень логической 1 к строке 18 слова, тем самым подготавлива  к работе каждый из элементов 3 пам ти, во врем  промежутка времени следующего за стробиро- ванием счетчика 7 при помощи счетчика 9. Во врем  этого последующего промежутка времени счетчик 9 стробирует приемопередатчик блока 10, соответствующий адресу, стробируемому от счетчика 7, что приводит к тому, что приемопередатчик выдает данные, содержащиес  в нем, на шину 19 данных, так что параллельные разр ды данных могут быть записаны в элементы 3 пам ти.
Подобным образом счетчик 9 стробирует счетчик 8 адреса приемника в течение соответствующего промежутка времени непосредственно перед стро- бированием приемопередатчика блока 10 адресуемого канала приемника, так что разр ды адреса приемника информации подаютс  к разр дным шинам элементов 4 пам ти адреса приемника информации. Если адрес, представл емый на адресной шине 20 приемника информации, запоминаетс  в элементах 4 пам ти приемника, то каждый оазр д будет сравниватьс  и выход с уровнем логической будет выдаватьс  на шину 21 сравнени ,, котора  обеспечивает выдачу уровн  логической I к. строке слова через элемент 15, при этом создаетс  возможность дл  работы элементов 3 пам ти адресуемого слова. Данные, содержащиес  в готовых к работе элементах 3 пам ти, могут быть считаны и помещены на устройства мультиплексной передачи данных с вре- менньм разделением ТДМ дл  св зи со стробируемым приемопередатчиком блока 10 в соответствии с адресом, выдава- с адресной шины 20 приемника информации.
Возможно иметь адрес источника и не иметь адрес приемника, при этом информаци  будет хранитьс  дл  последующего использовани , В основных случа х посто нные данные могут хранитьс  в слове с данными, которые считываютс  по адресу приемника информации, в то врем  как слово не имеет адреса источника.
Во врем  режима настройки происходит запись нового слова при помощи записи адреса источника информации, адреса приемника информации и данных. Дополнительные команды, которые могут иметь место во врем  режима настройки , содержат отмену слова и используют адресную пам ть или источник, или
адреса приемника, счетные входы которых и синхровходы блока приемопередатчиков и блока синхронизации соединены с выходом счетчика тактов, вход которого  вл етс  синхровходом устройства , втора  группа информационных входов-выходов блока приемопередатчиков  вл етс  группой информационных
получатель информации в качестве адреса 10 входов-выходов устройства, группа вы- дл  считывани  или записи другой части адресной пам ти и/или пам ти данных с произвольной выборкой.
Предлагаемое изобретение может в своей наиболее общей форме обеспе- 15 чить множество предварительно назна-. ченных цепей коммутации, а также их динамическое установление, при котором цепи коммутации могут назначатьс  и отмен тьс  при помощи команд. Кро- 20 не того, может устанавливать цепи коммутации между специальными портами и разделенными по времени каналами упом нутых портов. Таким образом.
ходов блока синхронизации соединена с группой синхровходов блока задани  начальных условий, первый и второй адресные входы которого соединены соответственно с информационньгми входами , реверсивных счетчиков адреса и адреса приемника, отличающеес  тем, что, с целью повышени  производительности, кажда  строке матрицы элементов пам ти содержит группу элементов ассоциативной пам ти адреса источника, группу элементов ассоциативной пам ти адреса приемника, два блока согласовани  и группу элепредлагаемое изобретение обеспечивает 25 ментов оперативной пам ти данных.
чрезвычайно гибкую коммутацию как дл  пространственной, так и дл  временной коммутации.

Claims (1)

  1. Формула изобретени  30
    40
    Устройство дл  обмена данными, содержащее матрицу элементов пам ти, блок синхронизации, блок записи-чтени , счетчик адреса источника, счет- . чик адреса приемника, счетчик тактов, блок приемопередатчиков и блок задани  начальных условий, причем перва  группа информационных входов-выходов блока приемопередатчиков соединена с первой группой информационных входов- выходов блока записи-чтени , первый и второй выходы блока синхронизации соединены соответственно с синхро- входами счетчиков адреса источника и
    входов-выходов устройства, группа вы-
    ходов блока синхронизации соединена с группой синхровходов блока задани  начальных условий, первый и второй адресные входы которого соединены соответственно с информационньгми входами , реверсивных счетчиков адреса и адреса приемника, отличающеес  тем, что, с целью повышени  производительности, кажда  строке матрицы элементов пам ти содержит группу элементов ассоциативной пам ти адреса источника, группу элементов ассоциативной пам ти адреса приемника, два блока согласовани  и группу эле0
    причем установочные входы и входы сброса элементов ассоциативной пам ти адреса источника группы через первый блок согласовани  соединены с выходами счетчика адреса источника установочные входы и входы сброса элементов ассоциативной пам ти адреса приемника группы через второй блок согласовани  соединены с выходами счетчика адреса приемника, установочные входы и входы сброса элементов оперативной пам ти данных группы соединены с выходами блока записи- чтени , в каждой строке матрицы выхог 0 элементов ассоциативной пам ти адреса источника и адреса приемника групп соединены через элементы односторонней проводимости с входами разрешени  элементов оперативной пам ти данных групп.
    5
    81 01. 8i BL
    JL
    L
    n
    iiin ЧП
    I
    Т111Ш11ШИ11
SU853983649A 1984-12-14 1985-12-12 Устройство дл обмена данными SU1447296A3 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/682,033 US4656626A (en) 1984-12-14 1984-12-14 Apparatus and method for providing dynamically assigned switch paths

Publications (1)

Publication Number Publication Date
SU1447296A3 true SU1447296A3 (ru) 1988-12-23

Family

ID=24737915

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853983649A SU1447296A3 (ru) 1984-12-14 1985-12-12 Устройство дл обмена данными

Country Status (17)

Country Link
US (1) US4656626A (ru)
EP (1) EP0184774A3 (ru)
JP (1) JPS61144194A (ru)
CN (1) CN85108417A (ru)
AU (1) AU5104285A (ru)
BE (1) BE903855R (ru)
BR (1) BR8506025A (ru)
ES (1) ES8800814A1 (ru)
FI (1) FI854947A (ru)
HU (1) HUT41932A (ru)
MA (1) MA20587A1 (ru)
NO (1) NO855050L (ru)
PH (1) PH22019A (ru)
PT (1) PT81644B (ru)
SU (1) SU1447296A3 (ru)
YU (1) YU194585A (ru)
ZA (1) ZA858750B (ru)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173872A (en) * 1985-06-13 1992-12-22 Intel Corporation Content addressable memory for microprocessor system
US4972338A (en) * 1985-06-13 1990-11-20 Intel Corporation Memory management for microprocessor system
DE3535215A1 (de) * 1985-10-02 1987-04-02 Nixdorf Computer Ag Verfahren und schaltungsanordnung zum lesen von daten aus dem speicher einer datenverarbeitungsanlage
JPS62118434A (ja) * 1985-11-19 1987-05-29 Matsushita Electric Ind Co Ltd 比較回路
US4758982A (en) * 1986-01-08 1988-07-19 Advanced Micro Devices, Inc. Quasi content addressable memory
US4858180A (en) * 1986-02-28 1989-08-15 Data General Corporation Content addressable memory and self-blocking driver
US4748618A (en) * 1986-05-21 1988-05-31 Bell Communications Research, Inc. Telecommunications interface
US5226147A (en) * 1987-11-06 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device for simple cache system
US4862412A (en) * 1988-04-25 1989-08-29 Gte Laboratories Incorporated Content-addressable memory having control circuitry and independent controls for match and write cycles
US4918329B1 (en) * 1988-07-25 1993-06-01 Data transmission system
IT1230235B (it) * 1989-06-07 1991-10-18 Telettra Spa Strutturazione e trasmissione a pacchetti dell'informazione generata da codificatore per segnali video.
FR2669496B1 (fr) * 1990-11-21 1995-03-31 Alcatel Business Systems Commutateur temporel a architecture eclatee et module de raccordement pour la constitution d'un tel commutateur.
US5311462A (en) * 1991-12-19 1994-05-10 Intel Corporation Physical placement of content addressable memories
US5574274A (en) * 1995-02-21 1996-11-12 Microtek International, Inc. Transmissive/reflective optical scanning apparatus
US5862135A (en) * 1996-10-10 1999-01-19 Lucent Technologies Inc. Simplified interface to a time-division multiplexed communications medium
US6148364A (en) * 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
US6199140B1 (en) 1997-10-30 2001-03-06 Netlogic Microsystems, Inc. Multiport content addressable memory device and timing signals
US6240485B1 (en) 1998-05-11 2001-05-29 Netlogic Microsystems, Inc. Method and apparatus for implementing a learn instruction in a depth cascaded content addressable memory system
US6219748B1 (en) 1998-05-11 2001-04-17 Netlogic Microsystems, Inc. Method and apparatus for implementing a learn instruction in a content addressable memory device
US6381673B1 (en) 1998-07-06 2002-04-30 Netlogic Microsystems, Inc. Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device
US6570887B2 (en) 1999-01-22 2003-05-27 Intel Corporation Method and apparatus employing associative memories to implement message passing
US6597690B1 (en) * 1999-01-22 2003-07-22 Intel Corporation Method and apparatus employing associative memories to implement limited switching
US6539455B1 (en) 1999-02-23 2003-03-25 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a ternary content addressable memory device
US6499081B1 (en) 1999-02-23 2002-12-24 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a segmented content addressable memory device
US6892272B1 (en) 1999-02-23 2005-05-10 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a content addressable memory device
US6460112B1 (en) 1999-02-23 2002-10-01 Netlogic Microsystems, Llc Method and apparatus for determining a longest prefix match in a content addressable memory device
US6574702B2 (en) 1999-02-23 2003-06-03 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a content addressable memory device
US6137707A (en) * 1999-03-26 2000-10-24 Netlogic Microsystems Method and apparatus for simultaneously performing a plurality of compare operations in content addressable memory device
US6542391B2 (en) 2000-06-08 2003-04-01 Netlogic Microsystems, Inc. Content addressable memory with configurable class-based storage partition
US6687785B1 (en) 2000-06-08 2004-02-03 Netlogic Microsystems, Inc. Method and apparatus for re-assigning priority in a partitioned content addressable memory device
US6324087B1 (en) 2000-06-08 2001-11-27 Netlogic Microsystems, Inc. Method and apparatus for partitioning a content addressable memory device
US6934795B2 (en) * 1999-09-23 2005-08-23 Netlogic Microsystems, Inc. Content addressable memory with programmable word width and programmable priority
US7487200B1 (en) 1999-09-23 2009-02-03 Netlogic Microsystems, Inc. Method and apparatus for performing priority encoding in a segmented classification system
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
US6795892B1 (en) 2000-06-14 2004-09-21 Netlogic Microsystems, Inc. Method and apparatus for determining a match address in an intra-row configurable cam device
US6799243B1 (en) 2000-06-14 2004-09-28 Netlogic Microsystems, Inc. Method and apparatus for detecting a match in an intra-row configurable cam system
US7272027B2 (en) * 1999-09-23 2007-09-18 Netlogic Microsystems, Inc. Priority circuit for content addressable memory
US6763425B1 (en) 2000-06-08 2004-07-13 Netlogic Microsystems, Inc. Method and apparatus for address translation in a partitioned content addressable memory device
US6757779B1 (en) 1999-09-23 2004-06-29 Netlogic Microsystems, Inc. Content addressable memory with selectable mask write mode
US7143231B1 (en) 1999-09-23 2006-11-28 Netlogic Microsystems, Inc. Method and apparatus for performing packet classification for policy-based packet routing
US6751701B1 (en) 2000-06-14 2004-06-15 Netlogic Microsystems, Inc. Method and apparatus for detecting a multiple match in an intra-row configurable CAM system
US6944709B2 (en) * 1999-09-23 2005-09-13 Netlogic Microsystems, Inc. Content addressable memory with block-programmable mask write mode, word width and priority
US7110407B1 (en) 1999-09-23 2006-09-19 Netlogic Microsystems, Inc. Method and apparatus for performing priority encoding in a segmented classification system using enable signals
US6438017B1 (en) * 2001-01-09 2002-08-20 Hewlett-Packard Company Read/write eight-slot CAM with interleaving
JP2003324464A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd データ検索装置及びデータ検索方法
US7116015B2 (en) 2003-01-23 2006-10-03 Dell Products L.P. System and method for dynamically configuring an information handling system
US8327116B1 (en) * 2003-12-08 2012-12-04 Alcatel Lucent System and method for processing multiple types of data frames
US7240175B1 (en) * 2003-12-08 2007-07-03 Alcatel Scheduling data frames for processing: apparatus, system and method
US7848129B1 (en) 2008-11-20 2010-12-07 Netlogic Microsystems, Inc. Dynamically partitioned CAM array
US7920399B1 (en) 2010-10-21 2011-04-05 Netlogic Microsystems, Inc. Low power content addressable memory device having selectable cascaded array segments
US8467213B1 (en) 2011-03-22 2013-06-18 Netlogic Microsystems, Inc. Power limiting in a content search system
KR101970712B1 (ko) * 2012-08-23 2019-04-22 삼성전자주식회사 단말기의 데이터 이동장치 및 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH517419A (de) * 1970-12-24 1971-12-31 Ibm Zeitmultiplex-Vermittlungseinrichtung
DE2308866C2 (de) * 1973-02-22 1974-12-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur Erkennung von Doppelverbindungen in Zeitmultiplex-Digital-Fernmeldevermittlungsanlagen, insbesondere PCM-Fernsprechvermittlungsanlagen
NL7313573A (nl) * 1973-10-03 1975-04-07 Philips Nv Geheugeninrichting.
JPS5489444A (en) * 1977-12-27 1979-07-16 Fujitsu Ltd Associative memory processing system
JPS54128634A (en) * 1978-03-30 1979-10-05 Toshiba Corp Cash memory control system
US4168541A (en) * 1978-09-25 1979-09-18 Sperry Rand Corporation Paired least recently used block replacement system
FR2440672A1 (fr) * 1978-10-30 1980-05-30 Cit Alcatel Commutateur spatial multiplex
FR2454242B1 (fr) * 1978-12-26 1986-02-14 Servel Michel Reseau de commutation multiplex a division du temps dans lequel la memoire tampon est associative, a circulation et en forme de dispositif a charges couplees
DE2934379A1 (de) * 1979-08-24 1981-03-26 Siemens AG, 1000 Berlin und 8000 München Zeitlagenvielfach fuer ein zeitmultiplexsystem zur durchkopplung digitaler, insbesondere deltamodulierter, nachrichtensignale
US4382295A (en) * 1981-04-23 1983-05-03 Bell Telephone Laboratories, Incorporated Digital conference time slot interchanger
DE3122300A1 (de) * 1981-06-04 1982-12-23 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer zeitmultiplex-fernmeldevermittelungsanlagen, insbesondere pcm-fernsprechvermittlungsanlagen, mit zeitmultiplexleitungen, deren zeitkanaele teils fuer nachrichtenverbindungen und teils fuer nachrichtenverbindungen und teils zur uebertragung von signalisierungsinformationen dienen
JPS6033796A (ja) * 1983-08-05 1985-02-21 Nippon Telegr & Teleph Corp <Ntt> メモリスイツチ制御方式

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент QdA 4201889, кл. 320-68, 1980. Патент US 4317962, кл. 179-18, 1982. *

Also Published As

Publication number Publication date
MA20587A1 (fr) 1986-07-01
EP0184774A3 (de) 1988-09-21
AU5104285A (en) 1986-06-19
YU194585A (en) 1988-08-31
NO855050L (no) 1986-06-16
EP0184774A2 (de) 1986-06-18
ES8800814A1 (es) 1987-11-16
PT81644B (en) 1987-01-07
JPS61144194A (ja) 1986-07-01
US4656626A (en) 1987-04-07
FI854947A (fi) 1986-06-15
PH22019A (en) 1988-05-13
ES549926A0 (es) 1987-11-16
PT81644A (en) 1986-01-02
BE903855R (nl) 1986-06-16
CN85108417A (zh) 1986-07-16
BR8506025A (pt) 1986-08-19
FI854947A0 (fi) 1985-12-13
HUT41932A (en) 1987-05-28
ZA858750B (en) 1986-07-30

Similar Documents

Publication Publication Date Title
SU1447296A3 (ru) Устройство дл обмена данными
US4771420A (en) Time slot interchange digital switched matrix
US5031094A (en) Switch controller
US3678205A (en) Modular switching network
US4488290A (en) Distributed digital exchange with improved switching system and input processor
EP0335848A1 (en) Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links
GB1288195A (ru)
ES467326A1 (es) Un controlador de linea general de canales en un sistema de tratamiento de datos.
US4298977A (en) Broadcast and alternate message time slot interchanger
EP0121726A3 (en) Multi-port memory cell and system
CA2008669A1 (en) Multiple mode memory module
SU650526A3 (ru) Устройство дл уплотнени каналов св зи
GB1296181A (ru)
US6363017B2 (en) Method and apparatus for alternate operation of a random access memory in single-memory operating mode and in combined multi-memory operating mode
KR930003592A (ko) 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법
EP0179464A2 (en) Arrangement for processing received data in a TDMA communications system and method therefor
ATE126953T1 (de) Datenvermittlungsknoten.
US4504947A (en) PCM Supervision data reformatting circuit
SU1587518A1 (ru) Устройство дл сопр жени процессора с группой блоков пам ти
JPS6138912B2 (ru)
SU1481802A1 (ru) Устройство сбора информации
KR950011289B1 (ko) 행렬 방향데이타 처리가 가능한 다중포트 동적램(Multiport D Ram)
SU1277127A1 (ru) Устройство дл обмена данными между процессорами
JPS61121597A (ja) 時分割通話路方式及び装置
SU1571600A1 (ru) Устройство дл сопр жени двух ЭВМ