KR930003592A - 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법 - Google Patents

일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법 Download PDF

Info

Publication number
KR930003592A
KR930003592A KR1019920010560A KR920010560A KR930003592A KR 930003592 A KR930003592 A KR 930003592A KR 1019920010560 A KR1019920010560 A KR 1019920010560A KR 920010560 A KR920010560 A KR 920010560A KR 930003592 A KR930003592 A KR 930003592A
Authority
KR
South Korea
Prior art keywords
series
time slot
memory array
data
communication systems
Prior art date
Application number
KR1019920010560A
Other languages
English (en)
Other versions
KR100229305B1 (ko
Inventor
섀이크 예후다
예빈 요람
쿠니크 모티
Original Assignee
챨스 알. 루이스
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 챨스 알. 루이스, 모토로라 인코포레이티드 filed Critical 챨스 알. 루이스
Publication of KR930003592A publication Critical patent/KR930003592A/ko
Application granted granted Critical
Publication of KR100229305B1 publication Critical patent/KR100229305B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1623—Plesiochronous digital hierarchy [PDH]
    • H04J3/1647—Subrate or multislot multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

내용 없음.

Description

일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 사용되는 일련의 통신 시스템의 블럭도,
제2도는 본발명에 따른 제1도의 타임 슬롯 지정기(time slot assigner)의 블럭도,
제3도는 본 발명을 설명하기 위한 타임 선도의 타이밍도.

Claims (2)

  1. 다수의 데이타 채널(35내지 38)을 가진 일련의 통신 시스템(10)에 사용하기위한 타임 슬롯 지정기 회로(20)에 있어서, 엔코드된 데이터의 각 프레임이 제어 정보를 제공하는 적어도 하나의 제어 비트 필드(CNT)를 가진다수의 프레임(0내지 n)을 가지며, 엔코드된 데이타를 수신 및 기억하는 입력 및, 출력을 가진 메모리 어레이(52)와, 상기 적어도 하나의 제어 비트 필드에 응답하여 부분적으로 상기 메모리 어레이의 선정된 부분을 어드레싱하기 위해 상기 메모리 어레이(52)에 결합된 제1수단(56)과, 상기 메모리 어레이의 선정된 부분을 기억하기 위해 상기 메모리 어레이(52)의 출력에 결합된 메모리 데이타 출력 래치(54)및, 상기 메모리 데이타출력 래치(54) 및 상기 제1수단에 결합되며, 상기 제1수단을 제어하기 위해 선정된 프레임의 엔코드된 데이타의 적어도 하나의 제어 비트 필드내의 제어 정보를 사용하며, 일련의 통신 시스템내의 상기 엔코드된 데이타를 통신시키는데 사용되는 다수의 데이타 채널(35내지 35)중 한 채널을 선택하는 타임 슬롯 제어 신호(SEL1, SEL0)를 제공하기 위한 제2수단(58, 60, 62)을 포함하는 것을 특징으로 하는 일련의 통산 시스템에 사용하기 위한 타임 슬롯 지정기.
  2. 일련의 통신 시스템(10)에 일련의 데이타를 할당하는 타임 슬롯용 방법에 있어서, 엔코드된 데이타의 각 프레임이 제어 정보를 제공하는 적어도 하나의 제어 비트 필드(CNT)를 가진 다수의 프레임(0내지 n)을 구비한 메모리 어레이(52)에 엔코드된 데이타를 수신 및 기억시키는 단계와, 적어도 하나의 제어 비트 필드에 응답하여 부분적으로 메모리 어레이(52)의 선정된 일부를 어드레싱하는 단계와, 메모리 어레이(52)의 출력에 결합되는 메모리 데이타 출력 래치(54)에 메모리 어레이의 선정된 일부로부터 선정된 프레임의 엔코드된 데이타를 기억시키는 단계 및, 일련의 통신 시스템내의 엔코드된 데이타를 통신 시킬시에 사용되는 데이타 채널을 선택하기 위한 타임 슬롯 제어 신호(SEL0, SEL1)를 제공하기 위해, 선정된 프레임의 엔코드된 데이타의 적어도 하나의 제어 필드내의 제어 정보를 사용하는 단계를 포함하는 것을 특징으로 하는 일련의 통신 시스템에 일련의 데이타를 할당하는 타임 슬롯 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920010560A 1991-07-17 1992-06-18 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법 KR100229305B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US731,609 1991-07-17
US07/731,609 US5127002A (en) 1991-07-17 1991-07-17 Time slot assigner for use in a serial communication system

Publications (2)

Publication Number Publication Date
KR930003592A true KR930003592A (ko) 1993-02-24
KR100229305B1 KR100229305B1 (ko) 1999-11-01

Family

ID=24940236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010560A KR100229305B1 (ko) 1991-07-17 1992-06-18 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법

Country Status (6)

Country Link
US (1) US5127002A (ko)
EP (1) EP0531661B1 (ko)
JP (1) JP3107650B2 (ko)
KR (1) KR100229305B1 (ko)
DE (1) DE69216515T2 (ko)
HK (1) HK1006205A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880271B2 (ja) * 1990-08-17 1999-04-05 株式会社日立製作所 帯域制御方法および回路
US5365519A (en) 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
US6330240B1 (en) 1987-04-24 2001-12-11 Hitachi, Ltd. ATM cell switching system
USRE36751E (en) * 1987-07-15 2000-06-27 Hitachi, Ltd. ATM switching system connectable to I/O links having different transmission rates
CA2091093C (en) * 1992-03-06 1999-07-06 Peter C. Di Giulio Event driven communication network
JP2581011B2 (ja) * 1993-07-23 1997-02-12 日本電気株式会社 ローカルエリアネットワークのトラフィック制御システム
AU2467295A (en) * 1994-05-06 1995-11-29 Circuit Path Network Systems, Corp. Method of assigning slots by mapping channels to slots based on a one-to-one transformation
US5535206A (en) * 1994-11-14 1996-07-09 Zenith Electronics Corporation Upstream data transmission system for cable television
JPH08161259A (ja) * 1994-11-30 1996-06-21 Mitsubishi Electric Corp 直列データ受信装置及び直列データ転送装置
US6249526B1 (en) * 1997-06-30 2001-06-19 Intel Corporation Versatile time division multiple access slot assignment unit
DE102004038213A1 (de) * 2004-08-05 2006-03-16 Robert Bosch Gmbh Verfahren und Vorrichtung zum Zugriff auf Daten eines Botschaftsspeichers eines Kommunikationsbausteins
CN114691556A (zh) * 2020-12-29 2022-07-01 马来西亚瑞天芯私人有限公司 一种提供与外部存储设备连接的通用物理层及其连接方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903370A (en) * 1973-12-21 1975-09-02 Bell Telephone Labor Inc Line switch controller for a time division switching system
EP0132481B1 (fr) * 1983-07-28 1987-10-28 International Business Machines Corporation Dispositif tampon et système de transmission de données comportant ledit dispositif
US4704606A (en) * 1984-11-13 1987-11-03 American Telephone And Telegraph Company And At&T Information Systems Inc. Variable length packet switching system
US4771418A (en) * 1986-07-28 1988-09-13 Advanced Micro Devices, Inc. Time-slot assigner multiplexer
US4777633A (en) * 1987-08-14 1988-10-11 International Mobile Machines Corp. Base station for wireless digital telephone system
US4998249A (en) * 1988-10-28 1991-03-05 Executone Information Systems, Inc. Method and system for multiplexing telephone line circuits to highway lines

Also Published As

Publication number Publication date
HK1006205A1 (en) 1999-02-12
KR100229305B1 (ko) 1999-11-01
JPH05206981A (ja) 1993-08-13
EP0531661A3 (en) 1993-05-12
EP0531661A2 (en) 1993-03-17
DE69216515T2 (de) 1997-07-10
DE69216515D1 (de) 1997-02-20
JP3107650B2 (ja) 2000-11-13
US5127002A (en) 1992-06-30
EP0531661B1 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
SU1447296A3 (ru) Устройство дл обмена данными
KR860001653A (ko) 데이타통신 스테이션 채택방법
KR930018594A (ko) 반도체 기억 장치
KR940704099A (ko) 전송하기 위하여 데이터를 포맷화하기 위한 방법 및 장치(method and apparatus for the formatting of data for transmission)
KR930003592A (ko) 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법
ES2144579T3 (es) Servidor de video en continuo de soporte de informaciones.
KR850000850A (ko) 전자식 회의 시스템
TW339427B (en) Multibank-multiport memories and systems and methods using the same
DE3473365D1 (en) Single error correction circuit for system memory
KR910010506A (ko) 반도체 장치
KR890001374A (ko) 선국장치
KR890001091A (ko) 스태틱 ram회로
KR850003602A (ko) 데이터 프로세싱 시스템 및 수록방법
KR930001229A (ko) 반도체 메모리 장치
US4972407A (en) Time-division switching circuit transforming data formats
KR920017085A (ko) 착오수정방법
KR960705428A (ko) 동기회로장치(synchronizing circuit arrangement)
EP0083230B1 (en) Method for controlling read-out or write in of semiconductor memory device and apparatus for the same
US5157696A (en) Digital signal time difference correcting circuit
US3739354A (en) Variable capacity memory
KR960028571A (ko) 절단 에러 보상 장치
EP0179464A2 (en) Arrangement for processing received data in a TDMA communications system and method therefor
TW328596B (en) Semiconductor device having memorizing function and data reading method thereof
JPS6386630A (ja) 並列伝送路におけるフレ−ム同期方式
US3999162A (en) Time-division multiplex switching circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 13

EXPY Expiration of term