KR960705428A - 동기회로장치(synchronizing circuit arrangement) - Google Patents

동기회로장치(synchronizing circuit arrangement)

Info

Publication number
KR960705428A
KR960705428A KR1019960701897A KR19960701897A KR960705428A KR 960705428 A KR960705428 A KR 960705428A KR 1019960701897 A KR1019960701897 A KR 1019960701897A KR 19960701897 A KR19960701897 A KR 19960701897A KR 960705428 A KR960705428 A KR 960705428A
Authority
KR
South Korea
Prior art keywords
bit
predetermined
parallel
data packet
bit sequence
Prior art date
Application number
KR1019960701897A
Other languages
English (en)
Other versions
KR100291655B1 (ko
Inventor
스벤 마그너스 부르가아드 칼
Original Assignee
에르링 블롬메·클라스 노린
텔레폰악티에볼라겟 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에르링 블롬메·클라스 노린, 텔레폰악티에볼라겟 엘엠 에릭슨 filed Critical 에르링 블롬메·클라스 노린
Publication of KR960705428A publication Critical patent/KR960705428A/ko
Application granted granted Critical
Publication of KR100291655B1 publication Critical patent/KR100291655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 데이터 패킷에 조정된 비트스트립을 수용하는 멀티플렉싱/디멀티플렉싱 유닛(1)속한 동기회로 장치에 관한 것이다. 각각의 전송된 데이터 패킷의 연속비트 시퀀스의 소정의 부분내의 비트위치 및 값은 소정의 검검계산이 소정의 값 ＂0＂을 제송하도록 일정하게 선택된다. 연속비트 시퀀스의 소정의 부분에 해당하고 각각의 수신된 데이터 패킷에 속한 연속비트 시퀀스가 점검산출이 소정의 값을 제공하도록 한다. 일치가 발견될때, 두개가 가깝게 인접한 데이터 패킷 사이의 경계선이 연속비트 시퀀스의 소정의 부분의 비트 시퀀스를 경우해 설정된다. 각각의 인입비트 스트립이 각각의 비트 스트립에 대해 직-병렬변환기(3)로 동기화하는 시간지연을 끼움으로서 제어클럭 또는 제어논리(40)를 통해 동기화 된다. 동기화된 병렬 포멧 비트 스트립(25)을 제어 블록 또는 제어논리(4)를 경유하여 버퍼회로(6) 및 병-직렬변환기(7)를 경유하여 비트 스트립을 인출접속(8)에 전달하는 메모리(5)에 전달될 수 있다.

Description

동기회로장치(SYNCHRONIZING CIRCUIT ARRANGEMENT)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 4개의 인입접속과 한개의 인출접속을 지닌 멀티플렉싱/디멀티플렉싱 유닛의 집적회로의 도면,
제2도는 4개의 인입접속에 대한 전송기와 수신기에 조정된 직-병렬 변환기의 개략도,
제3도는 직-병렬 변환을 위한 기능블록장치 및 제어블록 또는 제어논리와의 상호작용을 도시한 도면,
제4도는 스위칭내부 어드레싱을 위한 부속색션을 지닌 표준화된 ATM 데이터 셀의 비트위치의 방위의 도면.

Claims (5)

  1. 소정의 점검산출 소정의 값(즉 ＂0＂)을 제공하도록 각각의 전송된 데이터 패킷의 연속비트 시퀸스의 소정의 부분 내에서 비트 위치와 값을 일정하게 선택함으로서 두개의 가깝게 인접한 데이터 패킷을 설정하게 연속적으로 지향하는 비트스트립을 상호 연속적으로 분명하게 규정된 데이터 패킷으로 분할하는 기능을 하는 멀티플렉싱/디멀틸플렉싱에 포함된 동기회로, 장치로 수신된 데이터 패킷에 속하고 연속비트 시퀀스의 상기 결정된 부분에 연속하는 비트 시퀸스는 점검 산출이 소정의 값을 제공하도록 하고 일치하는 경우에 두개의 가깝게 인접한 데이터 사이의 경계선이 비트 시퀸스의 매체를 통하여 설정되고, 멀티플렉싱 기능의 경우에, 데이터 패킷에 조정된 비트 스트립이 하나의 인입 접속 및 하나의 인출접속에서 발생하고, 이역도, 디멀티플렉싱인 경우 성립되는 동기회로 장치에 있어서, 인입비트 스트립이 각각의 비트스트립에 대한 직-병렬변환기어 동기에 해당하는 시간지연을 끼움으로서 제어블록 또는 제어논리(4,9)의 매체를 통해 동기화하고, 이로 인한 병렬로 포맷된 동기화된 비트스트립이 제어블록 또는 제어논리(4)를 경유해 버퍼회로(6)와 병-직렬변환기(7)를 경유하여 비트스트립을 상기 인출접속(8)에 전달하는 메모리(5)에 전달될 수 있는 것을 특징으로 하는 동기화 장치.
  2. 제1항에 있어서, 연속비트 시퀸스의 소정의 부분은 각각의 데이터 패킷의 어드레스 가능한 부분으로 구성된 것을 특징으로 하는 동기화 장치.
  3. 제1항 또는 제2항에 있어서, 연속 비트 시퀸스 상기 소정의 부분은 소정의 수의 서브색션 바람직하로는 최소한 4개의 서브색션으로 분할되는 것을 특징으로 하는 동기회로 장치.
  4. 제1항에 제2항에 있어서, 소정의 수의 상호 연속 데이터 패킷에 대해 일치가 발견 될때까지 경계선이 설정되지 않는 것을 특징으로 하는 동기회로 장치.
  5. 제1항에 있어서, 어떤 인입접속(2a∼2b)를 어떤 일치로 발견되지 않을 때, 연속비트 시퀸스의 소정의 부분이 앞뒤로 하나의 비트 위치에 이동된 후, 점검 연산이 초기처럼 같은 방식으로 상기 부분에서 수행되어 일치가 발견될 때 경계선을 설정하고 일치가 발견되지 않을 때 같은 방향으로 또 다른 비트위치를 통해 소정의 부분의 부분을 이동시키는 것을 특징으로 하는 동기회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960701897A 1993-10-12 1994-10-03 동기회로장치 KR100291655B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9303341-3 1993-10-12
SE9303341A SE501884C2 (sv) 1993-10-12 1993-10-12 Synkroniserande kretsarrangemang fastställer gräns mellan konsekutiva paket
PCT/SE1994/000912 WO1995010898A1 (en) 1993-10-12 1994-10-03 Synchronizing circuit arrangement

Publications (2)

Publication Number Publication Date
KR960705428A true KR960705428A (ko) 1996-10-09
KR100291655B1 KR100291655B1 (ko) 2001-06-01

Family

ID=20391390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960701897A KR100291655B1 (ko) 1993-10-12 1994-10-03 동기회로장치

Country Status (14)

Country Link
US (1) US5579324A (ko)
EP (1) EP0723722B1 (ko)
JP (1) JP3017537B2 (ko)
KR (1) KR100291655B1 (ko)
CN (1) CN1062400C (ko)
AU (1) AU680310B2 (ko)
BR (1) BR9407804A (ko)
CA (1) CA2173948C (ko)
DE (1) DE69429583T2 (ko)
FI (1) FI961595A0 (ko)
NO (1) NO961421L (ko)
SE (1) SE501884C2 (ko)
TW (1) TW252253B (ko)
WO (1) WO1995010898A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931968A (en) 1996-02-09 1999-08-03 Overland Data, Inc. Digital data recording channel
US6543024B2 (en) 1996-02-09 2003-04-01 Overland Storage, Inc. Write format for digital data storage
US5815514A (en) * 1996-02-09 1998-09-29 Overland Data, Inc. Variable rate bit inserter for digital data storage
US6167550A (en) * 1996-02-09 2000-12-26 Overland Data, Inc. Write format for digital data storage
GB9724026D0 (en) * 1997-11-13 1998-01-14 Advanced Telecommunications Mo Bit stream synchronization
DE19802365C2 (de) * 1998-01-22 2002-06-13 Siemens Ag Übertragungsverfahren und Übertragungssystem
US6597526B1 (en) 1998-08-14 2003-07-22 Overland Storage, Inc. Magnetic tape drive apparatus including a variable rate encoder
US6798777B1 (en) 2000-04-17 2004-09-28 Juniper Networks, Inc. Filtering and route lookup in a switching device
US6973095B1 (en) * 2000-10-27 2005-12-06 Redback Networks Inc. Remote circuit provisioning
CN1901509B (zh) * 2006-07-26 2013-05-29 白杰 网络节点间同步数据的同步方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU585794B2 (en) * 1986-01-09 1989-06-22 Nec Corporation Frame synchronization detection system
GB8609499D0 (en) * 1986-04-18 1986-05-21 Gen Electric Co Plc Digital transmission system
EP0262478B1 (de) * 1986-09-29 1991-08-21 Siemens Aktiengesellschaft Verfahren zur Rahmensynchronisierung der Vermittlungsstelle eines PCM-Zeitmultiplex-Fernmeldesystems
US4922438A (en) * 1986-12-11 1990-05-01 Siemens Aktiengesellschaft Method and apparatus for reading packet-oriented data signals into and out of a buffer
US4873663A (en) * 1988-04-25 1989-10-10 American Telephone And Telegraph Company Control memory using recirculating shift registers for a TDM switching apparatus
JP2531272B2 (ja) * 1988-08-11 1996-09-04 日本電気株式会社 フレ―ム同期制御方式
US4894826A (en) * 1989-01-30 1990-01-16 Honeywell, Inc. Message generating communication apparatus having a message preamble format allowing parts of certain messages to be ignored
US5367544A (en) * 1989-05-04 1994-11-22 Northern Telecom Limited Data stream frame synchronisation
JPH0323732A (ja) * 1989-06-20 1991-01-31 Fujitsu Ltd フレーム同期処理方式
GB9004188D0 (en) * 1990-02-23 1990-04-18 Plessey Telecomm Method and apparatus for detecting a frame alignment word in a data stream
US5131012A (en) * 1990-09-18 1992-07-14 At&T Bell Laboratories Synchronization for cylic redundancy check based, broadband communications network
US5130984A (en) * 1990-12-18 1992-07-14 Bell Communications Research, Inc. Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication
JP2655547B2 (ja) * 1991-03-13 1997-09-24 富士通株式会社 Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置
US5253254A (en) * 1991-09-18 1993-10-12 Dsc Communications Corporation Telecommunications system with arbitrary alignment parallel framer
FR2682201B1 (fr) * 1991-10-04 1994-01-14 Aerospatiale Ste Nationale Indle Procede de discrimination temporelle de pannes dans un systeme hierarchise de traitement de donnees, et systeme hierarchise de traitement de donnees adapte a sa mise en óoeuvre.
SE504159C2 (sv) * 1992-04-02 1996-11-25 Tony Noren Metod för att försluta ett tråg med ett lock som har fönsteröppning
GB9213273D0 (en) * 1992-06-23 1992-08-05 Digital Equipment Int Efficient atm cell synchronization
EP0626771A3 (de) * 1993-05-26 1998-04-29 Ascom Tech Ag Verfahren und Vorrichtung zum Ermitteln einer jeweiligen Abtastphase und zum nachfolgenden Abtasten der Bits eines Datenpakets

Also Published As

Publication number Publication date
EP0723722A1 (en) 1996-07-31
BR9407804A (pt) 1997-05-06
SE9303341D0 (sv) 1993-10-12
EP0723722B1 (en) 2002-01-02
JP3017537B2 (ja) 2000-03-13
CA2173948A1 (en) 1995-04-20
FI961595A (fi) 1996-04-11
KR100291655B1 (ko) 2001-06-01
SE501884C2 (sv) 1995-06-12
TW252253B (ko) 1995-07-21
DE69429583D1 (de) 2002-02-07
NO961421D0 (no) 1996-04-11
NO961421L (no) 1996-04-11
AU680310B2 (en) 1997-07-24
SE9303341L (sv) 1995-04-13
AU7951894A (en) 1995-05-04
CA2173948C (en) 1999-07-20
FI961595A0 (fi) 1996-04-11
CN1062400C (zh) 2001-02-21
JPH08510887A (ja) 1996-11-12
WO1995010898A1 (en) 1995-04-20
DE69429583T2 (de) 2002-08-22
CN1133109A (zh) 1996-10-09
US5579324A (en) 1996-11-26

Similar Documents

Publication Publication Date Title
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
US5541921A (en) Isochronous serial time division multiplexer
US6768734B2 (en) Device and method for equalizing data delays
KR970049636A (ko) 데이타 전송 시스템 및 그 방법
US5130979A (en) Frame converter using a dual-port random access memory
FI73111B (fi) Kopplingsanordning foer utjaemnande av fasskillnader mellan linjetakten pao en till en pcm-telefoncentral anslutande pcm-tidsmultiplexledning och centraltakten hos denna telefoncentral.
KR960705428A (ko) 동기회로장치(synchronizing circuit arrangement)
EP0102810A1 (en) Digital transmission systems
US4680752A (en) Time switch in a time division switching network
US6775294B2 (en) Time slot assigner for communication system
KR930003592A (ko) 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법
KR970049418A (ko) 데이타 기억 시스템, 데이타 전송 방법 및 데이타 재구성 방법
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR960705423A (ko) 신호수신 및 전송장치(a signal receiving and a signal transmitting unit)
US4500986A (en) Asymmetrical time division matrix apparatus
US4092497A (en) Connection network for PCM TDM automatic telephone exchange equipment
JPS6188626A (ja) 時分割多重信号生成回路
KR970009053A (ko) Atm 스위치의 어드레스 생성 회로
KR200317545Y1 (ko) 데이터 순차 출력 장치를 구비한 시간 스위치
KR0143156B1 (ko) 전전자 교환기의 타임 스위치
KR0168921B1 (ko) 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로
KR930008052B1 (ko) 애드-드롭 전송장비의 데이타 버스 선택회로
KR0153945B1 (ko) 비동기 전달모드 계층 처리 장치
KR950013112A (ko) Atm통신시스템
JPH01176197A (ja) 時分割多元交換方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 14