KR0153945B1 - 비동기 전달모드 계층 처리 장치 - Google Patents
비동기 전달모드 계층 처리 장치Info
- Publication number
- KR0153945B1 KR0153945B1 KR1019950052305A KR19950052305A KR0153945B1 KR 0153945 B1 KR0153945 B1 KR 0153945B1 KR 1019950052305 A KR1019950052305 A KR 1019950052305A KR 19950052305 A KR19950052305 A KR 19950052305A KR 0153945 B1 KR0153945 B1 KR 0153945B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- receiving
- switch
- transmitting
- vpi
- Prior art date
Links
- 238000012545 processing Methods 0.000 title abstract description 14
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000009131 signaling function Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000022131 cell cycle Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/112—Switch control, e.g. arbitration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 기가급 비동기 전담로드 계층 처리 장치에 관한 것으로, 다수의 입력포트로부터 입력되는 ATM 셀을 수신하여 일괄적인 경로설정을 하여 셀 지연시간을 줄이며 정렬기켜 저장하도록 하는 셀 정렬수단; 상기 셀 정렬수단에 의해 정렬된 해당 셀을 저장하는 수신 선입선출수단; ATM 셀 스위칭을 위하여 스위치경로를 설정한 후에 상기 수신선입선출수단으로부터 셀을 읽은 후 스위치를 통하여 셀을 해다 포트로 송신하는 크로스 포인트 스위칭 수단; 상기 수신 선입선출수단이 하나 이상의 셀을 저장하고 있는 경우 상기 수신 선입선출수단으로부터 읽는 동작을 시작하며, VPI/VCI 변환을 수행하는 VPI/VCI 변화수단(Translator); 상기 VPI/VCI 변환수단(Translator)에 연결되어 다수의 입력포트로 수신되는 셀의 출력 포트가 동일한 경우에 이를 해결하는 컨텐션 해소수단(Contention Resolver); 상기 컨텐션 해소수단으로부터 각 셀에 대한 출력 포트를 수신하여 스위치의 경로를 설정하여 상기 수신 선업선출수단 및 크로스 포인트 스위칭 수단으로 제공하는 스위치 제어수단; 상기 크로스 포인트 스위칭 수단으로부터 셀 시작신호를 입력받아 읽기 신호를 전송하는 스위치 수신수단; 상기 스위치 수신수단으로부터 읽기 신호를 수신하면 즉시 셀을 수신하여 저장하는 송신 선입선출수단; 상기 송신 선입선출수단으로부터 데이타가 수신되었음을 알리는 신호를 감지하여 데이타를 읽은 후 인접가능 블럭으로 셀을 송신하는 셀 전송수단을 구비하는 것을 특징으로 한다.
Description
제1도는 본 발명의 구성도.
제2도는 셀 정렬기의 타이밍도.
제3도는 VPI/VCI 변환기의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 셀 정렬기 2 : VPI/VCI 변환기
3 : 스위치 제어기 4 : 스위치 수신기
5 : 셀 전송기 6 : 크로스 포인트 스위치
본 발명은 기가급 비동기 전달모드 계층 처리 장치에 관한 것이다.
현재 155 Mbit/sec의 전송속도를 갖는 STM-1 신호를 물리계층으로 하여 ATM 계층 기능을 실현하는 기술은 이미 연구단계를 넘어 실,상용화 단계로 접어들고 있으며 620Mbit/sec정도의 전송속도를 갖는 STM-4 전송기술에 대한 연구가 진행중인 상태이다. 따라서, 이러한 전송속도에 맞는 AMT 계층의 처리 기술에 대한 연구가 전송 기술 연구와 병행해서 이루어져야 하는 것은 주지의 사실이다. 더욱이 광대역 멀티미디어 서비스에 대한 통신선로의 대역폭을 확대하고 그 선로를 통한 화려한 멀티미디어 서비스를 제공하는 것은 통신선로의 대역폭을 확대하고 그 선로를 통한 화려한 멀티미디어 서비스를 제공하는 것은 시대적인 요구사항이라 할수 있다.
그리고, ATM 계층의 고속화에 있어서 중요하게 고려하여야 할 기능중의 하나가 VPI/VCI 변환기능이 있다. 이 기능은 입력 VPI/VCI 값에 대한 변환된 VPI/VCI 값을 얻는 기능으로서 이러한 기능실현을 위해서 기존에는 CAM(Content Address Memory)이라고 하는 소자를 사용하여 왔다. 그러나 CAM은 내부의 서칭 알고리듬에 의해 매칭되는 내용을 찾아야 하므로 처리속도가 늦어진다는(엑세스 타임이 약 90ns, 10MByte/sec) 단점이 있다. 또한 ATM 통신 프로토콜의 특성상 VPI/VCI 변환값은 신호(Signalling) 과정에서 생성되어 변환테이블에 기입되고 추후에 해당되는 ATM 셀이 ATM 계층 처리모듈에 수신된 경우 변화테이블을 참조하여 변환된 VPI/VC값을 얻어야 하므로 필연적으로 두 개의 상이한 기능 모듈, 즉, 신호기능모듈과 AMT 계층 처리 모듈간의 VPI/VCI 변환 테이블 엑세스의 충돌현상이 발생한다. 따라서, CAM 제어로직에서는 이러한 충돌을 해결하는 로직이 부가되어야 하는 문제점이 있다. 따라서, 이러한 접근방법으로는 200MByte/sec 의 처리속도가 요구되는 ATM처리모듈에 적용하기는 적절하지 못하다.
상기 요구에 부응하기 위하여 안출된 본 발명은, 다수의 입력포트로 부터 약 200Mbit/sec(200 x 8Mbit/sec= 1.6 Gbit/sec)의 속도록 입력되는 ATM 셀을 수신하여 ATM 계층의 기능을 수행하고 출력 포트로 스위칭 기능을 수행하는 기가급 ATM 처리 기능블럭인 비동기 전달모드 계층 처리 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 다수의 입력포트로부터 입력되는 ATM 셀을 수신하여 일괄적인 경로설정을 하여 셀 지연시간을 줄이며 정렬시켜 저장하도록 하는 셀 정렬수단; 상기 셀 정렬수단에 의해 정렬된 해당 셀을 저장하는 수신 선입선출수단; ATM 셀 스위칭을 위하여 스위치경로를 설정할 후에 상기 수신선입선출수단으로부터 셀을 읽은 후 스위치를 통하여 셀을 해당 포트로 송신하는 크로스 포인트 스위칭 수단; 상기 수신 선입선출수단이 하나 이상의 셀을 저장하고 있는 경우 상기 수신 선입선출수단으로부터 읽는 동작을 시작하며, VPI/VCI 변환을 수행하는 VPI/VCI 변환수단(Translator); 상기 VPI/VCI 변환수단(Translator)에 연결되어 다수의 입력포트로 수신되는 셀의 출력 포트가 동일한 경우에 이를 해결하는 컨텐션 해소수단(Contection Resolver); 상기 컨텐션 해소수단으로부터 각 셀에 대한 출력 포트를 수신하여 스위치의 경로를 설정하여 상기 수신 선입선출수단 및 크로스 포이트 스위칭 수단으로 제공하는 스위치 제어수단; 상기 크로스 포이트 스위칭 수단으로부터 셀 시작신호를 입력받아 읽기 신호를 전송하는 스위치 수신수단; 상기 스위치 수신수단으로부터 읽기 신호를 수신하면 즉시 셀을 수신하여 저장하는 송신 선입선출수단; 상기 송신 선입선출수단으로부터 데이타가 수신되었음을 알리는 신호를 감지하여 데이타를 읽은 후 인접가능 블럭으로 셀을 송신하는 셀 전송수단을 구비하는 것을 특징으로 한다.
본 발명은 엑세스타임이 5ns(200 Mbyte/s)정도의 RAM(Random Acces Memory)을 VPI/VCI 변환 테이블로 사용하는 방안을 제안하며, 즉, 신호기능모듈은 입력 VPI/VCI 와 출력 VPI/VCI 를 생성한 수 입력 VPI/VCI 값이 나타내는 RAM 의 어드레스에 출력 VPI/VCI 값을 기입한다. ATM 계층 처리 모듈은 수신한 ATM 셀의 VPI/VCI를 RAM의 어드레스로 하여 읽는 동작을 수행함으로써 변환된 VPI/VCI 값을 얻을 수 있다. 또한, 상기에서 언급한 두 기능모듈간의 읽는 동작(Read)과 쓰는 동작(Write)의 동시 발생 문제를 해결하기 위하여 본 발명은 듀얼포트RAM(DPRAM)을 사용한다. 또한, 각 입력포트별로 VPI 변화테이블을 구성하여 입력 포트별 독립성 제고를 도모한다. 본 발명의 데이타처리부의 고속화를 위해서는 셀의 입력속도가 200Mbyte/sec 정도이므로 엑세스타임이 5ns(200 Mbyte/s) 정도의 ECL FIFO 를 사용하고자 하며 ATM 셀스위칭 기능을 위해서 입력신호선당 200Mbitlsed까지 처리 가능한 사용의 64 x 64 크로스 포인트 스위치를 사용한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 기능블럭도로서, 도면에서 1은 셀 정렬기, 2는 VPI/VCI 변환기, 3은 스위치 제어기, 4는 스위치 수신기, 5는 셀 전송기, 6은 크로스 포인트 스위치, 7은 수신 FIFO, 8은 송신 FIFO, 9는 컨테션 해소부, 10은 VPI/VCI 변역 테이블을 각각 나타낸다.
먼저, 셀 정렬기(Cell Aligner)(1)는 다수의 입력포트로부터 입력되는 ATM 셀을 수신하여 수신 FIFO(7)에 저장하는 기능을 수행한다. 상이한 입력포트로부터 수신된 ATM 셀들은 상호 비동기적으므로 스위치에서의 일괄적인 경로설정을 함으로써 셀 지연시간을 줄이기 위하여 본 발명에서는 해당 셀을 상기 수신 FIFO(7) 에 정렬하여 저장한다. 이러한 정렬기능을 실현하기 위하여 제어부에서 셀 주기로 CSYN(Cell SYNchronization)신호를 발생하고 상기 셀 정렬기(1)는 이를 수신한 후 입력포트로부터 송신할 셀이 있다는 신호가 감지되면 해당 셀을 수신하여 상기 수신 FIFO(7)에 기입한다. 이때, 수신부에서의 셀의 인식과 장애 처리기능 강화를 위하여 셀의 처음 바이트가 상기 수신 FIFO(7)에 기입될 때 셀의 시작을 알리는 시노를 '하이(High)'로 천이시켜 셀의 바이트와 함께 상기 수신 FILFO(7)에 기입한다.
제2도는 상기 셀 정렬기(Cell Aligner)의 기능 타이밍도이다.
VPI/VCI 변환기(Translator)(2)는 상기 수신 FIFO(7)의 EF(Empty Flag)신호와 CSYNC 신호를 조합하여 CSYNC 신호가 수신된 경우 수신 FIFO가 하나 이상의 셀을 저장하고 있는 경우 수신 FIFO로 부터 읽는 동작을 시작한다. 이때 VPI 변환기능을 수행하기 위하여 셀의 헤더중 VPI부분, 즉, 셀의 처음 바이트와 두 번째 바이트를 수신 FIFO로부터 읽는다. 수신 FIFO로 부터 수신한 VPI를 해당되는 입력포트에 대응되는 DP-RAM의 읽기 동작의 어드레스를 사용하여 출력 VPI값과 출력포트를 얻는다.
컨텐션 해소부(Contention Resolver)(9)는 다수의 입력포트로 수신되는 셀의 출력 포트가 동일한 경우에 이를 해결하는 기능을 수행한다.
스위치 제어기(3)는 상기 컨텐션 해소부(9)로 부터 각 셀에 대한 출력 포트를 수신하여 스위치의 경로로 설정한다.
그리고, 64 x 64 크로스포인트스위치(10)는 셀 스위칭을 하기 위하여 8개의 입력포트를 단위로 하여 7 x 7바이트 스위치로 구성하고 각 바이트에 대하여 1개의 입력포트는 셀의 시작을 알리는 신호로 사용하며, 스위치경로를 설정한 후에 FIFO로부터 셀을 읽은 후 스위치를 통하여 셀을 해당 포트로 송신한다.
스위치 수신기(Switch Receiver)(4)는 7 x 7바이트 스위치의 각 바이트중 셀의 시작을 알리는 신호선이 '하이(High)' 로 천이하는 것을 기다리다가 천이되면 연속해서 53번 수신하여 송신 FIFO(8)에 기입한다. 한 셀 기입후, 즉시 셀의 시작을 알리는 신호선을 감시하여 하이로 천이하면 즉시 셀을 수신하여 상기 송신 FIFO(8)에 기입한다.
셀 전송기(Cell Transmitter)(5)는 상기 송신 FIFO(8)로 부터 데이타가 수신되었음을 알리는 신호를 감지하여 송신 FIFO로 부터 데이타를 읽은 후 인접가능 블럭으로 셀을 송신한다.
상기와 같은 본 발명은, 다수의 입력포트로부터 약 200Mbit/sec(200 x 8Mbit/sec= 1.6 Gbit/sec)의 속도로 입력되는 ATM 셀을 수신하여 ATM 계층의 기능을 수행하고 출력 포트로 스위칭 기능을 수행하는 기가급 ATM 처리 기능블럭을 제공할 수 있다.
Claims (1)
- 다수의 입력포트로부터 입력되는 ATM 셀을 수신하여 일괄적인 경로설정을 하여 셀 지연시간을 줄이며 정렬시켜 저장하도록 하는 셀 정력수단(1); 상기 셀 정렬수단(1)에 의해 정렬된 해당 셀을 저장하는 수신 선입선출수단(7); ATM 셀 스위칭을 위하여 스위치경로를 설정한 후에 상기 수신선입선출수단(7)으로부터 셀을 읽은 후 스위치를 통하여 셀을 해당 포트로 송신하는 크로스 포인트 스위칭 수단(6); 상기 수신 선입선출수단(7)이 하나 이상의 셀을 저장하고 있는 경우 상기 수신 선입선출수단(7)으로부터 읽는 동작을 시작하며, VPI/VCI 변환을 수행하는 VPI/VCI 변환수단(Translator)(2); 상기 VPI/VCI 변환수단(Translator)(2)에 연결되어 다수의 입력포트로 수신되는 셀의 출력 포트가 동일 한 경우에 이를 해결하는 컨텐션 해소수단(Contention Resolver)(9); 상기 컨텐션 해소수단(9)으로부터 각 셀에 대한 출력 포트를 수신하여 스위치의 경로를 설정하여 상기 수신 선입선출수단(7) 및 크로스 포인트 스위칭 수단(6)으로 제공하는 스위치 제어수단(3); 상기 크로스 포인트 스위칭 수단(6)으로부터 셀 시작신호를 입력받아 읽기 신호를 전송하는 스위치 수신수단(4); 상기 스위치 수신수단(4)으로부터 읽기 신호를 수신하면 즉시 셀을 수신하여 저장하는 송신 선입선출수단(8); 상기 송신 선입선출수단(8)으로부터 데이타가 수신되었음을 알리는 신호를 감지하여 데이타를 읽은 후 인접가능 블럭으로 셀을 송신하는 셀 전송수단(5)을 구비하는 것을 특징으로 하는 비동기 전달모드 계층 처리장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052305A KR0153945B1 (ko) | 1995-12-20 | 1995-12-20 | 비동기 전달모드 계층 처리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052305A KR0153945B1 (ko) | 1995-12-20 | 1995-12-20 | 비동기 전달모드 계층 처리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056360A KR970056360A (ko) | 1997-07-31 |
| KR0153945B1 true KR0153945B1 (ko) | 1998-11-16 |
Family
ID=19441629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052305A KR0153945B1 (ko) | 1995-12-20 | 1995-12-20 | 비동기 전달모드 계층 처리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0153945B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000019804A (ko) * | 1998-09-15 | 2000-04-15 | 윤종용 | 부분 충전 비동기 전송 모드 어뎁테이션 레이어1 셀의 셀지연 최소화 방법 |
-
1995
- 1995-12-20 KR KR1019950052305A patent/KR0153945B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056360A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002692A (en) | Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric | |
| US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
| US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
| US5278689A (en) | Gigabit per-second optical packet switching with electronic control | |
| NO173680B (no) | Hybridsvitsj | |
| GB2224417A (en) | Time division switch | |
| WO1998020638A1 (en) | Mechanism to support a utopia interface over a backplane | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| EP1428355B1 (en) | Method for improving the utilization of a time-division multiplexed communication link of a signal transfer point, and a corresponding signal transfer point | |
| US4868812A (en) | Shared lines equipment, especially for B-ISDN switching system | |
| KR0153945B1 (ko) | 비동기 전달모드 계층 처리 장치 | |
| Fayet et al. | High speed switching for ATM: the BSS | |
| JP2785005B2 (ja) | Ｆｃ／ａｔｍ網相互変換装置における多重／分離方式 | |
| US6683854B1 (en) | System for checking data integrity in a high speed packet switching network node | |
| WO1990016121A1 (en) | Data switching nodes | |
| KR100277756B1 (ko) | 신호처리장치 | |
| KR100248546B1 (ko) | 알리25씨 칩의 멀티플렉서 및 디멀티플렉서 회로 | |
| KR970002748B1 (ko) | 에이티엠(atm) 교환기의 내부셀 생성장치 | |
| KR100317132B1 (ko) | 비동기전달모드정합장치의방송셀처리장치 | |
| US20030058861A1 (en) | Subscriber interfacing apparatus of an ATM switching system | |
| KR950000671B1 (ko) | Atm 방식에서의 셀 다중화 장치 | |
| KR100251743B1 (ko) | 동기 및 비동기 교환기 간의 인터워킹 구현장치 및 방법 | |
| SE514992C2 (sv) | Metod och anordning för koppling av olika stora TDM-kanaler | |
| KR20010057812A (ko) | 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의비동기전달모드 스위치 정합장치 | |
| KR0154089B1 (ko) | 입력 버퍼형 atm 사설망 교환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030701 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |