KR100248546B1 - 알리25씨 칩의 멀티플렉서 및 디멀티플렉서 회로 - Google Patents

Abstract

본 발명은 비동기 전송 모드(ATM : Asynchronous Transfer Mode)의 가입자 보드(Subscriber Board)에 있어서 알리25씨(ALI-25C) 칩의 멀티플렉서(MUX) 및 디멀티플렉서(DEMUX) 회로에 관한 것이다.

본 발명은 기본적으로 스위칭부(1)의 전송 데이터 선은 디멀티플렉서(4)에 연결하여 디멀티플렉서 제어기(5)에 의해 제어하여 다수 개의 물리계층부(2)중 하나에 전송하고, 한편 다수 개의 물리계층부(2)의 수신 데이터 선은 멀티플렉서(6)에 연결하여 멀티플렉서 제어기(7)에 의해 제어하여 그 중 하나의 데이터 선이 스위칭부(1)에 연결되도록 함을 원리로 한다.

본 발명에 의하면 다수 개의 물리계층부(2)를 하나의 스위칭부(1)에 연결함으로써 고가의 스위칭부(1)를 공유시켜 불필요한 사용을 줄여 가격 절감을 이루면서 포트 확장을 용이하게 하는 매우 획기적인 효과가 있다.

Description

알리25씨 칩의 멀티플렉서 및 디멀티플렉서 회로

본 발명은 비동기 전송 모드(ATM : Asynchronous Transfer Mode)의 가입자 보드(Subscriber Board)에 있어서 알리25씨(ALI-25C) 칩의 멀티플렉서(MUX) 및 디멀티플렉서(DEMUX) 회로에 관한 것이다.

일반적으로 비동기 전송 모드(ATM) 가입자 상호간에 비동기 전송 모드(ATM) 스위칭이 이루어지려면 비동기 전송 모드(ATM) 스위치가 필요하며, 상기 비동기 전송 모드(ATM) 스위치에는 각각의 가입자를 수용하기 위한 가입자 보드가 필요하다.

종래에 있어서 공통버스 방식의 가입자 보드는 도 1a의 블럭도에 도시된 바와 같이 비동기 전송 모드(ATM) 계층의 스위칭 기능을 수행하는 스위칭부(1) 및 비동기 전송 모드(ATM)의 물리계층 기능을 수행하는 물리계층부(2)로 구성되어 있는데, 상기 스위칭부(1)와 물리계층부(2)의 조합은 가입자의 수만큼 구비되어 있으며, 상기 도 1a는 가입자 수가 4인 경우를 예로써 표시한 것이다. 상기 가입자 보드는 사용하는 칩셋(Chipset)에 따라 여러 가지 구성이 가능한데, 특히 상기 도 1a에 도시된 바와 같이 25.6 Mbps의 속도를 갖는 가입자 보드에 트랜스위치(TranSwitch) 사의 칩셋을 사용하여, 상기 스위칭부(1)에는 큐빗(CUBIT)을 적용하고, 상기 물리계층부(2)에는 알리25씨(ALI-25C) 및 알리25티(ALI-25T)를 결합하여 사용하는 구성에 대하여 설명한다.

상기 스위칭부(1)는 공통 버스인 셀버스(3)로부터 비동기 전송 모드(ATM) 셀을 전송받아 물리계층부(2)에 전달하거나 또는 물리계층부(2)로부터 전송되어 오는 비동기 전송 모드(ATM) 셀을 받아 가상 경로 식별번호(VPI : Virtual Path Identifier)/가상 채널 식별번호(VCI : Virtual Channel Identifier) 변환을 수행한 후에 상기 셀버스(3)로 전송하는 역할을 수행하고, 상기 물리계층부(2)는 상기 스위칭부(1)로부터의 비동기 전송 모드(ATM) 셀을 가입자에게 전달하거나 또는 가입자로부터의 비동기 전송 모드(ATM) 셀을 상기 스위칭부(1)에 전달하는 기능을 수행한다.

이하 상기 스위칭부(1) 및 물리계층부(2) 사이의 동작을 살펴본다.

먼저 전송의 경우에는 도 1b의 설명도에 도시된 바와 같이 전송을 위한 주 신호는 TDATA, TBCLK, *TDVAL 및 TLOAD인데, 상기 *TDVAL은 로우 액티브 신호이고, 나머지 신호는 하이 액티브 신호이다. 상기 TDATA는 8 비트(bit)의 너비를 가지며, 통상적인 데이터 흐름은 다음 순서에 의하여 이루어진다.

먼저 스위칭부(1)는 비동기 전송 모드(ATM) 셀의 첫 번째 데이터를 데이터 버스에 싣고 *TDVAL 신호를 어서트함으로써, 물리계층부(2)에 데이터를 전송할 것임을 통보한다. 그러면 상기 물리계층부(2)는 TLOAD 신호를 어서트함으로써 데이터를 수신할 준비가 되었음을 큐빗(CUBIT)에게 알린다. 그 후 상기 스위칭부(1)는 하나의 비동기 전송 모드(ATM) 셀을 모두 전송하기까지 TBCLK의 폴링 엣지에 맞추어서 데이터를 전송한다. 그러면 스위칭부(1)는 하나의 비동기 전송 모드(ATM) 셀 전송이 끝나면 *TDVAL 신호를 디어서트한다. 이에 따라 상기 물리계층부(2)는 TLOAD를 디어서트함으로써 응답한다.

한편, 수신의 경우에는 도 1c의 설명도에 도시된 바와 같이 수신을 위한 주 신호는 RDATA, RBCLK, RDVAL, RLOAD인데, 상기 신호들은 모두 하이 액티브 신호이다. 여기서 RDATA는 8 비트(bit)의 너비를 가지며, 통상적인 데이터 흐름은 다음 순서에 의하여 이루어진다.

먼저 물리계층부(2)의 수신 버퍼에 하나의 비동기 전송 모드(ATM) 셀이 저장되면, 상기 물리계층부(2)는 첫 번째 바이트를 데이터 버스에 싣고 RDVAL 신호를 어서트함으로써 스위칭부(1)에 데이터를 전송할 것임을 통보한다. 그러면 상기 스위칭부(1)는 RLOAD 신호를 어서트함으로써 데이터를 수신할 준비가 되었음을 상기 물리계층부(2)에 알린다. 그 후 상기 물리계층부(2)는 하나의 비동기 전송 모드(ATM) 셀을 모두 전송하기까지 RBCLK의 라이징 엣지에 맞추어서 데이터를 전송한다. 그러면 상기 물리계층부(2)는 하나의 비동기 전송 모드(ATM) 셀 전송이 끝나면 RDVAL 신호를 디어서트한다. 이에 따라 상기 스위칭부(1)는 RLOAD를 디어서트함으로써 응답한다.

그런데, 상기 종래와 같은 구성의 가입자 보드에 있어서는 스위칭부(1)가 155Mbps까지의 속도를 처리할 수 있는 고가의 스위칭 칩인 반면에, 물리계층부(2)는 25.6Mbps의 느린 처리 속도를 갖는 물리계층 칩이므로 하나의 스위칭부(1)에는 최대 6개까지의 물리계층부(2)가 연결될 수 있는데도 도 1a에 도시된 바와 같이 하나의 스위칭부(1)에 하나의 물리계층부(2)를 일대일로 연결하는 것은 막대한 자원의 낭비가 된다는 문제점이 있었다.

본 발명은 상기 문제점을 해소하기 위하여 안출된 것으로서, 다수 개의 물리계층부(2)를 멀티플렉스 및 디멀티플렉스하여 하나의 스위칭부(1)에 연결함으로써, 1개의 가입자 보드에 다수 개의 포트를 만들어 스위칭부(1)의 효율을 높일 수 있는 알리25씨(ALI-25C) 칩의 멀티플렉서(MUX) 및 디멀티플렉서(DEMUX) 회로를 제공하고자 하는 것이다.

도 1a는 종래의 알리25씨(ALI-25C)와 큐빗(CUBIT)의 연결 블럭도

도 1b는 종래의 송신부 동작 설명도

도 1c는 종래의 수신부 동작 설명도

도 2a는 본 발명의 알리25씨(ALI-25C)와 큐빗(CUBIT)의 연결 블럭도

도 2b는 본 발명의 송신부 구성도

도 2c는 본 발명의 수신부 구성도

＜도면의 주요부분에 대한 부호의 설명＞

1 : 스위칭(Switching)부

2 : 물리계층(Physical Layer)부

3 : 셀버스(CellBus)

4 : 디멀티플렉서(DEMUX : Demultiplexer)

5 : 디멀티플렉서 제어기(Controller)

6 : 멀티플렉서(MUX : Multiplexer)

7 : 멀티플렉서 제어기(Controller)

상기 과제를 달성하기 위하여 본 발명은 기본적으로 스위칭부(1)의 전송 데이터 선은 디멀티플렉서(4)에 연결하여 디멀티플렉서 제어기(5)에 의해 제어하여 다수 개의 물리계층부(2)중 하나에 전송하고, 한편 다수 개의 물리계층부(2)의 수신 데이터 선은 멀티플렉서(6)에 연결하여 멀티플렉서 제어기(7)에 의해 제어하여 그 중 하나의 데이터 선이 스위칭부(1)에 연결되도록 함을 원리로 한다.

상기 본 발명은 도 2a의 블럭도에 도시된 바와 같이 스위칭부(1), 다수 개의 물리계층부(2), 디멀티플렉서(4), 디멀티플렉서 제어기(5), 멀티플렉서(6) 및 멀티플렉서 제어기(7)로 구성된다. 상기 도 2a에서는 하나의 스위칭부(1)에 4개의 물리계층부(2)가 연결되는 경우를 예로 들어 도시하였다.

상기 스위칭부(1)는 셀버스(3)에 연결되어 있고, 상기 스위칭부(1)의 출력은 디멀티플렉서(4) 및 디멀티플렉서 제어기(5)에 입력되며, 상기 디멀티플렉서 제어기(5)의 출력은 상기 디멀티플렉서(4)에 입력되며, 상기 디멀티플렉서(4)의 출력은 상기 각 물리계층부(2)에 입력되도록 구성되며, 한편 상기 각 물리계층부(2)의 출력은 멀티플렉서(6) 및 멀티플렉서 제어기(7)에 입력되고, 상기 멀티플렉서 제어기(7)의 출력은 상기 멀티플렉서(6)에 입력되며, 상기 멀티플렉서(6)의 출력은 상기 스위칭부(1)에 입력되도록 구성된다.

이하 상기와 같은 구성을 가지는 본 발명의 동작을 전송회로와 수신회로로 나누어서 설명하도록 한다.

먼저 전송의 경우로서 하나의 스위칭부(1)가 4개의 물리계층부(2)로 데이터를 송신할 때 디멀티플렉싱하는 경우를 도 2b의 블럭도를 참고로 하여 설명한다. 여기서 설명의 편의를 위하여 먼저 다음과 같은 용어를 정의하도록 한다.

Transmit_Data : 스위칭부(1)와 물리계층부(2) 간에 연결되어야 할 신호이며, 도 1b에서 물리계층부(2)와 연결되는 TBCLK, *TDVAL, TLOAD, TDATA 신호의 묶음이다.

탄뎀 라우팅 헤더(Tandem Routing Header) : 스위칭부(1)는 물리계층부(2)로 비동기 전송 모드(ATM) 셀(cell)을 송신할 때 53 바이트에 추가하여 2 바이트의 탄뎀 라우팅 헤더(Tandem Routing Header)를 53 바이트 앞단에 붙여서 출력한다. 그 후 스위칭부(1)가 데이터를 출력할 목적지 물리계층부(2)의 주소를 기록할 때 상기 탄뎀 라우팅 헤더(Tandem Routing Header)의 8번 및 9번 비트를 사용한다.

TRH[9] : 16 비트의 탄뎀 라우팅 헤더(Tandem Routing Header) 중 9번째 비트이다.

TRH[8] : 16 비트의 탄뎀 라우팅 헤더(Tandem Routing Header) 중 8번째 비트이다.

TDATA[1] : 8 비트의 너비를 가지는 TDATA의 1번 비트로 TRH[9]는 TDATA[1] 라인에 실린다.

TDATA[0] : 8 비트의 너비를 가지는 TDATA의 1번 비트로 TRH[8]은 TDATA[0] 라인에 실린다.

*TDVAL : Transmit_Data에 포함되어 있는 신호로서, 도 1b에서 설명한 바와 같이 스위칭부(1)가 TDATA를 전송할 완료되면 어서트되는 로우 액티브 신호이다.

상기와 같은 본 발명의 전송 동작에 있어서 Transmit_Data를 어느 ALI-C/T_#n으로 출력할 것인가를 결정하는 것이 최종 목표이다. 예를 들어 도 2b의 디멀티플렉서(4)에서

select=00 이면 Transmit_Data를 알리25씨티(ALI-25C/T)_#1에 출력

select=01 이면 Transmit_Data를 알리25씨티(ALI-25C/T)_#2에 출력

select=10 이면 Transmit_Data를 알리25씨티(ALI-25C/T)_#3에 출력

select=11 이면 Transmit_Data를 알리25씨티(ALI-25C/T)_#4에 출력

하도록 하여야 하며, 따라서 상기 디멀티플렉서(4)의 핵심은 select 신호를 어떻게 만들 것인가의 문제가 된다. 본 발명에서는 상기 select 신호를 TRH[9:8]에 의하여 만들며, 상기 TRH[9:8]은 55 바이트의 TDATA에서 첫 번째 바이트의 1번 및 0번 비트이다. 따라서 다음과 같이 select 신호를 만들 수 있다.

TRH[9:8]=00 이면 select=00

TRH[9:8]=01 이면 select=01

TRH[9:8]=10 이면 select=10

TRH[9:8]=11 이면 select=11

즉, TRH[9:8]을 그대로 select 신호로 사용한다.

한편 수신의 경우로서 하나의 스위칭부(1)가 4개의 물리계층부(2)의 출력을 수신할 때 멀티플렉싱하는 경우를 도 2c의 블럭도를 참고로 하여 설명한다. 여기서도 설명의 편의를 위하여 먼저 다음과 같은 용어를 정의하도록 한다.

Receive_Data_#n : 스위칭부(1)와 물리계층부(2) 간에 연결되어야 할 신호이며, 도 1c에서 물리계층부(2)와 연결되는 RBCLK, RDVAL, RLOAD, RDATA 신호의 묶음이다.

RDVAL_#n: 물리계층부(2)의 RDVAL 신호이다.

상기와 같은 본 발명의 수신 동작을 설명하면, Receive_Data_#1 내지 Receive_Data_#4 중 어느 것을 스위칭부(1)로 출력할 것인가를 결정하는 것이 최종 목표이다. 도 2c의 멀티플렉서(6)에서

select=00 이면 Receive_Data_#1을 큐빗(CUBIT)으로 출력

select=01 이면 Receive_Data_#2를 큐빗(CUBIT)으로 출력

select=10 이면 Receive_Data_#3을 큐빗(CUBIT)으로 출력

select=11 이면 Receive_Data_#4를 큐빗(CUBIT)으로 출력

하도록 하여야 하며, 따라서 멀티플렉서(6)의 핵심은 select 신호를 어떻게 만들 것인가의 문제가 된다. 상기 select 신호는 RDVAL_#1 내지 RDVAL_#4를 가지고 만들며, 다음과 같은 순서에 의하여 동작이 이루어지는데, 설명의 편의를 위하여

RDVAL_#1을 w

RDVAL_#2를 x

RDVAL_#3을 y

RDVAL_#4를 z

라 하면, 도 1c에서 설명한 바와 같이 RDVAL 신호는 물리계층부(2)가 스위칭부(1)로 데이터를 보낼 준비가 되었음을 나타내는 신호이므로, RDVAL 신호가 어서트되었을 때 해당 물리계층부(2)의 Receive_Data_#n을 스위칭부(1)와 연결하면 된다.

여기서 w = x = y = z = 0 인 경우는 모든 물리계층부(2)가 데이터를 보낼 준비가 완료되지 않았음을 의미하므로, 이 경우에는 select = XX(don't care)로 하여 4개중 하나의 Receive_Data_#n이 스위칭부(1)와 연결되도록 한다. 하지만 이 경우에는 4 개 중 하나의 물리계층부(2)가 스위칭부(1)와 연결된 것일 뿐이며, 어떠한 전달 행위도 발생하지 않는다.

한편, w, x, y, z 중 1인 것이 하나이고 나머지는 모두 0일 경우에는, 상기 1인 하나의 물리계층부(2)만이 데이터를 보낼 준비가 완료되었음을 의미하므로, 해당 Receive_Data_#n이 스위칭부(1)와 연결되도록 한다. 따라서 select = 00 또는 select = 01 또는 select = 10 또는 select = 11 이 된다.

또한 w = x = 1 이고 y = z = 0 인 경우에는 알리25씨티(ALI-25C/T)_#1과 알리25씨티(ALI-25C/T)_#2가 동시에 데이터를 보낼 준비가 완료되었음을 의미한다. 이 경우에는 숫자가 빠른 측에 우선순위를 두기로 미리 설정해 놓았다고 가정한 경우, select = 00으로 하여 먼저 Receive_Data_#1이 스위칭부(1)와 연결되도록 한다. 이때 알리25씨티(ALI-25C/T)_#2는 대기 상태에 있게 되고, 알리25씨티(ALI-25C/T)_#1이 하나의 셀 전송을 마친 후에 Receive_Data_#2가 스위칭부(1)와 연결된다. 여기서 물리계층부(2)인 상기 알리25씨티(ALI-25C/T)는 25Mbps의 저속으로 가입자로부터 데이터를 입력받는 처리를 하고, 상기 알리25씨티(ALI-25C/T)와 스위칭부(1)인 상기 큐빗(CUBIT) 사이의 데이터 처리는 155Mbps의 고속으로 진행 처리되므로, 처리 속도의 차이에 의하여 알리25씨티(ALI-25C/T)_#1이 계속 큐빗(CUBIT)을 독점하는 경우는 발생되지 않는다.

상기 경우처럼 w, x, y, z 중 2 개 이상의 신호가 1인 값을 갖는 경우에는 상기에서처럼 동시에 데이터를 보낼 준비가 된 Receive_Data_#n 중에서 임의의 Receive_Data_#n이 먼저 스위칭부(1)와 연결되도록 한다.

한편, 상기의 결과를 가지고 입력을 w, x, y, z로 하고, 출력을 select로 하는 카노 맵(Karnaugh map)을 만들면 다음의 표 1 및 표 2와 같다.

select[1]	yz
	0	1	11	10
wx	0	×	1	1	1
	1	0	0	0	0
	11	0	0	0	0
	10	0	0	0	0

∴ select[1] = *w·*x

select[0]	yz
	0	1	11	10
wx	0	×	1	0	0
	1	1	1	1	1
	11	0	0	0	0
	10	0	0	0	0

∴ select[0] = *w·x + *w·*y

따라서 Make_Select block인 멀티플렉서 제어기(7)에 상기 select[0] 및 select[1] 로직을 만들어 준다. 참고로 상기 각 알리25씨티(ALI-25C/T)_#n이 자신의 포트 주소를 큐빗(CUBIT)에 알릴 때에는 비동기 전송 모드(ATM) 셀 헤더의 일반 흐름 제어(GFC : Generic Flow Control) 4비트를 사용한다.

따라서 본 발명에 의하면 다수 개의 물리계층부(2)를 하나의 스위칭부(1)에 연결함으로써 고가의 스위칭부(1)를 공유시켜 불필요한 사용을 줄여 가격 절감을 이루면서 포트 확장을 용이하게 하는 매우 획기적인 효과가 있다.

Claims (3)

1. 알리25씨(ALI-25C) 칩의 멀티플렉서(MUX) 및 디멀티플렉서(DEMUX) 회로에 있어서, 디멀티플렉서(4), 디멀티플렉서 제어기(5), 멀티플렉서(6) 및 멀티플렉서 제어기(7)로 구성하되, 스위칭부(1)의 출력은 상기 디멀티플렉서(4) 및 디멀티플렉서 제어기(5)에 입력되고, 상기 디멀티플렉서 제어기(5)의 출력은 상기 디멀티플렉서(4)에 입력되며, 상기 디멀티플렉서(4)의 출력은 다수 개의 각 물리계층부(2)에 입력되도록 구성되고, 상기 각 물리계층부(2)의 출력은 멀티플렉서(6) 및 멀티플렉서 제어기(7)에 입력되며, 상기 멀티플렉서 제어기(7)의 출력은 상기 멀티플렉서(6)에 입력되고, 상기 멀티플렉서(6)의 출력은 상기 스위칭부(1)에 입력되도록 구성됨을 특징으로 하는 알리25씨(ALI-25C) 칩의 멀티플렉서(MUX) 및 디멀티플렉서(DEMUX) 회로
2. 상기 제 1 항에 있어서, 전송 데이터인 TDATA의 첫 번째 바이트의 1번 및 0번 비트인 TRH[9:8]를 그대로 사용하여 상기 디멀티플렉서(4)의 select 신호를 생성시킴을 특징으로 하는 알리25씨(ALI-25C) 칩의 디멀티플렉서(DEMUX)회로
3. 상기 제 1 항에 있어서, Make_Select block인 멀티플렉서 제어기(7)의 로직은 select[1] = *w·*x , select[0] = *w·x + *w·*y 의 로직으로 구성됨을 특징으로 하는 알리25씨(ALI-25C) 칩의 멀티플렉서(MUX) 회로

Images