KR100378588B1 - 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조 - Google Patents

대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조 Download PDF

Info

Publication number
KR100378588B1
KR100378588B1 KR10-1999-0017946A KR19990017946A KR100378588B1 KR 100378588 B1 KR100378588 B1 KR 100378588B1 KR 19990017946 A KR19990017946 A KR 19990017946A KR 100378588 B1 KR100378588 B1 KR 100378588B1
Authority
KR
South Korea
Prior art keywords
output
port
information
input
cells
Prior art date
Application number
KR10-1999-0017946A
Other languages
English (en)
Other versions
KR20000074194A (ko
Inventor
허정원
이선훈
이종근
성단근
Original Assignee
주식회사 머큐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 머큐리 filed Critical 주식회사 머큐리
Priority to KR10-1999-0017946A priority Critical patent/KR100378588B1/ko
Publication of KR20000074194A publication Critical patent/KR20000074194A/ko
Application granted granted Critical
Publication of KR100378588B1 publication Critical patent/KR100378588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 대용량화가 가능한 비동기 전송 모드(Asynchronous Transfer Mode : ATM) 스위치에 관한 것으로, 다수의 버퍼와: 다수의 입력포트로 제공되는 입력 셀들을 라운드 로빈 방식으로 버퍼들에 순차적으로 제공하는 분배 수단과; 버퍼에 저장되어 있는 셀 내의 목적지 출력포트 정보 및 출력 우선 순서에 대한 정보를 저장하는 제어 정보 레지스터 그리고 셀 출력 순서 정보를 각각 저장할 수 있는 제어 신호 레지스터가 구성된 레지스터와; 제어 정보 레지스터들 내의 목적지 출력포트 정보를 출력 우선 순서에 대한 정보를 이용하여 출력 우선 순서에 따라 정렬하는 우선권 분류부와, 우선권 분류부에 의하여 정렬된 목적지 출력포트 정보를 우선 순서에 따라 출력 스위치의 출력포트를 할당하고, 할당된 셀 출력 순서 정보를 제어 신호 레지스터에 제공하는 출력포트 선택부가 구성된 중재기와; 제어 신호 레지스터내의 셀 출력 순서 정보에 대응한 셀(cell)들을 스위칭(switching)하여 목적지 출력포트로 제공하며, 타임 스탬프(timestamp)를 이용하여 스위칭 우선 순위를 결정해주는 출력 스위치 블록 자체 내부를 구비한다.
즉, 본 발명은 분배기를 이용하여 각 버퍼를 하나의 공유 버퍼처럼 이용하므로써 버퍼의 공유 효과와 고속의 스위칭을 얻을 수 있다는 효과가 있다.

Description

대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀 구조{ASYNCHRONOUS TRANSFER MODE SWITCH AND CELL FORMAT}
본 발명은 대용량화가 가능한 비동기 전송 모드(Asynchronous Transfer Mode : ATM) 스위치에 관한 것으로, 더욱 상세하게는 의사 분할 버퍼링 장치를 사용하여 셀을 간단하고 고속으로 전송할 수 있게 한 스위치에 관한 것이다.
본 발명은 또한 의사 버퍼링 장치를 이용한 ATM 스위치에 있어서 사용되는 셀 구조에 관한 것이다.
대용량화가 가능한 ATM 스위치 기술은 광대역 통합 디지털 망(Broad bandIntegrated Services Digital Networks : B-ISDN)을 형성하는데 핵심적인 기술이다. 미래의 중추적인 디지탈 망은 ATM 스위치의 내부 트래픽 문제등에도 불구하고 다양한 서비스 품질(QoS) 요구 사항을 만족시키기 위해서 ATM 스위치를 사용할 것이다. 부가적으로, 사용자들은 개선된 기능 예컨데, 대용량 스위칭, 더 나은 QoS의 보증, 더 많은 가상 채널(Virtual Channels)의 제공, 다수의 상이한 망과의 다중 인터페이스의 제공 능력 및 배포된(distributed) 데이타 처리 등을 필요로 할 것이다.
대용량화가 가능한 ATM 스위치를 형성하는데에는 두가지 방법이 있다. 첫 번째는 스위치가 셀들을 다중으로 Gbit/s의 속도로 고속 스위칭하는 것이다. 예컨데, AT＆T, 후지스, NTT 및 BNR의 스위치들은 셀을 2.5 또는 10Gbit/s로 스위칭한다. 이러한 방법의 이점은 스위치내에서 요구되는 버퍼 크기를 줄일 수 있다는 것이다. 그러나, 이러한 방법은 고속의 셀들이 저속의 출력 링크에 라우팅되기 때문에 스위치의 출력단에 위치하는 디멀티플렉서는 대용량의 버퍼를 필요로 한다는 단점이 있다. 기능의 향상, 저 가격의 VLSI 기술 사용 및 상이한 단가/효율에 대한 일반 디자인을 적용하는데에는 상술한 방법은 적절하지 않다. 특히, 대용량의 버퍼를 제공하는 고속 스위치에서는 고속의 스위칭 능력 및 정밀한 버퍼 제어를 위하여 결국 중앙 집중의 제어가 필요하므로 제작 단가가 높다는 문제가 있다.
두 번째 방법은 블럭(blocks)을 형성하도록 소형 ATM 스위치 모듈을 사용하고, 이들을 다단 구조로 연결하는 것이다. 많은 방법에서, 다단 구조는 더 좋은 단가/효율을 제공하는데 이 이유는 이러한 기술이 일반적으로 사용가능한 표준 -셀CMOS기술로 더욱 간단히 구현될 수 있기 때문이다. 이러한 방법의 문제는 스위치 모듈간에 발생하는 내부 블러킹에 의한 효율의 저하이다. 효율은 내부 링크의 속도를 향상시키거나 모듈간에 더 많은 내부 연결을 제공하므로써 개선될 수 있다.
다단 구조는 두 가지 형태의 스위치 시스템으로 분류된다. 하나는 버퍼링된 다단 스위치 시스템이고 다른 하나는 비 버퍼링된 다단 시스템이다. 버퍼링된 다단 망에서, 각 스위치 소자는 다수의 셀들을 내부 버퍼에 저장할 수 있다. 스위치 소자는 입력 버퍼를 선택하거나, 출력 버퍼를 선택하거나 또는 분할 버퍼(shared-buffer)를 선택할 수 있다. 현대식 CMOS 집적 회로를 사용하여 작동되는 시스템에서는 버퍼링된 다단 망의 사용이 유리하다. 버퍼링된 다단 시스템과 비 버퍼링된 다단 시스템 모두가 고 밀도 회로 기술을 이용하는 경우에 비 버퍼링된 다단 시스템은 버퍼링된 다단 망에 비하여 비 효율적이다. 이 이유는 비 버퍼링된 다단 시스템은 일반적으로 더 적은 로직 소자용 회로를 요구하나, 매우 높은 밴드 폭 또는 칩들내/간에 많은 연결선을 필요로 하기 때문이다. 그러나, 이러한 비 버퍼링된 다단 시스템은 고속, 저밀도 회로 기술 또는 버퍼링된 다단 망의 단가를 증가시키는 큰 길이의 셀 환경에서는 경쟁력이 있다.
버퍼링된 다단 스위치 시스템에서는 다양한 형태의 스위치 모듈이 사용될 수 있으나, 내부 버퍼의 위치 즉, 입력 버퍼, 출력 버퍼 및 분할 버퍼 스위치에 따라 상이한 효율을 갖는다. 입력 버퍼 스위치는 헤드 오브 라인(Head Of Line : HOL) 블럭킹에 의해 효율이 떨어진다. 이를 방지하기 위해서는, 부가적인 기능들이 요구된다. 입력 버퍼의 크기는 출력 버퍼 스위치의 버퍼 크기보다 작다. 분할 버퍼 스위치는 중앙 제어를 통하여 셀들간의 경쟁을 조정한다. 모든 큐(queue)들간의 분할 메모리는 버퍼 사이즈를 대폭 감소시키나 고속의 메모리 제어 로직을 사용하여야 한다. 출력 버퍼 스위치는 분할 버퍼 및 입력 버퍼 스위치보다 큰 버퍼를 필요로 하나, 제어 로직이 더 간단하며 트래픽 제어에 관계없이 높은 효율성을 유지한다.
상술한 바와 같이 입력 버퍼 스위치, 출력 버퍼 스위치 및 분할 버퍼 스위치들은 각자의 장점에도 불구하고 상술한 바와 같은 비 효율성을 지니고 있으므로, 새로운 구조의 버퍼가 요망되고 있다.
본 발명은 이러한 요망에 부응하여 안출한 것으로서, 본 발명의 목적은 저용량의 메모리를 사용하고, 낮은 내부 스위치 속도를 가지면서 높은 효율을 제공하며, 입력 셀을 스위치 시스템에 효과적으로 분배하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치를 제공하는데에 있다.
본 발명의 다른 목적은 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치를 효과적으로 다단화시킬 수 있는 스위치 구조를 제공하는데에 있다.
본 발명은 또한 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치를 효과적으로 다단화시킬 수 있는 스위치 구조에서 사용되는 셀 구조를 제공하는데에 있다.
이러한 목적을 달성하기 위하여 본 발명은, 비동기 전송 모드 스위치 시스템에 있어서, 다수의 버퍼와; 다수의 입력포트를 통해 입력되는 입력 셀(cell)들을 라운드 로빈 방식으로 다수의 버퍼에 순차적으로 제공하는 분배 수단과; 다수의 버퍼에 저장되어 있는 셀 내의 목적지 출력포트 정보와, 셀(cell)들이 입력된 시간을 기준으로 타임 스탬프 값인 대용량화를 가능하도록 하는 출력 우선 순서에 대한 정보를 저장하는 제어 정보 레지스터, 그리고 셀 출력 순서 정보를 각각 저장하는 제어 신호 레지스터를 구비하는 레지스터와; 다수의 제어 정보 레지스터내의 목적지 출력포트 정보를 출력 우선 순서에 대한 정보를 이용하여 출력 우선 순서에 따라 정렬하는 우선권 분류부와, 우선권 분류부에 의하여 정렬된 목적지 출력포트 정보를 우선 순서에 따라 출력 스위치의 출력포트로 할당하고, 할당된 셀 출력 순서 정보를 제어 신호 레지스터에 제공하는 출력포트 선택부를 구비하는 중재기와; 제어 신호 레지스터내의 셀 출력 순서 정보에 대응한 셀(cell)들을 스위칭(switching)하여 목적지 출력포트로 제공하며, 타임 스탬프(timestamp)를 이용하여 스위칭 우선 순위를 결정해 주는 출력 스위치 블록 자체 내부를 포함하는 것을 특징으로 한다.또한 상술한 목적을 바탕으로, 제 1, 2 스위치 모듈, 제 2 스위치 전단에 인덱스 정보에 대응하는 목적지 출력포트 정보가 저장되는 라우팅 테이블을 구비하며, 제 1 및 제 2 스위치 모듈들은 셀내의 타임 스탬프 값에 따라 출력 순위를 설정하는 다단 비동기 전송 스위치에서 사용되는 셀로서, VPI 및 VCI 정보를 갖는 헤더와, 전송 정보 영역인 소정 비트의 페이로드를 갖는 비동기 전송 모드 셀 필드와; 유니캐스트 셀인지 또는 멀티캐스트 셀인지를 표시하기 위한 셀 타입 표시 필드와; 제 1 스위치 모듈에서 사용할 출력 제어 정보를 싣는 출력포트 제어 정보 필드와; 제 2 스위치 모듈에서 사용할 셀의 목적지 출력포트 정보를 만들기 위한 라우팅 테이블의 인덱스를 저장하는 인덱스 필드와; 셀의 시스템 입력 시간을 나타내는 타임 스탬프 필들 구비하는 것을 특징으로 한다.
도 1은 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치의 개략 블럭도,
도 2는 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치내의 분배기의 작동 상태를 설명하기 위한 도면,
도 3은 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치내에 구성되는 분배기의 상세 회로도,
도 4는 도 3의 분배기내의 인에이블 신호 발생기의 상세 회로도 작동 진리진표,
도 5는 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치내의 중재기의 작동 상태를 설명하기 위한 도면,
도 6은 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치내 중재기의 상세 회로도,
도 7은 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치에서 사용되는 크로스 포인터의 작동 상태를 설명하기 위한 도면,
도 8은 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치를 다단으로 구성한 상태를 도시한 도면,
도 9는 본 발명에 따른 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치에서 사용되는 셀의 포맷을 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
1: 분배기 2 : 출력 스위치
3 : 중재기 11 : 버퍼 포인터
12 : 디멀티플렉서 13 : 인에이블 신호 발생기
14 : 크로스 포인터 회로 15 : 선택기
10 : 입력포트 인터페이스 20 : 분배기
30, 50 : 스위치 모듈 40 : 라우팅 테이블
60 : 출력포트 인터페이스
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1에는 N×M 스위치를 갖는 본 발명의 스위치가 도시되어 있으며, 이 장치는 도시된 바와 같이 분배기(1), 버퍼(#0∼#L-1), 제어 레지스터(R0∼RL-1), 출력 스위치(cross-point output switch)(2) 및 중재기(arbiter)(3)를 구비한다. 이러한 스위치 구조는 분배기(1) 및 중재기(3)를 이용하여 버퍼(#0∼#L-1)들을 공유한다. 입력포트(I0∼IN-1)를 통하여 입력되는 셀들은 분배기(1)를 통하여 라운드 로빈 방식으로 버퍼(#0∼#L-1)에 저장된다. 여기서, 라운드 로빈 방식이라 함은 입력 셀들을 버퍼(#0)로부터 버퍼(#L-1)까지 순차적으로 저장하고 다시 버퍼(#0)에 입력 셀을 저장하는 과정을 되풀이 하는 방식을 의미한다. 셀들은 버퍼(#0∼#L-1)들에 임시 저장되어 있다가 출력 스위치(2)에 전달된다. 이때, 중재기(3)는 셀들의 출력 순서를 타임 스탬프 값에 따라 결정한다. 여기서, 타임 스탬프값은 셀들에 부가되는 것으로서, 셀이 입력된 시간 순서를 나타내는 정보이다. 셀내에는 타임 스탬프 값외에 출력 스위치(2)의 출력포트(O0∼OM-1)를 지정하는 목적지 정보가 부가되며, 이러한 셀 포맷에 대하여는 상세히 후술하였다.
중재기(3)는 이 타임 스탬프 값을 이용하여 셀의 출력 순서를 제어 레지스터(R0∼RL-1)에 제공하며, 출력 스위치(2)는 제어 레지스터(R0∼RL-1)로부터의 정보를 이용하여 버퍼(#0∼#L-1)내에 저장되어 있던 각 셀들을 대응하는 지정 출력포트(O0∼OM-1)에 전달한다.
도 2에는 상술한 분배기(1)의 개념도가 도시되어 있다. 도 2에서 버퍼(#0∼#L-1)내에 표기된 숫자는 셀의 저장 순서를 나타낸 것으로서 숫자가 표기된 곳은 셀들이 저장되어 있음을 의미한다. 이렇게 동작하기 위해서 분배기(1)는 입력 셀들을 버퍼 포인터(11)가 가르키는 버퍼(#0∼#L-1)에 제공한다. 여기서, 버퍼 포인터(11)는 셀이 입력되어야 할 순서의 버퍼(#0∼#L-1)를 지정한다. 버퍼(#0∼#L-1)가 지정되면, 동일 시점에서 각 입력포트(I0∼IN-1)에 입력된 셀들은 지정된 버퍼(#0∼#L-1들중 어느 하나)로부터 각 버퍼(#0∼#L-1)에 순차적으로 저장된다.
도 2에서의 예에서 2L-3까지 즉, 버퍼(#L-3)까지 셀이 저장되어 있으므로 버퍼(#L-2)로부터 셀들(A, B, C)이 저장되어야 한다. 따라서, 버퍼 포인터(11)는 L-2를 가르킨다.
도 3에는 분배기(1)의 상세한 회로도가 도시되어 있다. 도시된 바와 같이 분배기(1)는 디멀티플렉서(12), 다수의 인에이블 신호 발생기(13), 크로스 포인터 회로(14) 및 선택기(15)들이 구성되어 있다. 상술한 바와 같이 버퍼 포인터(11)는 버퍼(#0∼#L-1)들중에 셀을 입력할 버퍼(#0∼#L-1들중 하나)를 지정하여 출력하며, 디멀티플렉서(12)는 이 정보에 따라 인에이블 신호 발생기(13)들중 하나에 예컨데, 로직 하이의 선택 신호를 인가한다. 여기서, 인에이블 신호 발생기(13)는 2L-1개가 직렬로 연결되어 있는 구성을 가지나, 이들중 좌측의 L개만이 디멀티플렉서(12)의선택 신호(S0∼SL-1)를 입력한다. 인에이블 신호 발생기(13)는 선택 신호(S0∼SL-1)가 인가될 때에 하이 레벨의 로직 신호를 출력하며, 이 인에이블 신호는 대응하는 행의 크로스 포인터 소자(C(2L-1)(N-1))에 제공하는 한편, 다음 단의 인에이블 신호 발생기(13)에 제공한다.
또한, 인에이블 신호 발생기(13)는 선택 신호(S0∼SL-1)외에 전단의(좌측의) 인에이블 신호 발생기(13)로부터 인에이블 신호가 제공될 때에 인에이블 신호를 출력하도록 제공된다. 즉, 예컨데, 인에이블 신호 발생기(13-1)에 선택 신호(S1)가 제공되는 경우에 인에이블 신호 발생기(13-1)는 인에이블 신호를 출력하며, 다음 클럭에서 이 인에이블 신호는 인에이블 신호 발생기(13-2)에 제공되므로 인에이블 신호 발생기(13-2)는 인에이블 신호를 출력한다. 이때, 인에이블 신호 발생기(13)들은 별도의 리셋 신호가 인가되기 전까지는 출력중인 인에이블 신호를 연속하여 출력한다. 이러한 인에이블 신호 발생기(13)는 도 4a에 도시된 바와 같이 구성할 수 있다.
도 4a에 도시된 바와 같이 인에이블 신호 발생기(13)는 하나의 오아 게이트(OR1)와 D 플립플롭(D)을 이용하여 구현된다. 이러한 구성의 회로의 진리진표는 도 4b와 같으므로 인에이블 신호 발생기(13)는 상술한 기능을 수행할 수 있다. 여기서, 인에이블 신호 발생기(13)는 두 개의 입력단을 가지나, 이러한 입력단은 해당 선택 신호(S0∼SL-1) 및 인에이블 신호를 논리합하므로써 하나의 입력으로 할 수 있음은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
크로스 포인터 회로(14)는 도 3에 도시된 바와 같이 다수(입력포트의 수 × 인에이블 신호 발생기의 수)의 크로스 포인터 소자(C(2L-1)(N-1))들이 메트릭스 형식으로 구성되어 있다. 즉, 인에이블 신호 발생기(13)의 인에이블 신호를 각각 입력하는 크로스 포인터 소자(C(2L-2))들이 입력포트 수(0∼N-1)에 대응하는 N-1개의 열로서 배열되어 있다. 크로스 포인터 소자(C(2L-1)(N-1))들은 바 스테이트(bar state) 및 크로스 스테이트(cross state)를 갖는다. 바 스테이트는 크로스 포인터 소자(C(2L-1)(N-1))에 인에이블 신호가 인가되며, 해당 열의 입력포트(I0∼IN-1)로부터 셀이 인가되는 상태를 말하는 것으로서, 크로스 포인터 소자(C(2L-1)(N-1))는 바 스테이트 상태에서는 입력포트(I0∼IN-1)로부터 제공되는 입력 셀을 선택기(15)로 직접 인가한다. 바 스테이트에서 크로스 포인터 소자(C(2L-1)(N-1))는 하부 열에 형성된 크로스 포인터 소자(C(2L-1)(N-1))(즉, 크로스 포인터 소자(C(L-2)(0))의 밑단에 형성된 크로스 포인터 소자(C(L-2)(0)) 및 그 이하의 크로스 포인터 소자들에는 인에이블 신호를 전달하지 않는다.
크로스 스테이트라는 것은 바 스테이트와 반대되는 계념으로서, 해당 열의 입력포트(I0∼IN-1)로부터 셀이 인가되지 않거나, 인에이블 신호가 인가되지 않을 때를 의미하며, 해당 크로스 포인터 소자(C(2L-1)(N-1))는 해당 입력포트(I0∼IN-1)) 또는 옆단(즉, 좌측의)의 크로스 포인터 소자(C(2L-1)(N-1))로부터의 셀을 대응 열의 옆단(즉, 우측)의 크로스 포인터 소자(C(2L-1)(N-1))에 전달한다. 또한, 크로스 스테이트 상태에서 크로스 포인터 소자(C(2L-1)(N-1))는 상단(상위 열의)의 크로스 포인터 소자(C(2L-1)(N-1)) 또는 인에이블 신호 발생기(13)로부터의 인에이블 신호를 하단(하위 열의) 크로스 포인터 소자(C(2L-1)(N-1))에 전달한다.
상술한 구성을 갖는 크로스 포인터 회로(14)의 작동 상태의 예가 도 2와 관련하여 도 3에 도시되어 있다. 도시된 예에서 입력포트(I0∼IN-1)들중에 입력포트(I0, I2, IN-2)에만 입력 셀들이 존재하며, 이 경우 입력포트(I0)의 셀(A)을 버퍼(#L-2)에 입력하여야 할 것이다. 이 경우 버퍼 포인터(11)는 (#L-2)의 버퍼를 지시한다. 버퍼 포인터(11)의 (#L-2)의 지시에 의하여 디멀티플렉서(12)는 이 신호를 디멀티플렉싱하므로써 인에이블 신호 발생기(13-(L-2))만이 하이 레벨의 인에이블 신호를 출력한다. 인에이블 신호 발생기(13-(L-2))의 인에이블 신호에 의하여 크로스 포인터 소자(C(L-2)(0))만이 바 상태가 되고 이에 따라 입력포트(I0)의 셀(A)은 선택기(15-(L-2))에 제공된다. 선택기(15)들의 작동에 관해서는 상세히 후술한다.
이 상태에서 다음 클럭에서 인에이블 신호 발생기(13-(L-2))의 인에이블 신호는 인에이블 신호 발생기(13-(L-2))의 우측에 있는 인에이블 신호 발생기에 전달되므로 인에이블 신호 발생기(13-(L-1)) 역시 하이 레벨의 인에이블 신호를 제공한다. 따라서, 인에이블 신호 발생기(13-(L-1))는 인에이블 신호를 제공하나, 입력포트(I1)로부터는 입력 셀이 제공되지 않으므로 크로스 포인터 소자(C(L-1)(1))는 크로스 상태가 되어 크로스 포인터 소자(C(L-1)(2))에 인에이블 신호를 제공한다. 이때, 입력포트(I2)에는 셀(B)이 제공되고 있으므로 크로스 포인터 소자(C(L-1)(2))는 바 상태가 되어 입력 셀(B)을 버퍼(#L-1)에 제공한다. 마찬가지로 다음 클럭에서 인에이블 신호 발생기(13-(SL-1)의 인에이블 신호에 의하여 인에이블 신호 발생기(S2L)은 인에이블 신호를 제공하고 이에 따라 입력포트(IN-2)와 연결되어 있는 크로스 포인터 소자(C(2L)(N-2))가 바 상태가 된다. 따라서, 입력포트(IN-2)의 셀(C)은 선택기(15-1)에 제공된다.
상술한 바와 같이 동일한 시점에서 입력포트(I0, I2, IN-2)에 제공되는 셀(A, B, C)들에 대한 분배 즉, 선택기(15)로의 분배 과정(예로서 A, B, C만이 도시 및 설명되었으나, 셀(A, B, C와 동일한 시점에서 다른 입력포트를 통하여 제공되는 모든 셀을 순차적으로 선택기(15)에 제공하기 위한 모든 과정)이 종료된 후에 인가되는 셀(D, E, F)에 대하여도 상술한 과정을 수행할 것이다.
선택기(15)는 크로스 포인터 소자(C(2L-1)(N-1))의 행들중 두 개의 행을 각각 선택하고, 선택된 행으로부터 제공되는 셀을 해당 버퍼(#0∼#L-1)에 제공한다. 즉, 크로스 포인터 회로(14)는 크게 제 1 영역 및 제 2 영역으로 구분할 수 있으며, 영역의 구분은 행의 갯수로서 구분된다. 제 1 영역은 첫째 행으로부터 L-1까지의 행으로 구성되고, 제 2 영역은 L-1 번째의 행으로부터 2L-2까지의 행으로 구성된다. 이러한 구성에서 선택기(15-0)는 제 1 및 제 2 영역의 첫 번째 행(0, 2L)의 출력(입력 셀)을 입력하며, 선택기(15-1)는 제 1 및 제 2 영역(1, 2L-1))의 두 번째 행의 출력을 입력한다. 나머지 선택기(15-3∼15-(L-2))들 역시 마찬가지로 제 1 및 제 2 영역의 행들을 출력을 순차적으로 입력한다. 그러나, 제 1 영역의 마지막 행 즉, L-1행에는 선택기가 연결되어 있지 않으며, 제 2 영역의 마지막 행은 2L-2까지만이 존재하므로 L-1행에 대응하는 행이 존재하지 않음을 알 수 있다. 이와 같이 선택기(15)들을 구성한 이유는 도면에 도시된 바와 같이 버퍼(L-1)까지 셀(B)을저장한 후에 버퍼(#0)에 다른 셀(C)을 저장하기 위해서이다. 즉, 행을 L-1까지만 구성한다면, 셀(B)은 버퍼(L-1)에 저장될 것이나, 셀(C)을 라운드 로빈 방식에 따라 버퍼(#0)에 저장할 방법이 없다. 그러나, 본원에서는 제 1 영역외에 제 2 영역을 더 구성하여 셀(C)을 우측으로 시프트하므로써 크로스 포인터 소자를 통해 선택기(15)에 제공하도록 구성하였다. 따라서, 선택기(15-0∼15-(L-2))들은 크로스 포인터 소자(C(2L-1)(N-1))를 통하여 선택된 셀(A, B, C)들이 제 1 영역을 통하여 제공될 때에는 제 1 영역의 행(0∼L-2)의 출력을 선택하여야 하며, 제 2 영역을 통하여 제공될 때에는 제 2 영역의 행(2L∼2L-2)의 출력을 선택하여야 할 것다. 이러한 선택을 위한 선택 신호는 인에이블 신호 발생기(13-0∼13-(L-2))의 출력으로 부터 용이하게 생성할 수 있다. 즉, 인에이블 신호 생기(13-0)가 하이 레벨의 신호를 출력하면, 선택기(15-0)는 제 1 영역의 행으로부터 제공되는 신호(셀)을 출력하며, 로우 레벨의 신호를 출력하면 제 2 영역의 행으로부터 제공되는 신호(셀)을 출력하는 것이다. 따라서, 도 3의 도면에서 셀(A)은 버퍼(#L-2)에, 셀(B)은 버퍼(#L-1)에 그리고 셀(C)은 버퍼(#0)에 저장될 것이다. 이후, 버퍼 포인터(11)는 버퍼(#1)를 지정하므로서 셀(D, E, F)들은 버퍼(#1, #2, #3)에 저장될 것이다.
상술한 분배기(1)를 통하여 입력포트(I0∼IN-1)로부터의 셀들은 버퍼(#0∼#L-1)에 라운드 로빈 방식에 따라 분배, 저장될 것이며, 이 셀들을 순차적으로 출력하므로써 내부 블럭킹을 방지한다. 이러한 출력 과정을 이하에서 설명한다.
도 5에는 출력 과정에서 중재기(3) 및 출력 스위치(2)의 작동 상태가 도시되어 있다. 버퍼(#0∼#L-1)들내의 각 헤드 셀(버퍼(#0∼#L-1)들내에서 최우측에 위치한 셀 즉, 버퍼(#0∼#L-1)들은 FIFO로 형성되며, 이 버퍼(#0∼#L-1)들내에 가장 먼저 입력된 셀)들은 중재기(3)의 제어에 따라 출력 스위치(2)에 제공된다. 이때, 각 버퍼(#0∼#L-1)내 헤드 셀들이 출력 스위치(2)의 소정 출력포트(O0∼OM-1)를 동일한 목적지 정보로 갖고 있는 경우에는 출력 스위치(2) 내부에서 블럭킹이 발생하므로 이들의 출력 순서를 정해주어야 하며, 이러한 출력 순서를 중재기(3)가 정한다.
중재기(3)는 각 헤드 셀들의 타임 스탬프 값을 조사하고, 버퍼(#0∼#L-1)와 출력 스위치(2)의 출력포트(O0∼OM-1)간의 관계를 조사하여 헤드 셀들의 출력 순서를 결정한다. 도 5를 참조하여 헤드 셀의 출력 순서를 설명한다.
도 5에서 각 헤드 셀(C0 ­CL-1)들은 타임 스탬프 값 및 목적지 출력포트 정보를 가지고 있으며, 낮은 타임 스탬프 값은 높은 우선권을 가짐을 의미한다. 즉, 타임 스탬프 값은 셀이 입력된 입력된 순서에 따라 부여되는 정보를 의미하는 바, 타임 스탬프 값이 낮다는 것은 시간적으로 일찍 입력되었음을 의미하고, 이와 같이 일찍 입력된 셀은 늦게 입력된 셀보다 빠르게 출력되어야 할 것이다.
목적지 출력포트 정보는 상술한 바와 같이 셀이 최종적으로 출력되어야 하는 출력 스위치(2)의 출력포트를 의미하는 것으로서, 본 실시예에서는 출력 스위치(2)의 출력포트의 갯수와 동일한 비트 수(M-1)로 구성되며, 각 비트는 출력포트와 각각 대응된다. 즉, 목적지 출력포트 정보의 최하위 비트는 출력포트(O0)에 대응되며, 최상위 비트(M-1)는 출력포트(M-1)에 대응된다. 이러한 목적지 출력포트 정보에서 출력 스위치(2)는 목적지 출력포트 정보의 각 비트들 중에서 로직 하이 상태의 비트 대응되는 출력포트에 이 셀을 전송한다. 즉, 셀(C0)의 경우에 출력 스위치(1)는 셀(C0)을 포트(O0) 및 (O1)을 통하여 각각 출력한다.
한편, 도 5에서 셀(C2)이 가장 낮은 타임 스탬프 값을 가짐을 알 수 있다. 따라서, 중재기(3)는 셀(C2)에 가장 높은 우선권을 부여하여 출력포트(O2)를 할당한다. 셀(CL-1)은 셀(C2) 다음의 우선권을 가지고 있으므로 중재기(3)는 출력포트(O1) 및 (O2)를 할당하여야 하나, 출력포트(O2)는 이미 셀(C2)에 할당되어 있는 상태이므로 중재기(3)는 셀(CL-2)에 대하여 출력포트(O1)만을 일단 할당하고, 출력포트(P2)에 대하여는 다음 타임 슬롯 과정에서 할당한다.
도 6에는 중재기(3) 및 출력 스위치(2)의 상세도가 도시되어 있다.
도시된 바와 같이 중재기(2)는 두 개의 부분 즉, 우선권 분류부(Priority Sorting Part : 이하, PSP라 함)(21)와 출력포트 선택부(Output Port Selection Part : 이하 OSP라 함)(22)로 구성된다. PSP(21)는 L(L-1)/2의 크로스 포인터 소자(23)들로 구성되고 OSP(22)는 L×M의 논리 소자들로 구성되어 있다.
레지스터(R0∼RL-1)내에는 제어 정보 레지스터(Control Information Resister : CIR) 및 제어 신호 레지스터(Control Signal Resister : CSR)이 구성되어 있으며, PSP(21)는 CIR로부터의 셀들을 제어 정보내의 정보 즉, 타임 스탬프 값에 따라 분류하고, OSP(22)는 이 우선 순서에 따라 출력 스위치(2)의 대응 출력포트를 할당하여 CSR에 제어 신호를 전송한다. 이러한 출력 제어 신호에 따라 헤드 셀들은 출력 스위치의 목적지 출력포트에 전송된다.
출력 과정의 이하에서 더욱 상세히 설명한다. CIR은 버퍼(#0∼#L-1)내의 헤드 셀들로부터 제어 정보를 입력한다. 제어 정보는 상술한 바와 같이 목적지 출력포트 정보 및 타임 스탬프로 구성되어 있다. CIR내의 제어 정보들은 PSP(21)로 제공되고, PSP(21)는 타임 스탬프의 정보를 이용하여 셀의 전송 순서를 분류한다. PSP(21)는 도시된 바와 같이 다수의 크로스 포인터 소자(23)들로 구성되어 있다. 크로스 포인터 소자(23)들은 도 7에 도시된 바와 같이 바 상태와 크로스 상태로 동작한다. 즉, 상부 포트에 제공되는 타임 스탬프 값이 좌측 포트에 제공되는 타임 스탬프 값보다 클 때에 크로스 상태가 되어 상부 포트의 타임 스탬프 값을 하부 포트로 제공한다. 이와는 상이하게 상부 포트에 제공되는 타임 스탬프 값이 좌측 포트에 제공되는 타임 스탬프 값보다 작을 때에 바 상태가 되어 상부 포트의 타임 스탬프 값을 우측 포트로 제공한다. 따라서, 낮은 타임 스탬프 값은 우측 포트로 전송된다.
PSP(21)내의 크로스 포인터 소자(23)들은 도시된 바와 같이 L개의 열로 구성되며, 열의 증가에 대응하여 해당 열에 구성되는 갯수가 1씩 증가한다. 이러한 크로스 포인터 소자(23)들은 상술한 바와 같이 CIR들의 타임 스탬프 값을 비교하여 스탬프값의 크기 순으로 버퍼(#0∼#L-1)의 제어 정보를 래치(B0∼BL-1)에 각각 저장한다. 따라서, 래치(B0)에 저장되어 있는 제어 정보의 타임 스탬프값이 가장 크며, 래치(BL-1)에 저장되는 제어 정보의 타임스탬프 값이 가장 작은 값임을 알 수 있다. 래치(B0∼BL-1)들에 저장되어 있는 제어 정보들은 OSP(22)의 조합 로직 게이트(24)에 제공된다. 조합 로직 게이트(24)들은 도시된 바와 같이 메트릭스 형태를 가지고 구성되며, 각 열들은 래치(B0∼BL-1)로부터 제공되는 목적지 포트 정보 비트 수와 동일한 갯수의 조합 로직 게이트(24)들로 구성된다. 각 열의 조합 로직 게이트들은 래치(B0∼BL-1)의 목적지 포트 정보의 로직에 따라 순차적으로 스위칭 온/오프되어 목적지 포트 정보의 한 로직을 출력하나, 동일 행의 상부에 존재하는 조합 로직 게이트 들중 어느하나의 조합 로직 게이트가 1의 로직을 출력한 경우에는 무조건 0의 로직을 출력한다. 즉, 1열의 조합 로직 게이트들은 래치(B0∼BL-1)의 목적지 포트 정보와 동일한 로직을 갖는 제어 신호를 출력하나, 2열 이하의 조합 로직 게이트들(24)들은 상위 열의 조합 로직 게이트들 중 어느 하나의 조합 로직 게이트가 1을 출력하면, 목적지 출력포트 정보의 비트가 비록 1이라 하여도 0으로 변환시켜 출력하는 것이다. 따라서, 최상위 래치(B0)의 목적지 출력포트 정보는 변경이 없는 상태로 출력되나, 2 번째 이하의 래치(B1∼BL-1)의 목적지 출력포트 정보들중 소정 비트 즉 1 상태의 비트는 상위 래치(B1∼BL-1)의 목적지 포트 정보의 비트(1 상태인)에 따라 0로 변경됨을 알 수 있다. 즉, 각 래치(B0∼BL-1)의 목적지 포트 정보들은 상위 래치(B1∼BL-1)의 목적지 출력포트 정보에 우선권이 주어져 있으며, 우선권이 적은 목적지 출력포트 정보는 우선권이 높은 목적지 출력포트 정보에 따라 1의 로직이 0의 로직으로 변경되는 것이다. 여기서, 래치(B0∼BL-1)는 셀의 제어 정보들중 타임 스탬프 값이 적은 순서대로 정렬되어 있으며, 타임 스탬프 값이 적은 셀에 우선권이 높은 상태임은 상술하였다.
이와 같이 OSP(22)의 조합 로직 게이트(24)들에 의하여 새로이 설정된 목적지 출력포트 정보를 본 명세서에서는 제어 신호라 칭하였으며, 이 제어 신호들은 PSP(21)의 크로스 포인터 소자(23)를 통하여 해당 제어 레지스터(R0∼RL-1)의 CSR로 제공된다. 즉, 크로스 포인터 소자(23)들은 상술한 과정을 통하여 설정된 크로스 또는 바 상태를 동일하게 유지하는 바, OSP(22)의 제어 신호들은 해당 제어 레지스터(R0∼RL-1)의 CSR에 귀환된다. 도면에서는 CIR의 제어 정보가 PSP(21)를 통하여 OSP(22)에 제공되는 통로를 실선의 화살표로 도시하였고, OSP(22)에서 설정된 제어 신호가 PSP(21)를 통하여 CSR에 제공되는 통로를 점선의 화살표로 도시하였다.
출력 스위치(2)는 버퍼(#0∼#L-1)에 저장되어 있는 셀들을 CSR내의 제어 신호에 대응하는 포트(O0∼OM-1)로 제공한다. 즉, 출력 스위치(2)는 CSR내에 저장되어 있는 제어 신호들중 1인 비트에 대응하는 출력포트(O0∼OM-1)에 해당 셀을 출력하는 것이다. 도 5 및 도 6에 도시된 바와 같이 셀(C2)은 LSB로부터 3번째 비트가 1이므로 포트(O2)를 통하여 출력되고, 셀(CL-1)은 포트(O1)로, 셀(C0)은 포트(0)로 그리고 셀(C1)은 포트(OM-1)로 출력됨은 알 수 있다. 도면에서 점선은 셀(CL-1) 및 셀(C0)가 포트(O1,O2)를 통하여 출력되어야 하나, 상술한 OSP(22)를 통하여 목적지 출력포트 정보의 해당 비트들이 0로 상태로 변환되어 해당 포트(O1,O2)에 출력되지 못한 부분임을 알 수 있다. 따라서, 셀(CL-1) 및 셀(C0)들은 다음 전송 시점에서 포트(O1,O2)로 제공되어야 할 것이다. 이를 위하여 본 발명에서는 다음과 같은 과정을 행한다.
다음 셀 전송 시점에서의 셀 출력포트(Onext)는 수학식1에서와 같이 제어 정보(원래의 타임 스탬프값)(Cinfo)로부터 제어 신호(OSP(22))를 통하여 검출된 제어 신호)(Osig)를 감산하므로써 검출된다.
[수학식 1]
수학식 1에서 알 수 있는 바와 같이 셀 출력포트(Onext)의 값이 0인 경우에는 셀내의 목적지 출력포트에 대응하는 모든 출력포트에 셀들을 전송하였음을 의미하므로 버퍼내의 다음 순서의 셀이 CIR내에 새로이 입력 저장된다. 그러나, 셀 출력포트(Onext)의 값이 0가 아닌 경우에는 상술한 수학식 1에 의하여 검출된 셀 출력포트(Onext) 값이 CIR에 저장되므로 다음 셀 전송 시점에서는 잔여 출력포트(O0∼OM-1)에 해당 셀을 전송한다. 즉, 도 4 및 도 5에서 셀(CL-1) 및 셀(C0)들은 다음 전송 시점에서는 그 목적지 출력포트 정보는 (0,....1,0,0), (0,......010)으로 변경되어 CIR내에 저장되고, CIR내에는 버퍼(#1,...#L-2)로부터 새로운 셀들이 입력, 저장된다. 이때에 셀(CL-1) 및 셀(C0)들은 새로이 입력된 셀들보다 작은 타임 스탬프 값을 가질 것이므로 셀C(L-1) 및 셀(C0)들에게 포트(O2 및 O1)에 전송 우선권이 주어지는 것이다.
도 8에는 본 발명에 따른 의사 분할 버퍼링 장치를 이용하는 ATM 스위칭 시스템의 블럭도가 도시되어 있다.
제안된 ATM 스위칭 시스템은 입력포트 인터페이스(Input Port Interface)(10), 분배기(20), 라우팅 테이블(40), 두 단의 스위치 모들(30, 50) 및 출력포트 인터페이스(Output Port Interface)(60)로 구성되어 있다.
본 발명의 ATM 스위칭 시스템에서는 먼저 셀들을 분배기(20) 및 스위치 모들(30)을 통하여 스위치 모듈(목적지 출력 스위치 모듈)(50)에 전송하고, 이 목적지 출력 스위치 모듈(50)에서 입력 셀들을 목적지 출력포트로 라우팅하는 구성을 갖고 있다. 여기서, 유니캐스트 셀의 경우에는 목적지 출력 스위치 모듈(50) 및 목적지 스위치 모듈(50)의 목적지 출력포트가 하나이나, 멀티캐스트 셀의 경우에는 다수개의 목적지 출력포트로 셀을 복제하기 위해 스위치 모듈(30)에서 셀을 복제하여 목적지 출력포트를 포함하는 목적지 출력 스위치 모듈(50)로 전송하여야 한다.
도 9에는 이러한 2단계 라우팅을 위하여 본 발명의 ATM 셀 스위치 장치에서 사용되는 셀 포맷이 도시되어 있다. 도 8에서의 셀은 IPI(10)에서 ATM 셀에 제어 정보들을 부착하므로써 형성된다.
도시된 바와 같이 스위치에서 사용되는 셀은 ATM 셀 헤더(101) 및 페이로드(102)를 갖는 ATM 셀(100)에 소정의 태그(tag)(110)가 부가된다. 이러한 태그(110)는 상술한 바와 같이 IPI(10)에서 생성된다. 태그(110)내에는 셀이 유니캐스트 셀인지 또는 멀티캐스트 셀인지를 표시하기 위한 셀 타입 표시 비트 필드(113), 스위치 모듈(30)에서 사용할 출력 제어 정보를 싣는 목적지 출력포트 정보 필드(114), 셀의 시스템 입력 시간을 나타내는 타임 스탬프 필드(115) 및 유니캐스트 셀의 목적지 출력포트 정보를 만들기 위한 라우팅 테이블(40)의 인덱스를 저장하는 인덱스 필드(116)로 구성된다. 또한, 본 발명에서는 상기 ATM 셀 헤더(101)에 존재하는 VCI 및 VPI 필드(103)들이 유니캐스트 셀의 경우와 멀티캐스트 셀의 경우에 대해 각각 다르게 사용한다.
상술한 셀의 포맷에서 인덱스 필드(116), 목적지 출력포트 정보 필드(114) 및 VPI, VCI 필드(103)는 유니캐스트 셀 및 멀티 캐스트 셀에 따라 상이하게 사용되므로 이를 구체적으로 설명한다.
먼저, 유니캐스트 셀의 경우에 IPI(10)는 목적지 출력포트 정보 필드(114)에 스위치 모듈(30)에서의 목적지 출력포트를 싣고, 인덱스 필드(116)에는 목적지 출력 스위치 모듈(50)에서의 목적지 출력포트를 쓴다. 후술하는 바와 같이 목적지 출력포트 정보 필드(114)에서의 값을 이용하여 스위치 모듈(30)에서는 라우팅을 행하고, 라우팅 테이블(40)은 인덱스 필드(116)에 쓰여진 정보 즉, 인덱스 정보를 이용하여 목적지 출력포트를 생성하여 목적지 출력포트 정보 필드(114)에 새로이 써준다. 유니캐스트 셀의 경우에 IPI(10)는 출력 VPI 및 VCI 값을 미리 써준다.
멀티캐스트 셀의 경우에는 목적지 출력포트 정보 필드(114)에 스위치 모듈(30)에서 사용할 목적지 출력포트를 쓰며, 멀티 캐스트 채널 번호를 셀 헤더(101)의 VCI, VPI 필드(103)에 쓴다. 후술하는 바와 같이 스위치 모듈(30)은 이 출력포트 제어 정보 필드(114)내의 목적지 출력포트에 따라 라우팅을 행하며, VCI, VPI 필드(103)에 쓰여진 멀티캐스트 채널 번호를 인덱스로 이용하여 라우팅 테이블(40)에서 목적지 출력포트를 읽어내어 목적지 출력포트 정보 필드(114)에 새로이 써 준다. 스위치 모듈(50)에서는 새로 생성된 목적지 출력포트 정보 필드(114)값을 이용하여 라우팅을 행한다. 멀티 캐스트 셀의 경우에는 멀티캐스트 채널 번호를 이용하여 OPI(60)에서 출력 VCI, VPI 값을 각 멀티캐스트 복제셀에 써준다.
상술한 바와 같이 IPI(10)에서 태그(110)가 부착된 셀들은 분배기(20)에 제공되며, 분배기(20)는 셀들을 입력된 순서에 따라 스위치 모듈(30)에 제공한다. 분배기(20)가 입력 셀들을 우선 순서에 따라 분배하기 때문에 입력 셀들은 충돌없이 스위치 모듈(30)에 전송된다. 스위치 모듈(30)은 분배기(20)로부터 입력된 셀들을 타임 스탬프 필드(115)의 값에 따라 우선 순위를 두어 목적지 출력포트 정보 필드(114)의 목적지 출력포트 정보에 따라 대응하는 출력포트로 라우팅한다. 스위치 모듈(30)의 각 출력포트에는 라우팅 테이블(40)이 연결되어 있으며, 이 라우팅 테이블(40)은 상술한 바와 같이 입력 셀이 유니캐스트 셀인지 또는 멀티캐스트 셀인지를 판단하여, 인덱스 필드(116) 또는 VCI, VPI 필드(103)의 인덱스 값 또는 멀티 캐스트 채널 번호를 독출하여 목적지 출력포트 정보 필드(114)에 새로이 써준다. 즉, 라우팅 테이블(40)은 셀내의 인덱스 필드(116) 및 VCI, VPI 필드(103)내의 목적지 출력 제어 정보에 대응하는 목적지 출력포트 정보를 저장하고 있으며, 이 출력포트 제어 정보들을 셀내의 목적지 출력포트 제어 정보 필드(114)에 써주는 것이다.
스위치 모듈(50)에서는 라우팅 테이블(40)에 의하여 새로이 작성된 셀내의 목적지 출력포트 정보 필드(114)의 값 및 타임 스탬프 필드(115)의 값에 따라 라우팅을 행하여 스위치 모듈(50)의 목적지 출력포트에 있는 OPI(60)에 제공한다. OPI(60)는 셀을 외부로 제공하기 전에 셀 순서를 바로 잡고, ATM셀외부의 부가 정보 즉, 제어 정보및 타임 스탬프 정보들을 제거한다. 또한, OPI(60)는 입력 셀이 멀티캐스트용인 경우에 멀티캐스트 채널 번호를 이용하여 각 셀내에 새로운 VCI 및 VPI값을 써준다.
상술한 바와 같이 본 발명에서는 분배기를 이용하여 각 버퍼를 하나의 공유 버퍼처럼 이용하므로써 버퍼의 공유 효과와 고속의 스위칭을 얻을 수 있다는 효과가 있다.
또한, 본 발명에서는 분배기에 의하여 셀이 분배되는 바, 트래픽의 분산이 잘 이루어져 효율 및 지연 시간의 성능이 향상되는 효과가 있다.
또한, 본 발명에서는 분배기와 아비터의 구조를 분산형으로 구성하므로써 셀들의 처리가 병렬적으로 이루어질 수 있어 스위치에서의 처리 시간을 단축시킬 수 있다는 효과가 있다.
또한, 본 발명에 의한 ATM 스위칭 시스템에서는 각 스위치 모듈이 멀티캐스트 셀과 유니캐스트 셀을 구분없이 처리할 수 있어 멀티캐스트 셀의 비율에 관계 없이 스위치 성능을 향상시킬 수 있는 효과가 있다.

Claims (21)

  1. 비동기 전송 모드 스위치 시스템에 있어서,
    다수의 버퍼와;
    다수의 입력포트를 통해 입력되는 입력 셀(cell)들을 라운드 로빈 방식으로 상기 다수의 버퍼에 순차적으로 제공하는 분배 수단과;
    상기 다수의 버퍼에 저장되어 있는 상기 셀 내의 목적지 출력포트 정보와, 상기 셀(cell)들이 입력된 시간을 기준으로 타임 스탬프 값인 대용량화를 가능하도록 하는 출력 우선 순서에 대한 정보를 저장하는 제어 정보 레지스터, 그리고 셀 출력 순서 정보를 각각 저장하는 제어 신호 레지스터를 구비하는 레지스터와;
    상기 다수의 제어 정보 레지스터내의 상기 목적지 출력포트 정보를 상기 출력 우선 순서에 대한 정보를 이용하여 상기 출력 우선 순서에 따라 정렬하는 우선권 분류부와, 상기 우선권 분류부에 의하여 정렬된 목적지 출력포트 정보를 우선 순서에 따라 출력 스위치의 출력포트로 할당하고, 상기 할당된 셀 출력 순서 정보를 상기 제어 신호 레지스터에 제공하는 출력포트 선택부를 구비하는 중재기와;
    상기 제어 신호 레지스터내의 셀 출력 순서 정보에 대응한 셀(cell)들을 스위칭(switching)하여 목적지 출력포트로 제공하며, 타임 스탬프(timestamp)를 이용하여 스위칭 우선 순위를 결정해주는 출력 스위치 블록 자체 내부를 포함하는 것을 특징으로 하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항 또는 제 3 항에 있어서, 상기 분배 수단은,
    상기 입력 셀들중 하나가 저장되어야 하는 상기 버퍼를 지지하는 버퍼 포인터와;
    상기 버퍼 포인터의 값을 상기 버퍼의 갯수와 동일한 비트로 디멀티플렉싱하되, 지정된 비트를 인에이블 신호화하여 출력하는 디멀티플렉서와;
    상기 디멀티플렉서의 출력을 저장하고, 상기 인에이블 신호를 순차적으로 하위단으로 전달하여 2 ×버퍼 갯수 -1 비트의 신호를 생성하는 신호 생성 수단과;
    상기 입력포트로부터 제공되는 입력 셀들을 상기 신호 생성 수단의 인에이블 신호에 따라 선택하여 상기 버퍼에 제공하는 제공 수단을 구비하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  6. 제 5 항에 있어서, 상기 신호 생성 수단은,
    2×버퍼 갯수 -1의 갯수의 인에이블 신호 발생기를 구비하며, 버퍼 갯수의 상위 인에이블 신호 발생기들은 상기 멀티플렉서의 출력 및 상위 인에이블 신호 발생기의 출력이 조합된 신호를 입력하고 상기 조합된 신호를 하위 인에이블 신호 발생기에 제공하며, 하위의 버퍼 갯수 -1개의 인에이블 신호 발생기들은 상위 인에이블 신호 발생기의 출력을 하위 인에이블 신호 발생기에 제공하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  7. 제 6 항에 있어서, 상기 인에이블 신호 발생기는,
    입력 신호 및 출력 신호를 조합하는 게이트와;
    상기 게이트의 출력을 지연하여 상기 출력 신호로 제공하는 D 플립플롭을 구비하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  8. 제 7 항에 있어서, 상기 제공 수단은,
    상기 입력포트와 동일한 개수의 열 및 상기 인에이블 신호 발생기와 동일한 열을 갖는 다수의 소자들로 구성되며, 상기 인에이블 신호 발생기의 인에이블 신호에 따라 상기 입력포트의 입력 셀들을 상기 인에이블 신호가 처음 제공된 행으로부터 순차적으로 출력하는 출력 수단과;
    상기 출력 수단의 각행으로부터 제공되는 입력 셀들을 선택하여 상기 버퍼에 순차적으로 제공하는 제 5 수단을 구비하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  9. 제 8 항에 있어서, 상기 출력 수단은,
    크로스 포인터 소자들로 구성된 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  10. 제 9 항에 있어서, 상기 크로스 포인터 소자는,
    인에이블 신호가 인가되며, 해당 열의 입력포트로부터 셀이 인가되면, 바 스테이트로 동작하여 상기 해당 열의 입력포트로부터 제공되는 입력 셀을 상기 제 5 수단에 제공하며, 상기 인에이블 신호가 인가되지 않거나 해당 열의 입력포트로부터 셀이 인가되지 않으면 스테이트 상태로 동작하여 상기 인에이블 신호를 하단열의 동일 행에 구성되는 상기 크로스 포인터에 제공하도록 구성된 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  11. 제 10 항에 있어서, 상기 제공 수단은,
    상기 크로스 포인터 소자들의 각 행들중 n번행과 (버퍼 갯수+n : n은 상수)의 행의 출력들중 하나를 상기 선택 신호에 따라 선택하여 해당 버퍼에 제공하는 버퍼 갯수 -1개의 선택기를 구비하며, 상기 버퍼 갯수에 해당하는 순서의 행으로부터의 신호는 직접 대응 버퍼에 제공하도록 구성된 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  12. 제 11 항에 있어서, 상기 선택 신호는 상기 디멀티플렉서로부터 신호를 인가받는 상기 인에이블 신호 발생기들의 인에이블 신호들인 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  13. 삭제
  14. 제 1 항에 있어서, 상기 우선권 분류부는,
    상부 포트에 제공되는 타임 스탬프 값이 좌측 포트에 제공되는 타임 스탬프 값보다 클 때에 크로스 상태가 되어 상부 포트와 하부 포트를 연결하고, 상부 포트에 제공되는 타임 스탬프 값이 좌측 포트에 제공되는 타임 스탬프 값보다 작을 때에 바 상태가 되어 상부 포트와 우측 포트를 연결하는 다수의 크로스 포인터 소자들로 구성된 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  15. 제 14 항에 있어서, 상기 크로스 포인터 소자들은 상기 레지스터들의 갯수와 동일한 열로 형성되고, 열에 대응하여 행수가 순차적으로 증가하도록 배열되며, 상기 1열 1행의 크로스 포인터 소자는 상기 첫 번째 레지스터의 출력 상부 포트가 두번째 레지스터와 좌측 포트가 연결되며, 상기 2열 이하의 상기 크로스 포인터 소자들은 상부열의 크로스 포인터 소자의 하부 포인터와 상부 포인터가 연결되며, 최우측의 상기 크로스 포인터 소자는 윗열의 최우측의 크로스 포인터의 우측 포트와 상부 포인터가 연결되고, 최좌측의 크로스 포인터는 해당 열순서+1번째의 상기 레지스터와 좌측 포트가 연결되며, 동일 행의 크로스 포인터의 소자들은 좌측의 크로스 포인터의 우측 포트와 좌측 포트가 연결되는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  16. 제 15 항에 있어서, 상기 우선권 분류부와 상기 출력포트 선택부 사이에는 상기 우선권 분류부의 목적지 출력포트 정보 및 상기 출력포트 선택부의 셀 출력 순서 정보를 일시 저장하는 래치들을 더 구비하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  17. 제 16 항에 있어서, 상기 출력포트 선택부는,
    상기 래치와 동일한 갯수의 열 및 상기 목적지 출력 정보의 비트와 동일한 행으로 조합 로직 게이트들이 메트릭스 상태로 배열되며, 상기 조합 로직 게이트들은 해당 열의 래치의 목적지 포트 정보의 로직에 따라 스위칭 온/오프되어 목적지 출력 정보의 로직을 출력하나, 상부에 존재하는 조합 로직 게이트의 출력 로직에 의하여 지정된 상기 출력 스위치의 출력포트에 대응하는 목적지 출력 정보의 출력 로직은 상기 출력 스위치의 출력포트를 지정하지 않도록 구성된 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  18. 다단 비동기 전송 모드 스위치에 있어서,
    입력 셀(cell)들에 입력 순서를 알리는 타임 스탬프, 목적지 출력포트 정보 및 출력 제어 정보를 부가하는 다수의 입력 인터페이스와;
    상기 입력 인터페이스의 셀(cell)들을 라운드 로빈 방식으로 제공하는 분배기와;
    상기 분배기로부터 제공되는 셀(cell)들을 상기 타임 스탬프 값에 따라 우선 순위를 설정하여 상기 목적지 출력포트 정보에 대응하는 출력포트로 출력하는 제1 스위치 모듈과;
    상기 제1 스위치 모듈로부터 셀(cell)들을 각각 입력받아 상기 셀(cell)들의 출력 제어 정보를 상기 목적지 출력포트 정보로 변경하여 출력하는 라우팅 테이블들과;
    상기 라우팅 테이블의 셀(cell)들을 상기 타임 스탬프 값에 따라 우선 순위를 설정하여 상기 목적지 출력포트 정보에 대응하는 출력포트로 출력하는 제2 스위치 모듈들과;
    상기 제2 스위치 모듈들의 출력포트들에 각각 연결되어 상기 셀(cell)들에 부가되어 있는 정보를 소거하는 출력포트 인터페이스를 구비하는 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치.
  19. 삭제
  20. 삭제
  21. 삭제
KR10-1999-0017946A 1999-05-19 1999-05-19 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조 KR100378588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0017946A KR100378588B1 (ko) 1999-05-19 1999-05-19 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0017946A KR100378588B1 (ko) 1999-05-19 1999-05-19 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조

Publications (2)

Publication Number Publication Date
KR20000074194A KR20000074194A (ko) 2000-12-15
KR100378588B1 true KR100378588B1 (ko) 2003-03-29

Family

ID=19586384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0017946A KR100378588B1 (ko) 1999-05-19 1999-05-19 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조

Country Status (1)

Country Link
KR (1) KR100378588B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420475B1 (ko) * 2000-12-31 2004-03-02 주식회사 케이티 고속 저면적의 스위치 셀 스케쥴링 장치 및 그 방법
KR20030025468A (ko) * 2001-09-21 2003-03-29 한국전자통신연구원 준 공유 출력 버퍼형 스위칭 장치
CN114490456B (zh) * 2021-12-28 2024-06-04 海光信息技术股份有限公司 电路模块、信用控制方法、集成电路和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541916A (en) * 1993-08-20 1996-07-30 International Business Machines Corporation Arbitration mechanism for an ATM switch
KR970056272A (ko) * 1995-12-21 1997-07-31 양승택 고성능 ipc 네트워크의 고장감내형 트래픽 분산제어 노드장치
KR970068316A (ko) * 1996-03-08 1997-10-13 정장호 Atm-pbx의 다중 입력 버퍼형 atm스위치
US5852606A (en) * 1995-07-12 1998-12-22 Bay Networks, Inc. Method and apparatus for transmitting cells across an ATM switch bus
JPH1141241A (ja) * 1997-07-18 1999-02-12 Hitachi Ltd Ａｔｍスイッチ及びそのセル出力優先制御方法
KR19990054868A (ko) * 1997-12-26 1999-07-15 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
JP2000174817A (ja) * 1998-12-08 2000-06-23 Nec Corp 交換システムにおけるスケジュ―リング方法及び装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541916A (en) * 1993-08-20 1996-07-30 International Business Machines Corporation Arbitration mechanism for an ATM switch
US5852606A (en) * 1995-07-12 1998-12-22 Bay Networks, Inc. Method and apparatus for transmitting cells across an ATM switch bus
KR970056272A (ko) * 1995-12-21 1997-07-31 양승택 고성능 ipc 네트워크의 고장감내형 트래픽 분산제어 노드장치
KR970068316A (ko) * 1996-03-08 1997-10-13 정장호 Atm-pbx의 다중 입력 버퍼형 atm스위치
JPH1141241A (ja) * 1997-07-18 1999-02-12 Hitachi Ltd Ａｔｍスイッチ及びそのセル出力優先制御方法
KR19990054868A (ko) * 1997-12-26 1999-07-15 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
JP2000174817A (ja) * 1998-12-08 2000-06-23 Nec Corp 交換システムにおけるスケジュ―リング方法及び装置

Also Published As

Publication number Publication date
KR20000074194A (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US5274642A (en) Output buffered packet switch with a flexible buffer management scheme
US5241536A (en) Broadband input buffered atm switch
EP0471344B1 (en) Traffic shaping method and circuit
US5636210A (en) Asynchronous transfer mode packet switch
US7397808B2 (en) Parallel switching architecture for multiple input/output
Garcia-Haro et al. ATM shared-memory switching architectures
US4893304A (en) Broadband packet switch with combined queuing
EP0761071B1 (en) Optical telecommunications network
US5412648A (en) Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers
US4866701A (en) Packet switch with dynamic allocation of inputs
JP2907886B2 (ja) スイッチングシステム
US5745486A (en) High capacity ATM switch
US7403536B2 (en) Method and system for resequencing data packets switched through a parallel packet switch
US6611527B1 (en) Packet switching apparatus with a common buffer
US6501757B1 (en) ATM switch
JPH0574977B2 (ko)
US6728256B1 (en) Shared buffer control device
US20070140232A1 (en) Self-steering Clos switch
Denzel et al. A highly modular packet switch for Gb/s rates
KR100378588B1 (ko) 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조
Kim Multichannel ATM switch with preserved packet sequence
JPH0927812A (ja) Ａｔｍスイッチのアドレス生成回路
KR100368439B1 (ko) 이중 스위칭 평면을 갖는 패킷 스위치에서 전송 순서 보장 방법 및 장치
Giacopelli et al. Scalability study of self-routing packet switch fabrics for very large scale broadband ISDN central offices
CA2227655A1 (en) The single-queue switch

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee