NO173680B - Hybridsvitsj - Google Patents

Description

Foreliggende oppfinnelse angår en fremgangsmåte for svitsjing av meldinger som inndeles i pakker med uniform lengde, slik som omtalt i ingressen til hovedkravet nedenfor, og til apparatur for gjennomføring av en slik fremgangsmåte.

En slik fremgangsmåte og slikt apparatur er omtalt i "Der Fernmelde-Ingenieur", volum 41, nr. 9, september 1987, se særlig del 3. 4 pas idene 8 og 9.

Det stadig økende mangfold i telekommunikasjonstjenestene stiller høyere krav til et fleksibelt svi tsjesystem. For dette formål er hurtige pakkesvitsjesystemer hvor data behandles i pakkeform, særlig blitt populære. I slike anlegg kan ikke for-

sinkelser, forsinkelsesjitter, og pakketap sees helt bort fra. De individuelle telekommunikasjonstjenester er imidlertid i ulik grad belastet med slike svakheter. F.eks. er data-tjenester som detekterer tap av en pakke og kan foreta et fornyet anrop etter denne pakken langt mindre følsomme for pakketap enn overføringer av tale eller levende bilder, hvor apparatet må evaluere de innkommende informasjoner øyeblik-kelig (elektro-akustisk eller elektro-optisk omforming) hvor tap og forsinkelsesjitter vil forårsake forstyrrelser.

Det er kjent å benytte pakker med uniform lengde i et pakkeoverføringssystem, videre er det kjent å kombinere disse pakkene i periodisk gjentatte rammer, å tildele faste posisjoner i rammene til meldinger som skal behandles med prioritet, og å svitsje de meldingene som skal behandles med prioritet under bruk av synkron tidsdelt multipleksing, slik som vanlig i 1 injes vi tsjesystemer, mens de øvrige pakkene blir pakkes vi tsjet på vanlig måte.

For meldinger som skal behandles med prioritet, benyttes en synkron overføringsmodus (STM). De individuelle pakkene kalles STM-celler. For de andre meldingene benyttes en asynkron overføringsmodus (ATM) hvor de individuelle pakkene kalles ATM-celler. I forbindelse med den synkrone over-føringsmodus benyttes slike uttrykk som 1 injes vi tsjing (CS) og CS-pakker, i forbindelse med den asynkrone overføringsmodus benyttes uttrykk som pakkesvitsjing (PS), PS-pakker, asynkron tidsdeling (ATD), og hurtig pakkesvitsjing. Kombinasjoner

kalles hybrider.

En pakke vil uunngåelig inneholde flere bit enn en tidsluke i et konvensjonelt tidsdelt mul ti plekssystem. Rammer som inneholder ca. 70 pakker, hver med 40 oktetter, dvs. omkring 40 x 70 x 8 bit = 22400 bit, blir ofte omtalt. I konvensjonelt tidsdelt multipleks blir rammer med 32 tidsluker, hver på 16-bit, dvs. 512 bit vanlig benyttet. Da én komplett ramme for hver inngang i et synkront tidsdelt mul ti plekssvitsjesystem må lagres midlertidig i hver tids-svitsj, blir mengden av nødvendig lagerplass øket betraktelig. Dessuten opptrer forsinkelser i størrelsesorden av én ramme. Dersom rammerepetisjonsfrekvensen er den samme i begge tilfeller (8 kHz), noe som er forventet, vil hukommelsene ikke bare nødvendigvis være større, men må også være tilsvarende hurtigere. En hastighetreduksjon ved å benytte parallell prosessering istedenfor serieprosessering er bare mulig i et svært begrenset omfang, hvis det da i det hele tatt er gjennomførbart.

Formålet med foreliggende oppfinnelse er å forbedre en hybrid pakkesvitsjefremgangsmåte av ovennevnte slag på en slik måte at en reduserer behovet for hurtige hukommelser og også tilveiebringer apparatur for gjennomføring av denne fremgangsmåten.

Dette oppnås ved en fremgangsmåte og et apparatur i henhold til de nedenfor fremsatte patentkrav.

I henhold til foreliggende oppfinnelse blir dermed alle pakkene i sentralen inndelt til underpakker med lik lengde <p>g fordelt til underrammer. Svitsjingen finner sted på underrammenivå. Forsinkelser og hukommelsessteder som kreves i svi tsjenettet, reduseres i samme forhold som forholdet mellom rammer og underrammer. Hastigheten innen svi tsjenettet opprettholdes. For hver inngangs!inje og hver utgangslinje er det påkrevet med en sorterer for midlertidig å lagre én ramme ad gangen. Da det til forskjell fra hva som kreves i et svitsjetrinn, ikke er nødvendig å lagre flere rammer i samme hukommelse, kan langsommere hukommelser enn dem som benyttes i svitsjetrinn, brukes. Allerede i et 3-trinns svitsjenett vil imidlertid ikke bare det nødvendige antall hurtige hukommelser, men også det totale behov for hukommelser bli redusert.

Den fundamentale idéen for denne oppfinnelsen er at inn-delingen av pakker i underpakker gir effektive og mindre "småpakker", noe som resulterer i en tilsvarende reduksjon av 1agringsmengden som kreves. Da imidlertid bare den første underpakken inneholder veivelgende informasjon, må det gjensidige forhold, og dermed en lik behandling av underpakker som hører sammen, sikres på forskjellig måte.

Istedenfor å bli innført i datastrømmen på et vilkårlig punkt, slik som det vanligvis gjøres med pakker, vil de individuelle underpakker følge hverandre i henhold til et forutbestemt mønster, mens STM-celler og ATM-celler fortrinnsvis behandles ulikt. For at den effektive forkortelse av pakkene skal kunne frembringe den ønskede effekt, må ikke underpakker som hører sammen følge hverandre direkte, men må alternere med underpakker fra andre pakker.

Mens oppfinnelsen nedenfor vil bli beskrevet under bruk av uttrykk og termer som stort sett benyttes for sentralt lokali-serte svi tsjeanlegg, og den følgende utførelse også representerer et slikt sentralt svi tsjeanlegg, er oppfinnelsen like anvendelig for desentraliserte svitsjesystemer, slike som ringsystemer. Det vises til ovennevnte artikkel fra "Der Fernmelde-Ingenieur", hvor buss og ringsystemer under punkt 4.1.2 er underordnet svitsjearrangementene under punkt 4, og til publikasjonen EP-A2-0125744 "Closed loop telecommunication system", som beskriver et ringsystem hvor en komplett ramme, som inneholder flere pakker, sirkulerer hele tiden, noe som krever ski ftregistre eller andre hukommelsesenheter.

En utførelse av foreliggende oppfinnelse vil nå bli

forklart under henvisning til ledsagende tegninger hvor: figur 1 viser sekvensen av signaler ved inngangen til en

sentral med henblikk på STM-cellene,

figur 2 supplementerer fig. 1 med henblikk på ATM-cellene,

figur 3 viser strukturene til STM- og ATM-cellene,

figur 4 viser strukturen for et svitsjeanlegg i henhold til foreliggende oppfinnelse,

figur 5 viser et blokkskjema for et enkelt svitsjenett, figur 6 viser et blokkskjema for en inngangssorterer, figur 7 viser et blokkskjema for en utgangssorterer,

figur 8 viser et blokkskjema for en skrivestyringskrets for inngangssortereren i fig. 6,

figur 9 viser et blokkskjema for en 1esestyringskrets for inngangssortereren i fig. 6,

figur 10 viser et blokkskjema for et asynkront svitsjeelement i svi tsjenettet i fig. 5, og

figurene 11 til 14 viser ytterligere detaljer for det asynkrone svitsjeelementet i fig. 10.

Prinsippet for oppfinnelsen vil først bli forklart ved hjelp av fig. 1 og 2. Figur 1 viser behandlingen av pakker som skal behandles med prioritet, mens fig. 2 viser behandlingen av de øvrige pakker.

Det antas at en ramme inneholder 6 pakker, hver med 8 oktetter (hver oktett inneholder 8 bit). I eksemplet som er vist, inneholder posisjonene 1, 3 og 6 pakker som skal pakkesvitsjes, nemlig PSI, PS2 og PS3. Posisjonene 2 og 4 inneholder pakker som skal 1 injesvitsjes, nemlig CS1 og CS2. Posisjon 5 inneholder en styringspakke DP eller en tom pakke

LT.

Hver pakke består av et informasjonsfelt (tekst) P, samt en forutgående etikett (tittel). Etiketten er et informasjons-element for neste sentral. Derfor blir den innkommende etikett HE først erstattet av en utgående etikett HA. Til denne utgående etikett adderes en intern etikett Hi som tjener til å skjelne mellom de ulike typer pakker og inneholder anrops-avhengig informasjon.

De innkommende pakkene (første rad i fig. 1 og 2) lagres sammen med den utgående etikett HA og den interne etikett Hi (andre rad i fig. 1 og 2). Denne informasjonen leses deretter ut i en ombyttet orden (tredje rad i fig. 1 og 2). Utlesningen forskyves i tid med én ramme, men på figuren er det ikke gjort noen slik forskyvning.

Innenfor sentralen (tredje rad) blir rammen inndelt i 8 underrammer som inneholder 6 oktetter hver. Pakkene som skal behandles med prioritet, CS1 og CS2 blir svitsjet gjennom nettet samtidig, de vil derfor refereres til som STM-celler. Hver slik STM-celle blir tilforordnet en oktett i samme posisjon innen hver underramme, slik at STM-cellen som opptar den andre posisjonen i rammen, CS1, blir inndelt oktett for oktett og fordelt blant de respektive andre posisjoner i underrammene. På lignende måte blir de fjerde posisjoner tildelt STM-cellen CS2.

Tildelingen mellom en hel pakke i rammen og underpakkene i underrammer kan også gjøres på annen måte, men det må alltid skje på en utvetydig måte. Det kan f.eks. være fordelaktig å fastholde posisjonen i underrammene under et anrop, selv om posisjonen i rammen forandrer seg under anropet.

Når underrammene opptas av oktetter i STM-cellene, som vist i fig. 1, blir oktettene til de øvrige pakker sortert i deres opprinnelige rekkefølge, inn i de posisjoner i underrammene som ikke er opptatt av underpakker (oktetter) som tilhører STM-cellene, som vist i fig. 2. Disse pakker svitsjes gjennom asynkront, og de ankommer også asynkront fra utsiden. De vil derfor kalles ATM-celler. I prinsippet kan også ATM-cellene bli prosessert synkront i løpet av en rammeperiode, men den asynkrone modus foretrekkes her.

Tomme pakker, LP, dvs. tidsintervaller i rammen som ikke inneholder noen informasjon, og styringsinformasjon DP, behandles på samme måte som ATM-celler, men de kan sorteres ut eller adderes innenfor sentralen.

I foreliggende utførelse blir informasjonen som rommes i en ramme før resortering finner sted, resortert på en slik måte at den fullstendig rommes i én ramme etter resorteringen. Dette er imidlertid ikke noe absolutt krav.

Strukturene til en STM-celle, CS, og en ATM-celle, PS, vil nå bli forklart ved hjelp av fig. 3. Fremstillingen i denne figuren er ikke skalariktig. Begge pakketyper har en 3-delt struktur, med de første 5 oktetter, dvs. bitene 0 til 39, representerer den interne etikett Hi, hvor de 3 neste oktetter, dvs. bitene 40 til 63, representerer den utgående etikett HA, mens de gjenværende 32 oktetter, dvs. bitene 64 til 319, representerer selve informasjonsfeltet P. Bit 0 tjener til å skjelne mellom STM-celler og ATM-celler.

I STM-cellene, er bit 0 lik logisk 1, og etterfølges av et kobl ingsnummer (5 bit) CONN, samt et serienummer (5 bit) SEQU innenfor forbindelsen. De gjenværende bit i den interne etikett Hi er ubenyttet i STM-celler. I ATM-celler er bit nr. 0 en logisk 0 og etterfølges av en gyldig-pakke-bit PV (Packet-valid), to prioritetsbit PRIO, en ubenyttet bit E, og et vei-informasjonsfelt WI. Som vist i den tredje raden i fig. 3, inneholder vei-informasjonsfeltet, WI, 5 bit med vei-informasjon i hvert av syv på hverandre følgende trinn. Det første bit er et styringsbit C, som, hva styringspakker angår, markerer det trinnet som pakken er rettet mot. De fire etterfølgende bit spesfiserer en utgangsadresse SSSS. Figur 4 viser et enkelt svitsjeanlegg i henhold til foreliggende oppfinnelse. Anlegget har fire svitsjenett 20 som er anbragt i to like trinn, og hvert av disse har to inngangslinjer 42 og to utgangslinjer 42. Hvert av svitsje-nettene 20 i det første trinn er koblet til begge svitsjenett 20 i det andre trinn. En inngangssorterer 10 er satt inn mellom hver inngangsl inje 41 i dette svitsjeanlegget og den tilsvarende inngangslinje 42 til svi tsjenettet 20 i det første trinn. Ved utgangen av svitsjeanlegget er utgangssorterer 30 innsatt mellom utgangslinjene 42 til svi tsjenettet 20 i den sistnevnte, og her er dette det andre trinnet og utgangslinjene 43 fra svitsjeanlegget. Figur 5 viser et individuelt svitsjenett 20 med to inngangslinjer 42, to utgangslinjer 42, to demulti pl eksere 21, et synkront svi tsjeel ement 22, et asynkront svi tsjeelement 24, en styringskrets 23, to mu1 ti pl ek sere 25 og to styringspakke-linjer 26 og 27. Hver inngangslinje 42 har en tilknyttet demulti pl ekser 21. Eksemplet viser to inngangslinjer og to demulti pl eksere, mens svitsjenett med 16 innganger og utganger, dvs. 16 inngangslinjer, 16 demulti pl eksere , 16 mul ti pl eksere og 16 utgangslinjer, blir foretrukket.

Hver demulti pl ekser 21 synkroniserer den innkommende data-strøm, omformer den oktett for oktett fra serieform til paral-lellform, og sender den til det synkrone svitsjeelement 22 eller til det asynkrone svi tsjeelement 24. Denne avgjørelse foretas ved hjelp av en tabell i hvilken de tidslukene som skal svitsjes gjennom synkront, er markert. Denne tabellen kan enten oppdateres fra styringskrets 23 ell er.ti 1 dannes på ny hver gang ved å evaluere den første underrammen i hver ramme.

I eksemplet som er beskrevet ovenfor, har det synkrone svi tsjeelement 22 to innganger og to utganger, mens 16 innganger og 16 utganger foretrekkes. I konvensjonelle tidsdelte mul ti plekssystemer kan svitsjingen utføres fra hver innkommende tidsluke for hver inngang til hver utgående tidsluke for hver utgang. En underramme må lagres for hver inngang. Det synkrone svitsjeelement 22 styres av styringskrets 23. Styringsinformasjonen passerer gjennom det asynkrone svitsjeelement 24. Et slikt synkront svitsjeelement som imidlertid ble implementert for en annen transmisjonshastignet og en annen anvendelse, er beskrevet i en artikkel av W. Frank m.fl.: "System 12 - Doppelport des Koppelnetzbausteins", i Elektrisches Nachrichtenwesen, vol. 59, nr. 1/2 1985.

I eksemplet har det asynkrone svitsjeel ement 24 tre innganger og tre utganger, mens 17 innganger og 17 utganger foretrekkes. Én av inngangene og én av utgangene er koblet til styringskrets 23 ved hjelp av styringspakkelinjene 26 henholdsvis 27. For å realisere det asynkrone svi tsjeelement 24 kan et hvilket som helst enkelttrinns pakkesvitsjenett benyttes. Tilstrekkelig med eksempler er beskrevet i det ovennevnte nummer av tidsskriftet "Der Fernmelde Ingenieur" og i det etterfølgende nummer, nemlig nr. 10 fra oktober 1987 av det samme tidsskrift. De eneste ti 11eggsforandringer som må gjøres, er å konstruere pakkene fra de i rekkefølge ankommende underpakker og deretter dele dem opp igjen.

Mul ti plekserne 25 innsetter underpakkene som kommer fra det asynkrone svitsjeelement 24 i gapene til datastrømmene som kommer fra det synkrone svi tsjeelement 22. Hvis det er nødvendig, blir tomme pakker satt inn. Dessuten innsettes tilleggsinformasjon for synkronisering, rammeidentifikasjon, eller underrammeidentifikasjon. Dette etterfølges av en fornyet omforming til en seriedatastrøm.

Over alle innkommende- og utgående linjer, 41, 42 og 43, blir både ATM- og STM-celler overført sammen. De behandles ulikt i alle utstyr, dvs. inngangs- og utgangs sorterere 10, 30 og svitsjenett 20. I inngangssorterer 10 og utgangssorterer 30 blir denne ulike behandling sikret ved forskjellig styring, mens det i svi tsjenettene 20 blir benyttet ulike grener for disse ulike betjeninger. Ingen av delene er noe absolutt krav, men begge kan ha sine fordeler da en deling her må finne sted i alle tilfelle pga. den meget høyere kapasitet i svitsjenettet 20.

I det nedenstående vil enkelte av disse utstyr bli beskrevet mer detaljert.

Inngangssortereren 10 som er vist i fig. 6, inneholder en synkroniseringskrets 11 en serie/paral1 ell omformer 12, en logisk utiesningskrets 13 for D-kanalen, en logisk utles-ningskrets 14 for etiketter, med en tilknyttet nivåoversetter 14a, en inngangshukommelse 15 som består av to like deler 15a og 15b, en paral1 el 1/serieomformer 16, en skrivestyringskrets 17, en 1esestyringskrets 18, samt en styringskrets 19. Den normale informasjonsflyten skjer fra synkroniseringskrets 11 ved inngangen via serie/paral1 el 1 omformer 12, den logiske utiesningskrets 13 for D-kanalen, den logiske utiesningskrets 14 for etiketter, inngangshukommelsen 15 og paral1 ell/serieom-formeren 16 til utgangen.

Synkroniseringskrets 11 utfører bit- og rammesynkroni-sering, og derved synkroniseres hele inngangssorterer 10, særlig utiesningslogikken 13 for D-kanalen, den logiske utiesningskrets 14 for etiketter, skrivestyringskretsen 17 og 1esestyringskretsen 18.

Den logiske utiedningskrets 13 for D-kanalen, gjenkjenner pakker i D-kanalen ved den innkommende etikett HE, sender disse til styringskrets 19, og videresender en tom pakke isteden (uforandret informasjonsfelt markeres som ugyldig).

Den logiske utiesningskrets 14 for etiketter atskiller de innkommende etiketter HE fra alle innkommende pakker og sender dem til etikettoversetter 14a.

Etikettoversetter 14a erstatter hver innkommende etikett HE med den tilhørende utgående etikett HA og den tilsvarende interne etikett Hi.på basis av en tabell, og skriver etiket-tene HA og Hi inn i i nngangshukommelse 15 under styring av skrivestyringskrets 17. Tabellen skrives av styringskrets 19.

Inngangshukommelsen 15 består av to like deler 15a og 15b. Data skrives inn i en av delene under styring av skrivestyringskrets 17, mens den andre delen leses ut under styring av 1esestyringskrets 18. I den neste rammen leses eller skrives den respektive andre del på tilsvarende måte.

Hver del av inngangshukommelsen består av tre deler, en hoveddel 151 inn i hvilken informasjonsfeltene til pakkene skrives, en etikettdel 152, inn i hvilken etikettoversetter 14a skriver sine data, og en styringsdatadel 153 inn i hvilken data skrives under styring av styringskrets 19, og denne delen inne- holder blant annet informasjon for synkronisering og for ramme- og underrammeidentifi kasjon.

Skrivestyringskretsen 17 er vist i fig. 18. Den beregner adressene til adressestedene i inngangshukommelse 15, dvs. de adressesteder hvor de innkommende pakkene skrives inn. Den gjør ikke noe skille mellom ATM- og STM-celler. Den omfatter en klokkegenerator 171, en spalteteller 172, en linje-(rad)teller 173 og en rammeteller 174.

Skrivestyringskretsen 17 styrer skrivingen inn i hoved-delen 151 til inngangshukommelsen 15. Spalteteller 172 teller oktettene til en pakke og radtelleren 173 teller pakkene i en ramme. Begge nullstilles av synkroniseringskrets 11 ved begynnelsen av en ramme. Radtelleren 173 klokkestyres ved overflow fra spalteteller 172. Klokkegenerator 171 stopper når en etikett opptrer i den innkommende datastrøm. Dette styres av den logiske utiesningskrets 14 for etiketter. Innholdene i linjeteller 143 multipliseres med antall linjer (som er lik. antall oktetter i et informasjonsfel t) i en multiplikator 175, og adderes til innholdene i spalteteller 172 i en addisjonskrets 176. Resultatet er inngangsadressen.

Omsortering finner sted under utlesning fra inngangshukommelsen 15 og styres av 1esestyringskrets 18.

Lesestyri ngen 18 er vist i fig. 9. Den beregner adressene til adressestedene for inngangshukommelsen 15 og fra disse leses de utgående oktetter ut. Det skjelnes her mellom ATM- og STM-celler. Lesestyringskrets 18 omfatter en klokkegenerator 181, en 1 inje(rad)tel1 er 182, en spalteteller 183, en mul ti pl ikasjonskrets 184, en STM-koblingshukommelse 185, en underpakketeller 186, og en pakke-hukommelsestabell 187.

Lesestyringskrets 18 styrer utlesningen fra inngangshukommelsen 15. Linjeteller 182 fastlegger den linjen i en STM-oktett som skal leses ut, og spalteteller 183 fastlegger spalten. Spalteteller 183 klokkestyres av overflow fra linjeteller 182. Linjeteller 182 klokkestyres av klokkegenerator 181. Innholdene i linjeteller 182 multipliseres med antall spalter (i det interne celleformatet) i en multiplikator 184 og adderes til innholdet i spalteteller 183 i en addisjonskrets 1841. Linjeteller 182 fastlegger i STM-forbindelseshukommelse 185 hvorvidt den respektive linje er en linje av STM- eller ATM- karakter. Dersom verdien i tabellen er 1, dvs. STM, vil adressen bli ført gjennom en OG-port 1881 og en ELLER-port 1883 til den del av inngangshukommelse 15 som det skal leses fra. Dersom verdien i tabellen er 0, dvs. ATM, vil underpakketeller 186 klokkestyres av en puls. Overflow fra underpakketel1 er 186 forårsaker at neste pakkehukom-melsesadresse settes inn i pakkehukommelsestabell 187. Fra innholdene i underpakketel1 er 186 og pakkehukommelsesadressen som rommes i pakkehukommelsestabel1 187, genereres en leseadresse med en addisjons-krets 1871. Dersom verdien i tabellen til STM-forbindelsen hukommelsen 185 er 0, dvs. ATM, vil leseadressen bli ført ut gjennom OG-port 1882 og ELLER-port 1883.

Alle tellere nullstilles av synkroniseringskrets 11 over en null sti 11 ingslinje.

Pakkehukommelsestabell 187 skrives av etikettoversetter. 14a, under intern kommunikasjon, av styringskrets 19.

Data skrives inn i STM-forbindelseshukommelsen under styring av styringskrets 19 hver gang en forbindelse settes opp eller kobles ned.

Utgangssorterer 30 er av en lignende konstruksjon og arbeider på lignende måte som inngangssorterer 10. En slik utgangssorterer vil nå beskrives ved hjelp av fig. 7.

Utgangssorterer 30 inneholder en synkroniseringskrets 31, en serie/paral1 el 1 omformer 32, en logisk utiesningskrets for styringsdata 33, en utgangshukommelse 34 som består av to like deler 34a og 34b, en logisk innføringskrets 35 for D-kanalen med en tilforordnet pakkehukommelse for D-kanalen 35a, en paral1 el 1/serieomformer 36a, en skrivestyringskrets 37, en 1esestyringskrets 38 og en styringskrets 39. Styringspakker kommer fra sentralen eller fra inngangen og atskilles av den logiske utiesningskrets 33 for styringsdata og føres til styringskrets 39, og istedenfor disse videresendes tomme pakker. De logiske innsettningskretser 35 for D-kanalen innsetter D-kanal pakker som kommer fra styringskrets 39 og midlertidig er lagret i D-kanalpakkehukommelse 35a til den utgående datastrøm istedenfor i tomme pakker. En omsortering utføres av skrivestyringskrets 37, og 1esestyringskretsen 38 sørger for at data leses ut bare seriemessig. Hver av de to deler av utgangshukommelsen 34 inndeles i en hoveddel 341 og en etikettdel 342, en styringsdatadel er ikke nødvendig her. Hoveddel 341 inneholder et informasjonsfelt og en utgående etikett for hver pakke, mens etikettdel 342 inneholder den interne etikett. Under utlesning vil etikettdel 342 bli sløyfet. Endelig vil en foretrukken utførelse av et asynkront svi tsjeelement 24 bli beskrevet.

Som vist i fig. 10 inneholder det asynkrone svi tsjeelement 24 en pakkeinngangsenhet 241 for hver inngangslinje og en pakkeutgangsenhet 242 for hver utgangslinje, en tildelings-enhet 243 for pakkehukommelsen, en pakkehukommelse 246, en busstyringsenhet 244, og en buss 245.

Pakkeinngangsenhetene 241 gjenkjenner de gyldige ATM-cellene og blir tildelt et adressested i pakkehukommelse 246 av ti 1 del ingsenhet 243 for pakkehukommelse via buss 245. Pakkeutgangsenhetene 242 leser pakkene fra pakkehukommelse 243 og sender dem til den tilhørende multiplekser 25.

Busstyringsenhet 244 er vist i fig. 14. Den er i all hovedsak en modulo-N teller, hvor N er antall inngangsenheter 241 for pakker og utgangsenheter 242 for pakker. Telleren plasserer sin telleverdi på en styringsbuss 2451 for pakke-inngang og en styrebuss 2452 for pakkeutgang, og disse kan fysisk sett være identiske.

Ti 1 del ingsenheten 243 for pakkehukommelsen og pakkehukommelsen 246 er vist i fig. 13. Ti 1 del ingsenheten 243 til pakkehukommelsen består av en styringskrets 2431 for lesing av stakker, en stakkekrets 2432 for pakker, samt en styringskrets 2433 for skriving av stakker. Data kan skrives fra. pakkeinngangsenhetene 241 til pakkehukommelsen 246 via en skriveadressebuss 2457 og en skrive-databuss 2459, og kan lese fra pakkeutgangsenhetene 242 via en adresselesebuss 2458 og en datalesebuss 24510. Styringskretsen for lesing av stakker 2431, gjenkjenner forespørselen etter et adressested på en pakkeindikatorlinje 2455 og fører til at stakkekretsen 2432 for pakker plasserer en fri hukommelsesadresse på en hukommel-sesadressebuss 2453 for pakkeinngangsenhet 241. Styringskretsen for skriving av stakker, 2433, gjenkjenner på en returlinje, 2456, retur av et ledig adressested og fører til at stakkekretsen 2432 for pakker sorterer adressen inn pa en returbuss 2454 for hukommelseadressen.

Pakkeinngangsenheten 241 er vist i fig. 11. Den består av en inngangsenhet 2411, et pakkefilter 2412, en etikettutveksl ingsenhet 2413, en data!åsekrets 2414, en styringskrets 2415, en port-1 åsekrets 2416, en hukommelsesadresse-hukommelse 2417, en teller 2418 og en dekoder 2419. I nngangsenheten 2411 gjenkjenner de innkommende oktetter, og signaliserer dette til telleren 2418. I den først mottatte oktett, gjenkjenner pakkefi 1teret 2412 en innkommende pakke (ved hjelp av PV-flagget) og forespør etter et ledig adressested fra til-del i ngsenheten 243 til hukommelsen via pakkeindikatorlinjen 2455. Telleren 2418 signaliserer mottagelse av en fullstendig etikett til styringskrets 2415. Styringskretsen 2415 forårsaker derved at etikettutveksl ingsenheten syklisk foretar, en utveksling av etiketten og skriver etiketten som er gyldig for dette trinnet inn i portlåsekretsen 2416. Data skrives inn i datal åsekrets 2414. Dekoderen 2419 gjenkjenner buss-syklusen via pakkeinngangens styringsbuss 2451 og signaliserer denne til styringskretsen 2415. Den sistnevnte forårsaker at datal åsekretsen 2414 anbringer data på data skrivebussen 2459, og hukommelsesadressens hukommelse 2417 for at hukommelsens adresse plasseres på skriveadressebuss 2457. Under overførin-gen av den siste oktetten sørger styringskrets 2415 for at portlåsekretsen 2416 anbringer adressen til den utgående port på en portbuss 24511.

En av pakkeutgangsenhetene 242 er vist i fig. 12. Den består av en styringskrets 2421 for tidsluken til pakkeutgan-gen, en pakkeutgangsdekoder 2426, en underpakketel1 er 2422, en pakketeller 2423, en innskrivingslogikk 2424, en pakkekø 2425, en adressehukommelse 2427 for områder, en adresseretur-hukommelse 2428 for et område, og en utgående datalåsekrets 2429. Pakkeutgangsenheten 242 har to funksjoner: Styring av pakkekø, og utlesning av pakker fra pakkehukommelse 246. Pakkeutgangsdekoderen 2426 gjenkjenner enhetens egen adresse på portbuss 24511. Pakkeutgangsdekoder 2426 sørger deretter for at pakkens startadresse skrives inn i pakkekø 2425. Når en pakke ble lest, ble startadressen til det ledige hukom-mel sesområdet anbragt i hukommelseseadressens returbuss 2454 via returhukommelsen 2428 for adresseområdet, og dette signaliseres på returlinjen 2456 under styring av styringskretsen 2421 for tidslukene til de utgående pakker.

Utlesing av pakker styres av styringskrets 2421 for tidsluker for utgående pakker, som klokkestyrer underpakketeller 2422. Overflow fra den sistnevnte krets klokkestyrer pakketeller 2423. Med startadresse fra pakkekø 2425 utformer underpakketel1 er 2422 1 eseadressen, som anbringes på lese-adressebuss 2458. Pakkedata skrives inn i datalåsekrets 2429 for utgangen via datalesebuss 24510.

Ovenstående detaljerte beskrivelse av noen utførelses-eksempler av foreliggende oppfinnelse skal bare betraktes som eksempler og må ikke oppfattes som begrensninger av beskyt-telsens omfang.

Claims (9)

1. Fremgangsmåte for svitsjing av meldinger av et første slag inndelt i pakker med enhetlig lengde (celler) (f.eks. synkron overføringsmodus STM) samt meldinger av en annen type inndelt i pakker av enhetlig lengde (celler) (f.eks. asynkron overføringsmodus, ATM) særlig i et flertrinns svitsjenett, hvor meldinger av det første slag blir slik inndelt i pakker (STM-celler) at innenfor en periodisk ramme blir minst ett tidsintervall gjort tilgjengelig for hver melding av første slag, og hvor meldingene av det første slag svitsjes under bruk av synkron tidsdelt multipleksing, karakterisert ved at før svitsjingen påbegynnes, blir alle pakkene (CS1, CS2, PSI, PS2, PS3, LP, DP) inndelt i flere under- pakker med lik lengde (f.eks. 40), at underpakkene blir omsortert i tid slik at rammen inndeles i flere underrammer, og at antall underpakker i en underramme er lik antall pakker i en ramme (f.eks. 70), og at etter at svitsjingen er fullført så rekombineres de underpakker som tilhører samme pakke.

2. Fremgangsmåte ifølge krav 1, karakterisert ved at underpakkene som tilhører en melding av det første slag (CS1, CS2) opptar samme posisjon i hver underramme som hele pakken opptar i rammen (Figur 1).

3. Fremgangsmåte ifølge krav 2, karakterisert ved at underpakkene som tilhører en melding av annet slag (PSI, PS2, PS3) blir sortert i deres opprinnelige orden inn i de posisjoner i underrammene som ikke er opptatt av underpakker som tilhører meldinger av det første slag (CS1, CS2) (Figur 2).

4. Fremgangsmåte ifølge krav 3, karakterisert ved at styringsinformasjon (DP) samt tidsintervaller som forefinnes i rammen og som ikke har noe mel dingsinnhold (LP), blir behandlet på samme måte som pakker som tilhører en melding av annet slag(PSl, PS2, PS3).

5. Fremgangsmåte ifølge hvilket som helt av kravene 1-4, karakterisert ved at det i hvert trinn av svi tsjenettet, foretas en forflyttning av hver av underpakkene som tilhører meldinger av første slag, fra en posisjon i en innkommende underramme til en posisjon i en utgående underramme, under bruk av synkron tidsdelt multipleksing.

6. Fremgangsmåte ifølge krav 3 eller 4, karakterisert ved at det i hvert trinn av svitsjenettet, foretas en forflyttning av hver av underpakkene som tilhører meldinger av første slag, fra en posisjon i en innkommende underramme til en posisjon i en utgående underramme, under synkron tidsdelt multipleksing; og ved at det i hvert trinn av svitsjenettet, først foretas en rekombinasjon av underpakker som tilhører en pakke med meldinger av annet slag i en pakke og deretter foretas en oppdeling i underpakker på ny, samt en sortering av disse til posisjoner som i de etterfølgende utgående underrammer ikke er opptatt av underpakker som tilhører meldinger av første slag.

7. Svi tsjeanlegg for svitsjing av meldinger av et første slag og av et annet slag inndelt i pakker med samme lengde (celler) og anbragt i periodiske rammer, særlig svitsjeanlegg med flertrinns svitsjenett, for å utføre fremgangsmåten ifølge kravl,karakterisert ved at det omfatter, i hver linje (41) som går til svitsjenettet, en inngangssorterer (10) som inndeler alle pakkene (CS1, CS2, PSI, PS2, PS3, LP, DP) i flere underpakker med lik lengde, og omsorterer underpakkene i tid på en slik måte at rammen inndeles i flere underrammer, og at antall pakker i en underramme blir lik antall pakker i en ramme, samt at det i hver linje (43) som fører til en utgang, forefinnes en utgangssorterer (30) som rekombinerer underpakkene som tilhører en pakke.

8. Inngangssorterer for svitsjeanlegg ifølge krav 7, karakterisert ved at den omfatter en inngangshukommelse (15) og en skrive og 1esestyringskrets (17, 18) og at det, under styring av skrive- og 1esestyrings-kretsene (17, 18) skrives informasjon inn i og leses informasjon ut av inngangshukommelsen (15) på en slik måte at rammen inndeles i underrammer.

9. - Utgangssorterer for svi ts j eanl egg ifølge krav 7, karakterisert ved at den omfatter en utgangshukommelse (34) og en skrive- og 1esestyringskrets (37, 38), og at det under styring av skrive- og 1esestyrings-kretsene (37, 38) skrives informasjon inn i og leses informasjon ut av utgangshukommelsen (34) på en slik måte at underrammene kombineres til rammer.