JPH0824315B2 - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH0824315B2 JPH0824315B2 JP2034376A JP3437690A JPH0824315B2 JP H0824315 B2 JPH0824315 B2 JP H0824315B2 JP 2034376 A JP2034376 A JP 2034376A JP 3437690 A JP3437690 A JP 3437690A JP H0824315 B2 JPH0824315 B2 JP H0824315B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- command word
- write command
- data block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Description
【発明の詳細な説明】 〔概要〕 データ処理装置の内部におけるデータ転送方式に関
し、 データ処理装置内におけるデータ転送処理効率を、極
力向上させることを目的とし、 データの先頭にヘッダ情報を付加した後、複数のデー
タブロックに分割し、ヘッダ情報とデータの先頭部の部
分データを含むデータブロックの転送条件を指定する先
頭書込指令語と、データの末尾部の部分データを含むデ
ータブロックの転送条件を指令する末尾書込指令語と、
データの中間の部分データのみを含む各データブロック
の転送条件を指令する中間書込指令語とを、各データブ
ロックに対応して作成するデータ分割手段と、データ分
割手段が分割した各データブロックを、それぞれ対応す
る先頭書込指令語、中間書込指令語および末尾書込指令
語に基づき転送する転送制御手段とを設け様に構成す
る。
し、 データ処理装置内におけるデータ転送処理効率を、極
力向上させることを目的とし、 データの先頭にヘッダ情報を付加した後、複数のデー
タブロックに分割し、ヘッダ情報とデータの先頭部の部
分データを含むデータブロックの転送条件を指定する先
頭書込指令語と、データの末尾部の部分データを含むデ
ータブロックの転送条件を指令する末尾書込指令語と、
データの中間の部分データのみを含む各データブロック
の転送条件を指令する中間書込指令語とを、各データブ
ロックに対応して作成するデータ分割手段と、データ分
割手段が分割した各データブロックを、それぞれ対応す
る先頭書込指令語、中間書込指令語および末尾書込指令
語に基づき転送する転送制御手段とを設け様に構成す
る。
本発明は、データ処理装置の内部におけるデータ転送
方式に関する。
方式に関する。
例えばパケット交換機等のデータ処理装置において
は、収容する通信回線を経由して送受信するデータは、
例えば呼制御用パケットの如く数バイト程度のものか
ら、データ転送用パケットの如く最長４キロバイトに達
するもの迄、多岐に亙っている。
は、収容する通信回線を経由して送受信するデータは、
例えば呼制御用パケットの如く数バイト程度のものか
ら、データ転送用パケットの如く最長４キロバイトに達
するもの迄、多岐に亙っている。
かかる各種データを蓄積する為に、データ処理装置内
に複数設けられるバッファメモリに、総て最長データ
（前例では４キロバイト）を蓄積可能な記憶容量を具備
させることは、記憶容量の有効利用の点で許されず、通
常平均的な記憶容量（例えば256バイト程度）を具備さ
せ、該記憶容量を越えるデータは複数のデータブロック
に分割し、複数のバッファメモリに分散して蓄積する手
段が講じられている。
に複数設けられるバッファメモリに、総て最長データ
（前例では４キロバイト）を蓄積可能な記憶容量を具備
させることは、記憶容量の有効利用の点で許されず、通
常平均的な記憶容量（例えば256バイト程度）を具備さ
せ、該記憶容量を越えるデータは複数のデータブロック
に分割し、複数のバッファメモリに分散して蓄積する手
段が講じられている。
第５図は従来あるデータ処理装置の一例を示す図であ
り、第６図は第５図におけるデータ分割・転送状況の一
例を示す図であり、第７図は第５図におけるデータ転送
過程の一例を示す図である。
り、第６図は第５図におけるデータ分割・転送状況の一
例を示す図であり、第７図は第５図におけるデータ転送
過程の一例を示す図である。
第５図において、データ処理装置100は、交換制御を
司る中央制御装置１、中央制御装置１が実行する各種プ
ログラムおよびデータを蓄積する主記憶装置２、中央制
御装置１が共通バス４を介して実行するデータ転送を制
御するチャネル制御装置３、当該データ処理装置100に
収容される通信回線に対するデータの送受信を司る複数
の回線制御装置５を具備している。
司る中央制御装置１、中央制御装置１が実行する各種プ
ログラムおよびデータを蓄積する主記憶装置２、中央制
御装置１が共通バス４を介して実行するデータ転送を制
御するチャネル制御装置３、当該データ処理装置100に
収容される通信回線に対するデータの送受信を司る複数
の回線制御装置５を具備している。
主記憶装置２内には、共通バス４を介して回線制御装
置５との間で転送するデータを蓄積する為に、予め定め
られたバッファ長ｍ（例えば256バイト）を有する複数
のバッファ領域23（個々のバッファ領域を231、232等と
称する）が設けられている。
置５との間で転送するデータを蓄積する為に、予め定め
られたバッファ長ｍ（例えば256バイト）を有する複数
のバッファ領域23（個々のバッファ領域を231、232等と
称する）が設けられている。
第５図乃至第７図において、中央制御装置１がデータ
長ｎ1（但しｎ1＞ｍ）を有するデータＤ1を、所定の回
線制御装置５に転送し、該回線制御装置５に収容されて
いる図示されぬ通信回線に送出させる為に、データＤ1
をそれぞれ部分データ長ｌ11、ｌ12、ｌ13およびｌ14を
有する部分データSD11、SD12、Ｄ13およびSD14に分割
し、それぞれデータＤ1内における順序、或いは部分デ
ータ長等の各種情報を含むヘッダ情報Ｈ11、Ｈ12、Ｈ13
およびＨ14を付加することにより、それぞれデータ長ｍ
を有するデータブロックDB11、DB12、DB13およびDB14を
組立て、それぞれバッファ領域231、232、233および234
に蓄積する。なお末尾の部分データSD14がヘッダ情報Ｈ
14を付加してバッファ長ｍに達しない場合には、末尾の
データブロックDB14には無効データＮ1が含まれる。
長ｎ1（但しｎ1＞ｍ）を有するデータＤ1を、所定の回
線制御装置５に転送し、該回線制御装置５に収容されて
いる図示されぬ通信回線に送出させる為に、データＤ1
をそれぞれ部分データ長ｌ11、ｌ12、ｌ13およびｌ14を
有する部分データSD11、SD12、Ｄ13およびSD14に分割
し、それぞれデータＤ1内における順序、或いは部分デ
ータ長等の各種情報を含むヘッダ情報Ｈ11、Ｈ12、Ｈ13
およびＨ14を付加することにより、それぞれデータ長ｍ
を有するデータブロックDB11、DB12、DB13およびDB14を
組立て、それぞれバッファ領域231、232、233および234
に蓄積する。なお末尾の部分データSD14がヘッダ情報Ｈ
14を付加してバッファ長ｍに達しない場合には、末尾の
データブロックDB14には無効データＮ1が含まれる。
また中央制御装置１は、各データブロックDB11、D
B12、DB13およびDB14の転送条件、例えば転送方向（今
回は主記憶装置２から回線制御装置５への書込み）、蓄
積番地、データ長（ｍ）等を指定する書込指令語WRT1、
WRT2、WRT3およびWRT4と、各データブロックDB11、D
B12、DB13およびDB14が正常に転送完了したことを問合
わせる受信状態読取指令語TRPT1、TRPT2、TRPT3およびT
RPT4を作成し、指令語領域22に蓄積した後、共通バス４
を専有し、チャネル制御装置３および共通バス４を介し
て所定の回線制御装置５に、転送開始を指示する。
B12、DB13およびDB14の転送条件、例えば転送方向（今
回は主記憶装置２から回線制御装置５への書込み）、蓄
積番地、データ長（ｍ）等を指定する書込指令語WRT1、
WRT2、WRT3およびWRT4と、各データブロックDB11、D
B12、DB13およびDB14が正常に転送完了したことを問合
わせる受信状態読取指令語TRPT1、TRPT2、TRPT3およびT
RPT4を作成し、指令語領域22に蓄積した後、共通バス４
を専有し、チャネル制御装置３および共通バス４を介し
て所定の回線制御装置５に、転送開始を指示する。
回線制御装置５においては、転送制御部51が書込指令
誤WRT1をチャネル制御装置３を介して主記憶装置２の指
令語領域22から受信し、受信した書込指令語WRT1に基づ
きDMA制御部52（DMAはダイレクトメモリアクセスの略）
を制御し、バッファ領域23からデータブロックDB11を抽
出し、内部バス54を介してローカルメモリ53に蓄積す
る。
誤WRT1をチャネル制御装置３を介して主記憶装置２の指
令語領域22から受信し、受信した書込指令語WRT1に基づ
きDMA制御部52（DMAはダイレクトメモリアクセスの略）
を制御し、バッファ領域23からデータブロックDB11を抽
出し、内部バス54を介してローカルメモリ53に蓄積す
る。
データブロックDB11の転送が正常に完了すると、転送
制御部51は続いて指令語領域22から受信状態読取指令語
TRPT1を受信し、転送制御部51内に作成しているデータ
ブロックDB11が正常に転送完了したことを示す正常完了
状態語ACK1を中央制御装置１に返送する。
制御部51は続いて指令語領域22から受信状態読取指令語
TRPT1を受信し、転送制御部51内に作成しているデータ
ブロックDB11が正常に転送完了したことを示す正常完了
状態語ACK1を中央制御装置１に返送する。
続いて転送制御部51は、指令語領域22から書込指令語
WRT2を受信し、受信した書込指令語WRT2に基づきDMA制
御部52を制御し、バッファ領域23からデータブロックDB
12を抽出し、内部バス54を介してローカルメモリ53に蓄
積する。
WRT2を受信し、受信した書込指令語WRT2に基づきDMA制
御部52を制御し、バッファ領域23からデータブロックDB
12を抽出し、内部バス54を介してローカルメモリ53に蓄
積する。
データブロックDB12の転送が正常に完了すると、転送
制御部51は続いて指令語領域22から受信状態読取指令語
TRPT2を受信し、転送制御部51内に作成しているデータ
ブロックDB12が正常に転送完了したことを示す正常完了
状態語ACK2を中央制御装置１に返送する。
制御部51は続いて指令語領域22から受信状態読取指令語
TRPT2を受信し、転送制御部51内に作成しているデータ
ブロックDB12が正常に転送完了したことを示す正常完了
状態語ACK2を中央制御装置１に返送する。
以下同様にして、転送制御部51は指令語領域22から書
込指令語WRT3およびWRT4を順次受信してデータブロック
DB13およびDB14を順次転送し、また受信状態読取指令語
TRPT13およびTRPT14を順次受信して正常完了状態語ACK
13およびACK14を順次返送する。
込指令語WRT3およびWRT4を順次受信してデータブロック
DB13およびDB14を順次転送し、また受信状態読取指令語
TRPT13およびTRPT14を順次受信して正常完了状態語ACK
13およびACK14を順次返送する。
データブロックDB14の転送が正常に終了した段階で
は、ローカルメモリ53内には第６図に示す如きデータＤ
1′（データ長4m）が蓄積される。
は、ローカルメモリ53内には第６図に示す如きデータＤ
1′（データ長4m）が蓄積される。
プロセッサ55は、ローカルメモリ53内に蓄積されてい
る各データブロックDB11、DB12、DB13およびDB14からヘ
ッダ情報Ｈ11、Ｈ12、Ｈ13およびＨ14、並びに存在すれ
ば無効データＮ1を除去し、残る部分データSD11、S
D12、SD13およびSD14を合成することにより、データ長
ｎ1のデータＤ1を復元し、所要のパケット形式に組立て
た後、図示されぬ通信回線に送出する。
る各データブロックDB11、DB12、DB13およびDB14からヘ
ッダ情報Ｈ11、Ｈ12、Ｈ13およびＨ14、並びに存在すれ
ば無効データＮ1を除去し、残る部分データSD11、S
D12、SD13およびSD14を合成することにより、データ長
ｎ1のデータＤ1を復元し、所要のパケット形式に組立て
た後、図示されぬ通信回線に送出する。
以上の説明から明らかな如く、従来あるデータ処理装
置においては、回線制御装置５に転送されるデータＤ1
は、複数の部分データSD11、SD12、SD13およびSD14に分
割され、それぞれヘッダ情報Ｈ11、Ｈ12、Ｈ13およびＨ
14が付加されてデータブロックDB11、DB12、DB13および
DB14に組立てられ、バッファ領域231、232、233および2
34に蓄積された後、回線制御装置５に転送され、ローカ
ルメモリ53に蓄積される為、回線制御装置５においてデ
ータＤ1を復元する為には、転送蓄積されているデータ
ブロックDB11、DB12、DB13およびDB14からそれぞれ部分
データSD11、SD12、SD13およびSD14を抽出して合成する
必要があり、中央制御装置１におけるデータＤ1の分割
処理およびデータブロックDB11、DB12、DB13およびDB14
の組立処理、並びに回線制御装置５における部分データ
SD11、SD12、SD13およびSD14の抽出処理およびデータＤ
1の合成処理に多大の処理能力を費やすこととなり、デ
ータＤ1の転送効率を低下させる問題があった。
置においては、回線制御装置５に転送されるデータＤ1
は、複数の部分データSD11、SD12、SD13およびSD14に分
割され、それぞれヘッダ情報Ｈ11、Ｈ12、Ｈ13およびＨ
14が付加されてデータブロックDB11、DB12、DB13および
DB14に組立てられ、バッファ領域231、232、233および2
34に蓄積された後、回線制御装置５に転送され、ローカ
ルメモリ53に蓄積される為、回線制御装置５においてデ
ータＤ1を復元する為には、転送蓄積されているデータ
ブロックDB11、DB12、DB13およびDB14からそれぞれ部分
データSD11、SD12、SD13およびSD14を抽出して合成する
必要があり、中央制御装置１におけるデータＤ1の分割
処理およびデータブロックDB11、DB12、DB13およびDB14
の組立処理、並びに回線制御装置５における部分データ
SD11、SD12、SD13およびSD14の抽出処理およびデータＤ
1の合成処理に多大の処理能力を費やすこととなり、デ
ータＤ1の転送効率を低下させる問題があった。
本発明は、データ処理装置内におけるデータ転送処理
効率を、極力向上させることを目的とする。
効率を、極力向上させることを目的とする。
第１図は本発明の原理を示す図である。
第１図において、100は本発明の対象となるデータ処
理装置であり、Ｄは転送の対象となるデータである。
理装置であり、Ｄは転送の対象となるデータである。
200は、本発明によるデータ処理装置100に設けられた
データ分割手段である。
データ分割手段である。
300は、本発明によるデータ処理装置100に設けられた
転送制御手段である。
転送制御手段である。
データ処理装置100は、データＤを予め定められたデ
ータ長ｍのデータブロックDBに分割して内部で転送して
いる。
ータ長ｍのデータブロックDBに分割して内部で転送して
いる。
データ分割手段200は、データＤの先頭にヘッダ情報
Ｈを付加した後、複数のデータブロックDBに分割し、ヘ
ッダ情報ＨとデータＤの先頭部の部分データを含むデー
タブロックDBの転送条件を指定する先頭書込指令語WRTS
と、データＤの末尾部の部分データを含むデータブロッ
クDBの転送条件を指定する末尾書込指令語WRTEと、デー
タＤの中間の部分データのみを含む各データブロックDB
の転送条件を指定する中間書込指令語WRTCとを、各デー
タブロックDBに対応して作成する。
Ｈを付加した後、複数のデータブロックDBに分割し、ヘ
ッダ情報ＨとデータＤの先頭部の部分データを含むデー
タブロックDBの転送条件を指定する先頭書込指令語WRTS
と、データＤの末尾部の部分データを含むデータブロッ
クDBの転送条件を指定する末尾書込指令語WRTEと、デー
タＤの中間の部分データのみを含む各データブロックDB
の転送条件を指定する中間書込指令語WRTCとを、各デー
タブロックDBに対応して作成する。
転送制御手段300は、データ分割手段200が区分した各
データブロックDBを、それぞれ対応する先頭書込指令語
WRTS、中間書込指令語WRTCおよび末尾書込指令語WRTEに
基づき転送する。
データブロックDBを、それぞれ対応する先頭書込指令語
WRTS、中間書込指令語WRTCおよび末尾書込指令語WRTEに
基づき転送する。
従って、転送に先立ち、ヘッダ情報はデータの先頭の
みに付加され、分割された各部分データには付加する必
要が無くなり、また転送された各データブロックをその
侭連結すれば、先頭のみにヘッダ情報を付加されたデー
タが合成可能となり、転送前におけるデータの分割処
理、並びに転送後におけるデータの合成処理が、従来に
比し大幅に簡易化され、当該データ処理装置におけるデ
ータ転送処理効率が大幅に向上する。
みに付加され、分割された各部分データには付加する必
要が無くなり、また転送された各データブロックをその
侭連結すれば、先頭のみにヘッダ情報を付加されたデー
タが合成可能となり、転送前におけるデータの分割処
理、並びに転送後におけるデータの合成処理が、従来に
比し大幅に簡易化され、当該データ処理装置におけるデ
ータ転送処理効率が大幅に向上する。
以下、本発明の一実施例を図面により説明する。第２
図は本発明の一実施例によるデータ処理装置を示す図で
あり、第３図は第２図におけるデータ分割・転送状況の
一例を示す図であり、第４図は第２図におけるデータ転
送過程の一例を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。
図は本発明の一実施例によるデータ処理装置を示す図で
あり、第３図は第２図におけるデータ分割・転送状況の
一例を示す図であり、第４図は第２図におけるデータ転
送過程の一例を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。
第２図においては、第１図におけるデータ分割手段20
0としてデータ分割機構11が中央制御装置１に設けら
れ、また第１図における転送制御手段300として転送制
御機構511が転送制御部51に設けられている。
0としてデータ分割機構11が中央制御装置１に設けら
れ、また第１図における転送制御手段300として転送制
御機構511が転送制御部51に設けられている。
第２図においても、主記憶装置２内には、共通バス４
を介して回線制御装置５との間で転送するデータを蓄積
する為に、予め定められたバッファ長ｍ（前例では256
バイト）を有する複数のバッファ領域23が設けられてい
る。
を介して回線制御装置５との間で転送するデータを蓄積
する為に、予め定められたバッファ長ｍ（前例では256
バイト）を有する複数のバッファ領域23が設けられてい
る。
第２図乃至第４図において、中央制御装置１がデータ
長ｎ1（但しｎ1＞ｍ）を有するデータＤ2を、所定の回
線制御装置５に転送し、回線制御装置５に収容されてい
る図示されぬ通信回線に送出させる為に、データ分割機
構11は、データＤ2の先頭に、例えばデータ長ｎ1等を含
むヘッダ情報Ｈ2を付加した後、それぞれ部分データ長
ｌ21、ｌ22、ｌ23およびｌ24を有する部分データSD21、
SD22、SD23およびSD24と、それぞれデータ長ｍを有する
データブロックDB21、DB22、DB23およびDB24を組立て、
それぞれバッファ領域231、232、233および234に蓄積す
る。
長ｎ1（但しｎ1＞ｍ）を有するデータＤ2を、所定の回
線制御装置５に転送し、回線制御装置５に収容されてい
る図示されぬ通信回線に送出させる為に、データ分割機
構11は、データＤ2の先頭に、例えばデータ長ｎ1等を含
むヘッダ情報Ｈ2を付加した後、それぞれ部分データ長
ｌ21、ｌ22、ｌ23およびｌ24を有する部分データSD21、
SD22、SD23およびSD24と、それぞれデータ長ｍを有する
データブロックDB21、DB22、DB23およびDB24を組立て、
それぞれバッファ領域231、232、233および234に蓄積す
る。
従って、先頭のデータブロックDB21は、ヘッダ情報Ｈ
2および部分データSD21から構成されるが、中間のデー
タブロックDB22およびDB23はそれぞれ部分データSD22お
よびSD23のみから構成され、従って部分データ長ｌ21お
よびｌ23は何れもバッファ長ｍに等しく、更に末尾の部
分データSD14の部分データ長ｌ24がバッファ長ｍに達す
る場合には、末尾のデータブロックDB24も部分データSD
24のみから構成されるが、部分データ長ｌ24がバッファ
長ｍに達しない場合に、初めて末尾のデータブロックDB
14に無効データＮ2が含まれることとなる。
2および部分データSD21から構成されるが、中間のデー
タブロックDB22およびDB23はそれぞれ部分データSD22お
よびSD23のみから構成され、従って部分データ長ｌ21お
よびｌ23は何れもバッファ長ｍに等しく、更に末尾の部
分データSD14の部分データ長ｌ24がバッファ長ｍに達す
る場合には、末尾のデータブロックDB24も部分データSD
24のみから構成されるが、部分データ長ｌ24がバッファ
長ｍに達しない場合に、初めて末尾のデータブロックDB
14に無効データＮ2が含まれることとなる。
またデータ分割機構11は、先頭のデータブロックDB21
の転送条件、例えば先頭のデータブロックであること、
並びに転送方向、蓄積番地、データ長等を指定する先頭
書込指令語WRTSと、中間のデータブロックDB22およびDB
23の転送条件、例えば中間のデータブロックであるこ
と、並びに転送方向、蓄積番地、データ長等を指定する
中間書込指令語WRTC1およびWRTC2と、末尾のデータブロ
ックDB24の転送条件、即ち末尾のデータブロックである
こと、並びに転送方向、蓄積番地、データ長等を指定す
る末尾書込指令語WRTEと、総てのデータブロックDB21、
DB22、DB23およびDB24が正常に転送完了したことを問合
わせる受信状態読取指令語TRPTとを作成し、指令語領域
22に蓄積した後、共通バス４を専有し、チャネル制御装
置３および共通バス４を介して所定の回線制御装置５
に、転送開始を指示する。
の転送条件、例えば先頭のデータブロックであること、
並びに転送方向、蓄積番地、データ長等を指定する先頭
書込指令語WRTSと、中間のデータブロックDB22およびDB
23の転送条件、例えば中間のデータブロックであるこ
と、並びに転送方向、蓄積番地、データ長等を指定する
中間書込指令語WRTC1およびWRTC2と、末尾のデータブロ
ックDB24の転送条件、即ち末尾のデータブロックである
こと、並びに転送方向、蓄積番地、データ長等を指定す
る末尾書込指令語WRTEと、総てのデータブロックDB21、
DB22、DB23およびDB24が正常に転送完了したことを問合
わせる受信状態読取指令語TRPTとを作成し、指令語領域
22に蓄積した後、共通バス４を専有し、チャネル制御装
置３および共通バス４を介して所定の回線制御装置５
に、転送開始を指示する。
回線制御装置５においては、転送制御部51内の転送制
御機構511がチャネル制御装置３を介して主記憶装置２
の指令語領域22から先頭書込指令語WRTSを受信し、受信
した先頭書込指令語WRTSに基づきDMA制御部52を制御
し、バッファ領域231から先頭のデータブロックDB21を
抽出し、内部バス54を介してローカルメモリ53に蓄積す
る。
御機構511がチャネル制御装置３を介して主記憶装置２
の指令語領域22から先頭書込指令語WRTSを受信し、受信
した先頭書込指令語WRTSに基づきDMA制御部52を制御
し、バッファ領域231から先頭のデータブロックDB21を
抽出し、内部バス54を介してローカルメモリ53に蓄積す
る。
先頭のデータブロックDB21の転送が正常に完了する
と、転送制御機構511は続いて指令語領域22から中間書
込指令語WRTC1を受信し、抽出した中間書込指令語WRTC1
に基づきDMA制御部52を制御し、バッファ領域232から中
間のデータブロックDB22を抽出し、内部バス54を介して
ローカルメモリ53に蓄積する。
と、転送制御機構511は続いて指令語領域22から中間書
込指令語WRTC1を受信し、抽出した中間書込指令語WRTC1
に基づきDMA制御部52を制御し、バッファ領域232から中
間のデータブロックDB22を抽出し、内部バス54を介して
ローカルメモリ53に蓄積する。
中間のデータブロックDB22の転送が正常に完了する
と、転送制御機構511は続いて指令語領域22から中間書
込指令語WRTC2を受信し、受信した中間書込指令語WRTC2
に基づきDMA制御部52を制御し、バッファ領域233から中
間のデータブロックDB23を抽出し、内部バス54を介して
ローカルメモリ53に蓄積する。
と、転送制御機構511は続いて指令語領域22から中間書
込指令語WRTC2を受信し、受信した中間書込指令語WRTC2
に基づきDMA制御部52を制御し、バッファ領域233から中
間のデータブロックDB23を抽出し、内部バス54を介して
ローカルメモリ53に蓄積する。
中間のデータブロックDB23の転送が正常に完了する
と、転送制御機構511は続いて指令語領域22から末尾書
込指令語WRTEを受信し、受信した末尾書込指令語WRTEに
基づきDMA制御部52を制御し、バッファ領域234から末尾
のデータブロックDB24を抽出し、内部バス54を介してロ
ーカルメモリ53に蓄積する。
と、転送制御機構511は続いて指令語領域22から末尾書
込指令語WRTEを受信し、受信した末尾書込指令語WRTEに
基づきDMA制御部52を制御し、バッファ領域234から末尾
のデータブロックDB24を抽出し、内部バス54を介してロ
ーカルメモリ53に蓄積する。
末尾のデータブロックDB24の転送が正常に完了する
と、転送制御機構511は続いて指令語領域22から受信状
態読取指令語TRPTを受信し、転送制御部51内に作成して
いる先頭のデータブロックDB21、中間のデータブロック
DB22およびDB23、並びに末尾のデータブロックDB24が正
常に転送完了したことを示す正常完了状態語ACKを中央
制御装置１に返送する。
と、転送制御機構511は続いて指令語領域22から受信状
態読取指令語TRPTを受信し、転送制御部51内に作成して
いる先頭のデータブロックDB21、中間のデータブロック
DB22およびDB23、並びに末尾のデータブロックDB24が正
常に転送完了したことを示す正常完了状態語ACKを中央
制御装置１に返送する。
末尾のデータブロックDB24の転送が正常に終了した段
階では、ローカルメモリ53内には第３図に示す如きデー
タＤ2′（データ長4mバイト）が蓄積される。
階では、ローカルメモリ53内には第３図に示す如きデー
タＤ2′（データ長4mバイト）が蓄積される。
その間、共通バス４はデータＤ2の転送用に専有され
ている為、他のデータブロックが混在する恐れは無い。
ている為、他のデータブロックが混在する恐れは無い。
プロセッサ55は、ローカルメモリ53内に蓄積されてい
る先頭のデータブロックDB21、中間のデータブロックDB
22およびDB23、並びに末尾のデータブロックDB24を直接
合成することにより、直ちにヘッダ情報Ｈ2および存在
すれば無効データＮ2を含むデータＤ2′が合成され、デ
ータＤ2′からヘッダ情報Ｈ2および存在すれば無効デー
タＮ2を除去することにより、直ちにデータ長ｎ2のデー
タＤ2を復元することが可能となる。
る先頭のデータブロックDB21、中間のデータブロックDB
22およびDB23、並びに末尾のデータブロックDB24を直接
合成することにより、直ちにヘッダ情報Ｈ2および存在
すれば無効データＮ2を含むデータＤ2′が合成され、デ
ータＤ2′からヘッダ情報Ｈ2および存在すれば無効デー
タＮ2を除去することにより、直ちにデータ長ｎ2のデー
タＤ2を復元することが可能となる。
なお先頭のデータブロックDB21に、中間のデータブロ
ックDB22、DB23および末尾のデータブロックDB24の何れ
かが正常に転送されなかった場合には、受信状態読取指
令語TRPTを受信した転送制御部51は、正常完了状態語AC
Kの代わりに異常完了状態語NCKを返送した後、先頭書込
指令語WRTSから受信し直し、先頭のデータブロックDB21
から転送し直す。
ックDB22、DB23および末尾のデータブロックDB24の何れ
かが正常に転送されなかった場合には、受信状態読取指
令語TRPTを受信した転送制御部51は、正常完了状態語AC
Kの代わりに異常完了状態語NCKを返送した後、先頭書込
指令語WRTSから受信し直し、先頭のデータブロックDB21
から転送し直す。
以上の説明から明らかな如く、本実施例によれば、回
線制御装置５に転送されるデータＤ2は、先頭にヘッダ
情報Ｈ2が付加されたデータブロックDB21、DB22、DB23
およびDB24が、バッファ領域231、232、233および234に
蓄積された後、回線制御装置５に転送され、ローカルメ
モリ53に蓄積される為、回線制御装置５においてデータ
Ｄ2を復元する為には、転送蓄積された先頭のデータブ
ロックDB21、中間のデータブロックDB22およびDB23、並
びに末尾のデータブロックDB24を合成した後、ヘッダ情
報Ｈ2を除去し、また存在すれば無効データＮ2を除去す
るのみで済み、中央制御装置１におけるデータＤ2の分
割処理、並びに回線制御装置５におけるデータＤ2の合
成処理が、従来あるデータ処理装置100に比し大幅に簡
易化される。また正常完了状態語ACKは末尾のデータブ
ロックDB24迄を正常に転送完了した後に、一括して返送
するのみで済み、各データブロックDB21、DB22、DB23お
よびDB24を転送完了する度に返送する必要が無く、回線
制御装置５における転送処理も簡易化される。
線制御装置５に転送されるデータＤ2は、先頭にヘッダ
情報Ｈ2が付加されたデータブロックDB21、DB22、DB23
およびDB24が、バッファ領域231、232、233および234に
蓄積された後、回線制御装置５に転送され、ローカルメ
モリ53に蓄積される為、回線制御装置５においてデータ
Ｄ2を復元する為には、転送蓄積された先頭のデータブ
ロックDB21、中間のデータブロックDB22およびDB23、並
びに末尾のデータブロックDB24を合成した後、ヘッダ情
報Ｈ2を除去し、また存在すれば無効データＮ2を除去す
るのみで済み、中央制御装置１におけるデータＤ2の分
割処理、並びに回線制御装置５におけるデータＤ2の合
成処理が、従来あるデータ処理装置100に比し大幅に簡
易化される。また正常完了状態語ACKは末尾のデータブ
ロックDB24迄を正常に転送完了した後に、一括して返送
するのみで済み、各データブロックDB21、DB22、DB23お
よびDB24を転送完了する度に返送する必要が無く、回線
制御装置５における転送処理も簡易化される。
なお、第２図乃至第４図はあく迄本発明の一実施例に
過ぎず、例えばデータＤ2は四組のデータブロックD
B21、DB22、DB23およびDB24に分割されるものに限定さ
れることは無く、他に幾多の変形が考慮されるが、何れ
の場合にも本発明の効果は変わらない。またデータＤ2
は主記憶装置２から回線制御装置５に転送されるものに
限定されることは無く、回線制御装置５から主記憶装置
２に転送される等、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。また転送制御
手段300は転送制御部51に設ける転送制御機構511に限定
されることは無く、チャネル制御装置３に設ける等、他
に幾多の変形が考慮されるが、何れの場合にも本発明の
効果は変わらない。更に本発明の対象となるデータ処理
装置100は、図示されるものに限定されぬことは言う迄
も無い。
過ぎず、例えばデータＤ2は四組のデータブロックD
B21、DB22、DB23およびDB24に分割されるものに限定さ
れることは無く、他に幾多の変形が考慮されるが、何れ
の場合にも本発明の効果は変わらない。またデータＤ2
は主記憶装置２から回線制御装置５に転送されるものに
限定されることは無く、回線制御装置５から主記憶装置
２に転送される等、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。また転送制御
手段300は転送制御部51に設ける転送制御機構511に限定
されることは無く、チャネル制御装置３に設ける等、他
に幾多の変形が考慮されるが、何れの場合にも本発明の
効果は変わらない。更に本発明の対象となるデータ処理
装置100は、図示されるものに限定されぬことは言う迄
も無い。
以上、本発明によれば、前記データ処理装置におい
て、転送に先立ち、ヘッダ情報はデータの先頭のみに付
加され、分割された各部分データには付加する必要が無
くなり、また転送された各データブロックをその侭連結
すれば、先頭のみにヘッダ情報を付加されたデータが合
成可能となり、転送前におけるデータの分割処理、並び
に転送後におけるデータの合成処理が、従来に比し大幅
に簡易化され、当該データ処理装置におけるデータ転送
処理効率が大幅に向上する。
て、転送に先立ち、ヘッダ情報はデータの先頭のみに付
加され、分割された各部分データには付加する必要が無
くなり、また転送された各データブロックをその侭連結
すれば、先頭のみにヘッダ情報を付加されたデータが合
成可能となり、転送前におけるデータの分割処理、並び
に転送後におけるデータの合成処理が、従来に比し大幅
に簡易化され、当該データ処理装置におけるデータ転送
処理効率が大幅に向上する。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるデータ処理装置を示す図、第３図は第２図に
おけるデータ分割・転送状況の一例を示す図、第４図は
第２図におけるデータ転送過程の一例を示す図、第５図
は従来あるデータ処理装置の一例を示す図、第６図は第
５図におけるデータ分割・転送状況の一例を示す図、第
７図は第５図におけるデータ転送過程の一例を示す図で
ある。 図において、１は中央制御装置、２は主記憶装置、３は
チャネル制御装置、４は共通バス、５は回線制御装置、
11はデータ分割機構、22は指令語領域、23はバッファ領
域、51は転送制御部、52はDMA制御部、53はローカルメ
モリ、54は内部バス、55はプロセッサ、100はデータ処
理装置、200はデータ分割手段、300は転送制御手段、51
1は転送制御機構、を示す。
施例によるデータ処理装置を示す図、第３図は第２図に
おけるデータ分割・転送状況の一例を示す図、第４図は
第２図におけるデータ転送過程の一例を示す図、第５図
は従来あるデータ処理装置の一例を示す図、第６図は第
５図におけるデータ分割・転送状況の一例を示す図、第
７図は第５図におけるデータ転送過程の一例を示す図で
ある。 図において、１は中央制御装置、２は主記憶装置、３は
チャネル制御装置、４は共通バス、５は回線制御装置、
11はデータ分割機構、22は指令語領域、23はバッファ領
域、51は転送制御部、52はDMA制御部、53はローカルメ
モリ、54は内部バス、55はプロセッサ、100はデータ処
理装置、200はデータ分割手段、300は転送制御手段、51
1は転送制御機構、を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畑野 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 森田 純恵 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】データ（Ｄ）を予め定められたデータ長
（ｍ）のデータブロック（DB）に分割して内部で転送す
るデータ処理装置（100）において、 前記データ（Ｄ）の先頭にヘッダ情報（Ｈ）を付加した
後、複数の前記データブロック（DB）に分割し、前記ヘ
ッダ情報（Ｈ）と前記データ（Ｄ）の先頭部の部分デー
タを含むデータブロック（DB）の転送条件を指定する先
頭書込指令語（WRTS）と、前記データ（Ｄ）の末尾部の
部分データを含むデータブロック（DB）の転送条件を指
定する末尾書込指令語（WRTE）と、前記データ（Ｄ）の
中間の部分データのみを含む各データブロック（DB）の
転送条件を指定する中間書込指令語（WRTC）とを、前記
各データブロック（DB）に対応して作成するデータ分割
手段（200）と、 前記データ分割手段（200）が分割した前記各データブ
ロック（DB）を、それぞれ対応する先頭書込指令語（WR
TS）、中間書込指令語（WRTC）および末尾書込指令語
（WRTE）に基づき転送する転送制御手段（300）とを設
けることを特徴とするデータ転送方式。 - 【請求項２】前記データ処理装置は、中央制御装置、主
記憶装置、チャネル制御装置、および回線制御装置から
構成され、前記データ分割手段は前記中央制御装置に設
けられると共に、前記転送制御手段は前記回線制御装置
内の転送制御部に設けることを特徴とする請求項第１項
記載のデータ転送方式。 - 【請求項３】前記転送制御手段は、転送に先立ちヘッダ
情報をデータの先頭のみに付加し、分割された各部分デ
ータブロックを前記中間書込指令語および末尾書込指令
語に基づき連結してデータを合成することを特徴とする
請求項第１項記載のデータ転送方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034376A JPH0824315B2 (ja) | 1990-02-15 | 1990-02-15 | データ転送方式 |
| US07/655,054 US5271009A (en) | 1990-02-15 | 1991-02-14 | Data transfer method performed in a data processor provided in a switching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034376A JPH0824315B2 (ja) | 1990-02-15 | 1990-02-15 | データ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03237842A JPH03237842A (ja) | 1991-10-23 |
| JPH0824315B2 true JPH0824315B2 (ja) | 1996-03-06 |
Family
ID=12412451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2034376A Expired - Lifetime JPH0824315B2 (ja) | 1990-02-15 | 1990-02-15 | データ転送方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5271009A (ja) |
| JP (1) | JPH0824315B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729292A (en) * | 1995-12-21 | 1998-03-17 | Thomson Multimedia, S.A. | Optimizing performance in a packet slot priority packet transport system |
| US5768530A (en) * | 1995-12-28 | 1998-06-16 | Emc Corporation | High speed integrated circuit interface for fibre channel communications |
| US5737332A (en) * | 1996-01-31 | 1998-04-07 | Motorola, Inc. | Data link control method |
| US6098125A (en) * | 1998-05-01 | 2000-08-01 | California Institute Of Technology | Method of mapping fibre channel frames based on control and type header fields |
| KR100292336B1 (ko) * | 1998-10-22 | 2001-06-01 | 서평원 | 교환 시스템에서 국번 번역 라이브러리를 이용한 국번번역 방법 |
| US7213061B1 (en) * | 1999-04-29 | 2007-05-01 | Amx Llc | Internet control system and method |
| US6615282B1 (en) * | 1999-05-21 | 2003-09-02 | Intel Corporation | Adaptive messaging |
| US6542941B1 (en) * | 1999-09-30 | 2003-04-01 | Intel Corporation | Efficient command delivery and data transfer |
| US7624156B1 (en) | 2000-05-23 | 2009-11-24 | Intel Corporation | Method and system for communication between memory regions |
| US8600937B1 (en) * | 2008-09-30 | 2013-12-03 | Emc Corporation | System and method for fast volume cloning |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4704606A (en) * | 1984-11-13 | 1987-11-03 | American Telephone And Telegraph Company And At&T Information Systems Inc. | Variable length packet switching system |
| DE3742939A1 (de) * | 1987-12-18 | 1989-07-06 | Standard Elektrik Lorenz Ag | Verfahren zur hybriden paketvermittlung und einrichtungen hierzu |
| FR2635242B1 (fr) * | 1988-08-05 | 1990-10-05 | Lmt Radio Professionelle | Procede et dispositif de transmission en mode asynchrone mettant en oeuvre des microcellules |
| US4991172A (en) * | 1988-10-28 | 1991-02-05 | International Business Machines Corporation | Design of a high speed packet switching node |
| JPH0813057B2 (ja) * | 1989-02-03 | 1996-02-07 | 日本電気株式会社 | Ｈｄｌｃ可変長パケットと非ｈｄｌｃ固定長パケットとの混在転送方法 |
-
1990
- 1990-02-15 JP JP2034376A patent/JPH0824315B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-14 US US07/655,054 patent/US5271009A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03237842A (ja) | 1991-10-23 |
| US5271009A (en) | 1993-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175818A (en) | Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma | |
| JPH0824315B2 (ja) | データ転送方式 | |
| JPH0146892B2 (ja) | ||
| JPS62297952A (ja) | 可変長デ−タの記憶方式 | |
| US5635983A (en) | Electronic still camera system and auxiliary unit containing control program | |
| EP0844566B1 (en) | Interface apparatus for adapting data width to system bus width | |
| JP2513012B2 (ja) | 音声蓄積装置 | |
| KR20010013137A (ko) | 통신 ｄｍａ 장치 | |
| JPS6335139B2 (ja) | ||
| JP3196661B2 (ja) | データ送信装置 | |
| JP3079956B2 (ja) | プリンタ | |
| JPH1027231A (ja) | Ｉｃカード | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JP3064688B2 (ja) | データ受信装置 | |
| JP2602946B2 (ja) | データ受信方式 | |
| JPH05204829A (ja) | データ転送装置 | |
| JPH05276221A (ja) | 受信制御方式 | |
| JP3256989B2 (ja) | パケット処理装置 | |
| JPS6327737B2 (ja) | ||
| JPH05257865A (ja) | ディスクリプタ制御方式 | |
| JPH0471224B2 (ja) | ||
| JP2944193B2 (ja) | データ受信装置 | |
| JPH0311142B2 (ja) | ||
| JPH0511453B2 (ja) | ||
| JPS60175159A (ja) | 記憶装置呼出方式 |