JPH0311142B2 - - Google Patents
Info
- Publication number
- JPH0311142B2 JPH0311142B2 JP56117374A JP11737481A JPH0311142B2 JP H0311142 B2 JPH0311142 B2 JP H0311142B2 JP 56117374 A JP56117374 A JP 56117374A JP 11737481 A JP11737481 A JP 11737481A JP H0311142 B2 JPH0311142 B2 JP H0311142B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- section
- additional data
- buffer memory
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 28
- 238000012546 transfer Methods 0.000 description 24
- 238000012544 monitoring process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/16—Electric signal transmission systems in which transmission is by pulses
- G08C19/28—Electric signal transmission systems in which transmission is by pulses using pulse code
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は可変長の付加データ部を有する制御信
号の拡張方法に関するものである。
号の拡張方法に関するものである。
一般にデータ通信においては、複数装置の間で
制御手順の指定やその応答のために送受する制御
信号を中継し、該制御信号の転送単位、転送速
度、転送方式等の整合やシーケンス監視を行うた
めに、中継装置が用いられる。ところで、この種
の中継装置では制御信号を一時格納するための複
数面のバツフアメモリを必要とし、該バツフアメ
モリの容量制限上から制御信号は一定長以下に制
限する必要がある。このため、可変長の付加デー
タ部を有する制御信号の転送に際しては次のよう
な問題がある。
制御手順の指定やその応答のために送受する制御
信号を中継し、該制御信号の転送単位、転送速
度、転送方式等の整合やシーケンス監視を行うた
めに、中継装置が用いられる。ところで、この種
の中継装置では制御信号を一時格納するための複
数面のバツフアメモリを必要とし、該バツフアメ
モリの容量制限上から制御信号は一定長以下に制
限する必要がある。このため、可変長の付加デー
タ部を有する制御信号の転送に際しては次のよう
な問題がある。
第１図は可変長の付加データ部を有する制御信
号を用いた場合の、従来の制御信号の形式とバツ
フアメモリの割当ての関係を示したものである。
こゝで、第１図ａは実際に転送する最大長の制御
信号長に対応するｎバイト分のバツフアメモリを
予めｍ面用意し、短かい制御信号にもｎバイトを
割当てる方法である。第１図ｂはバツフアメモリ
のｎバイト／ｍ面に対応して、基本制御信号長を
ｎバイトに制限し、該制御信号の最後の１ビツト
を拡張ビツトに割当て、拡張が指示された時は次
の基本制御信号を別のバツフア面に蓄積すること
で、任意の長さの制御信号の転送を可能とする方
法である。第１図ｃはバツフアメモリを面単位と
せず共通管理とし、受信した制御信号を前の信号
に引続いてバツフアメモリに連続的に蓄積するこ
とで、任意の長さの制御信号の転送を可能にする
方法である。第１図ｄは制御信号長を一定長以下
に制限し、それ以上の付加データを転送する時は
別のコマンドを用い分割して転送する方法であ
る。
号を用いた場合の、従来の制御信号の形式とバツ
フアメモリの割当ての関係を示したものである。
こゝで、第１図ａは実際に転送する最大長の制御
信号長に対応するｎバイト分のバツフアメモリを
予めｍ面用意し、短かい制御信号にもｎバイトを
割当てる方法である。第１図ｂはバツフアメモリ
のｎバイト／ｍ面に対応して、基本制御信号長を
ｎバイトに制限し、該制御信号の最後の１ビツト
を拡張ビツトに割当て、拡張が指示された時は次
の基本制御信号を別のバツフア面に蓄積すること
で、任意の長さの制御信号の転送を可能とする方
法である。第１図ｃはバツフアメモリを面単位と
せず共通管理とし、受信した制御信号を前の信号
に引続いてバツフアメモリに連続的に蓄積するこ
とで、任意の長さの制御信号の転送を可能にする
方法である。第１図ｄは制御信号長を一定長以下
に制限し、それ以上の付加データを転送する時は
別のコマンドを用い分割して転送する方法であ
る。
以上の従来技術のうち、第１図ａの方法は短か
い制御信号ではバツフアメモリが無駄になる上、
将来の付加データの増加に対処できない。第１図
ｂおよびｃの方法はバツフアメモリの管理が複雑
になり、又、複数の転送先メモリアドレスをハー
ド的に指定しておき、アドレスチエインを行い、
ハード的に受信制御信号をメモリへ転送すること
により転送効率を上げる方法がとりえない。第１
図ｄの方法は、将来付加データが増加した時、新
しいコマンドを作成する必要があり、シーケンス
監視部を変更する必要がある。
い制御信号ではバツフアメモリが無駄になる上、
将来の付加データの増加に対処できない。第１図
ｂおよびｃの方法はバツフアメモリの管理が複雑
になり、又、複数の転送先メモリアドレスをハー
ド的に指定しておき、アドレスチエインを行い、
ハード的に受信制御信号をメモリへ転送すること
により転送効率を上げる方法がとりえない。第１
図ｄの方法は、将来付加データが増加した時、新
しいコマンドを作成する必要があり、シーケンス
監視部を変更する必要がある。
本発明は上記従来の問題点を解決するため、制
御信号長を一定長以下に制限すると共に、そのコ
マンドの特定ビツトを拡張指示ビツトに割当て、
付加データ部を拡張する場合は、該当制御信号の
特定ビツトで付加データ部の拡張を指示すると同
時に、該制御信号と同じコマンドコードを有し、
付加データ部のみが異なる制御信号を引続いて送
信するようにし、中継装置では、特定ビツト（デ
ータ拡張用ビツト）でデータ拡張が指示されてい
る制御信号については、受信した該制御信号をそ
のまま相手装置へ転送し、データ拡張用ビツトが
オフの制御信号のみシーケンス監視の対象とする
もので、以下図面について詳細に説明する。
御信号長を一定長以下に制限すると共に、そのコ
マンドの特定ビツトを拡張指示ビツトに割当て、
付加データ部を拡張する場合は、該当制御信号の
特定ビツトで付加データ部の拡張を指示すると同
時に、該制御信号と同じコマンドコードを有し、
付加データ部のみが異なる制御信号を引続いて送
信するようにし、中継装置では、特定ビツト（デ
ータ拡張用ビツト）でデータ拡張が指示されてい
る制御信号については、受信した該制御信号をそ
のまま相手装置へ転送し、データ拡張用ビツトが
オフの制御信号のみシーケンス監視の対象とする
もので、以下図面について詳細に説明する。
第２図は本発明の制御信号の形態とバツフアメ
モリの割当ての一実施例を示したものである。即
ち、ｎバイトのバツフアメモリをｍ面用意すると
した場合、１つの制御信号の長さをｎバイト以下
に制限し、そのかわりコマンドコードの１ビツト
を拡張ビツトに割当て、大量の付加データを有す
る制御信号を送信する場合、拡張ビツトで付加デ
ータ部の拡張を指示し、同じコマンドコードで付
加データ部の内容のみ異なる制御信号を続けて送
信する。第２図においては、拡張ビツトが“０”
のとき非拡張、“１”のとき拡張とした場合で、
コマンドコードＡは付加データを有さない制御信
号、コマンドコードＢは大量の付加データを有す
る制御信号である。この制御信号の中継転送およ
びシーケンス監視を行う制御信号中継装置では、
受信した制御信号をそれぞれバツフアメモリの各
バツフア面に格納するが、その後、拡張ビツトで
データ拡張が指示されている制御信号（拡張ビツ
トがオンの制御信号）については、そのまま相手
装置に転送し、拡張ビツトがオフの制御信号につ
いては、シーケンス監視（制御信号が定められた
順序で送られているかどうかの監視）を行つて、
監視結果が正常の時のみ相手装置に該制御信号を
転送する。従つて、第２図のコマンドコードＢの
制御信号群では、最後の制御信号（この場合、拡
張ビツトはオフ）のみがシーケンス監視の対象に
なる。なお、拡張ビツトでデータ拡張が指示され
ている制御信号群については、最初の制御信号
（拡張ビツトがオン）をシーケンス監視の対象と
することも考えられるが、この場合には、該制御
信号群について最初の制御信号であるか２番目以
降の制御信号であるかを認識する論理が必要にな
る。
モリの割当ての一実施例を示したものである。即
ち、ｎバイトのバツフアメモリをｍ面用意すると
した場合、１つの制御信号の長さをｎバイト以下
に制限し、そのかわりコマンドコードの１ビツト
を拡張ビツトに割当て、大量の付加データを有す
る制御信号を送信する場合、拡張ビツトで付加デ
ータ部の拡張を指示し、同じコマンドコードで付
加データ部の内容のみ異なる制御信号を続けて送
信する。第２図においては、拡張ビツトが“０”
のとき非拡張、“１”のとき拡張とした場合で、
コマンドコードＡは付加データを有さない制御信
号、コマンドコードＢは大量の付加データを有す
る制御信号である。この制御信号の中継転送およ
びシーケンス監視を行う制御信号中継装置では、
受信した制御信号をそれぞれバツフアメモリの各
バツフア面に格納するが、その後、拡張ビツトで
データ拡張が指示されている制御信号（拡張ビツ
トがオンの制御信号）については、そのまま相手
装置に転送し、拡張ビツトがオフの制御信号につ
いては、シーケンス監視（制御信号が定められた
順序で送られているかどうかの監視）を行つて、
監視結果が正常の時のみ相手装置に該制御信号を
転送する。従つて、第２図のコマンドコードＢの
制御信号群では、最後の制御信号（この場合、拡
張ビツトはオフ）のみがシーケンス監視の対象に
なる。なお、拡張ビツトでデータ拡張が指示され
ている制御信号群については、最初の制御信号
（拡張ビツトがオン）をシーケンス監視の対象と
することも考えられるが、この場合には、該制御
信号群について最初の制御信号であるか２番目以
降の制御信号であるかを認識する論理が必要にな
る。
第３図に中継装置の一実施例を示す。第３図に
おいて、転送制御部１では予めバツフアメモリ２
の空エリアをDMAC（ダイレクト・メモリ・アク
セス・コントローラ）３に設定しておく。この
時、複数のアドレスを予め設定しておき、連続す
る制御信号の受信に対して、転送制御部１からの
アドレスの設定に時間を要しても受信できるよう
にしてもよい。さて、受信部４は入力回線１０１
より制御信号を受信すると、信号線１０３を通し
てDMAC３にバツフアメモリ２への転送を要求
し、これを受けてDMAC３は書込みアドレスを
アドレス線１０４に乗せ、受信部４で受信した制
御信号をデータ書込み線１０２を通してバツフア
メモリ２の指定されたアドレスに格納する。この
制御信号の格納が終了すると、DMAC３は信号
線１０６を通して転送制御部１へ終了を通知し、
同時に次のアドレスの設定を要求する。これによ
り、転送制御部１は信号線１０５を通して次のア
ドレスをDMAC３に設定すると同時に、コマン
ド解析部５へ信号線１０７を通して制御信号の受
信を通知する。
おいて、転送制御部１では予めバツフアメモリ２
の空エリアをDMAC（ダイレクト・メモリ・アク
セス・コントローラ）３に設定しておく。この
時、複数のアドレスを予め設定しておき、連続す
る制御信号の受信に対して、転送制御部１からの
アドレスの設定に時間を要しても受信できるよう
にしてもよい。さて、受信部４は入力回線１０１
より制御信号を受信すると、信号線１０３を通し
てDMAC３にバツフアメモリ２への転送を要求
し、これを受けてDMAC３は書込みアドレスを
アドレス線１０４に乗せ、受信部４で受信した制
御信号をデータ書込み線１０２を通してバツフア
メモリ２の指定されたアドレスに格納する。この
制御信号の格納が終了すると、DMAC３は信号
線１０６を通して転送制御部１へ終了を通知し、
同時に次のアドレスの設定を要求する。これによ
り、転送制御部１は信号線１０５を通して次のア
ドレスをDMAC３に設定すると同時に、コマン
ド解析部５へ信号線１０７を通して制御信号の受
信を通知する。
転送制御部１からの制御信号の受信通知を受け
て、コマンド解析部５ではバツフアメモリ２より
データ読出し線１１２を通して受信制御信号のコ
マンドコードを読み取り、それが予め定義されて
いるコードであつた場合は更に拡張ビツトをチエ
ツクする。そして、拡張ビツトでデータ拡張が指
示されていない時は信号線１０８を通してシーケ
ンス監視部６へ受信コマンドの意味を通知する。
シーケンス監視部６では通知されたコマンドのシ
ーケンスをチエツクし、正常であると、転送制御
部１へ信号線１１０を通して相手装置への制御信
号の転送を指示する。これを受けて転送制御部１
は信号線１１１を通して受信部７へ制御信号の送
出を指示し、バツフアメモリ２よりデータ読出し
線１１３に読み出された制御信号は送信部７を通
して出力回線１１４に送出される。一方、拡張ビ
ツトでデータ拡張が指示されている時は、コマン
ド解析部５ではシーケンス監視部６へ通知するこ
となく、信号線１０９を通して転送制御部１へ相
手装置への制御信号の転送を指示する。その後の
動作は上記拡張が指示されていない時と同じであ
り、バツフアメモリ２より読み出された制御信号
は送信部７を通して出力回線１１４に送出され
る。
て、コマンド解析部５ではバツフアメモリ２より
データ読出し線１１２を通して受信制御信号のコ
マンドコードを読み取り、それが予め定義されて
いるコードであつた場合は更に拡張ビツトをチエ
ツクする。そして、拡張ビツトでデータ拡張が指
示されていない時は信号線１０８を通してシーケ
ンス監視部６へ受信コマンドの意味を通知する。
シーケンス監視部６では通知されたコマンドのシ
ーケンスをチエツクし、正常であると、転送制御
部１へ信号線１１０を通して相手装置への制御信
号の転送を指示する。これを受けて転送制御部１
は信号線１１１を通して受信部７へ制御信号の送
出を指示し、バツフアメモリ２よりデータ読出し
線１１３に読み出された制御信号は送信部７を通
して出力回線１１４に送出される。一方、拡張ビ
ツトでデータ拡張が指示されている時は、コマン
ド解析部５ではシーケンス監視部６へ通知するこ
となく、信号線１０９を通して転送制御部１へ相
手装置への制御信号の転送を指示する。その後の
動作は上記拡張が指示されていない時と同じであ
り、バツフアメモリ２より読み出された制御信号
は送信部７を通して出力回線１１４に送出され
る。
なお、コマンドコード解析部５で未定義コマン
ドを検出したり、あるいはシーケンス監視部６で
シーケンス異常を検出した時は、転送制御部１の
制御のもとにバツフアメモリ２の該当制御信号を
クリアするか、あるいはその旨を信号線１１３′
を通して相手装置へ転送するようにすればよい。
ドを検出したり、あるいはシーケンス監視部６で
シーケンス異常を検出した時は、転送制御部１の
制御のもとにバツフアメモリ２の該当制御信号を
クリアするか、あるいはその旨を信号線１１３′
を通して相手装置へ転送するようにすればよい。
以上説明したように、本発明によれば、可変長
の付加データを有する制御信号の中継転送を簡単
なバツフアメモリ管理で実現できる。しかも、制
御信号の付加データ部を拡張する場合、特定ビツ
ト（拡張ビツト）で付加データ部の拡張を指示
し、同じコマンドで付加データ部の内容のみ異な
る制御信号を続けて送信することにより、送信元
では付加データが増加しても新しいコマンドを作
成する必要がなく、一方、途中の中継装置では、
将来の付加データの増加に対してもシーケンス監
視部の変更が不要となる。
の付加データを有する制御信号の中継転送を簡単
なバツフアメモリ管理で実現できる。しかも、制
御信号の付加データ部を拡張する場合、特定ビツ
ト（拡張ビツト）で付加データ部の拡張を指示
し、同じコマンドで付加データ部の内容のみ異な
る制御信号を続けて送信することにより、送信元
では付加データが増加しても新しいコマンドを作
成する必要がなく、一方、途中の中継装置では、
将来の付加データの増加に対してもシーケンス監
視部の変更が不要となる。
第１図ａ〜ｄは従来の制御信号の形式とバツフ
アメモリ割当てを示す図、第２図は本発明による
制御信号の形式とバツフアメモリ割当ての一例を
示す図、第３図は本発明による制御信号中継装置
の一実施例を示す図である。 １……転送制御部、２……バツフアメモリ、３
……DMAC（ダイレクト・メモリ・アクセス・コ
ントローラ）、４……受信部、５……コマンドコ
ード解析部、６……シーケンス監視部、７……受
信部。
アメモリ割当てを示す図、第２図は本発明による
制御信号の形式とバツフアメモリ割当ての一例を
示す図、第３図は本発明による制御信号中継装置
の一実施例を示す図である。 １……転送制御部、２……バツフアメモリ、３
……DMAC（ダイレクト・メモリ・アクセス・コ
ントローラ）、４……受信部、５……コマンドコ
ード解析部、６……シーケンス監視部、７……受
信部。
Claims (1)
- １ 複数装置の間でコマンド部と可変長の付加デ
ータ部を有する制御信号を送受するデータ通信に
おいて、前記制御信号を所定長以下に制限し、且
つ、該制御信号にデータ拡張指示用の特定ビツト
を設け、付加データ部を拡張する場合は、該当制
御信号の前記特定ビツトで付加データ部の拡張を
指示すると共に、該制御信号と同じコマンド部を
有し、付加データ部の内容のみ異なる制御信号を
続けて送信することを特徴とする制御信号データ
拡張法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117374A JPS5819061A (ja) | 1981-07-27 | 1981-07-27 | 制御信号デ−タ拡張法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117374A JPS5819061A (ja) | 1981-07-27 | 1981-07-27 | 制御信号デ−タ拡張法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819061A JPS5819061A (ja) | 1983-02-03 |
| JPH0311142B2 true JPH0311142B2 (ja) | 1991-02-15 |
Family
ID=14710065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117374A Granted JPS5819061A (ja) | 1981-07-27 | 1981-07-27 | 制御信号デ−タ拡張法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819061A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232724A (ja) * | 1985-04-08 | 1986-10-17 | Nippon Denki Off Syst Kk | 文字コ−ドデ−タの圧縮方式 |
| SE515588C2 (sv) | 1996-01-25 | 2001-09-03 | Ericsson Telefon Ab L M | Miniceller med variabel för storlek på nyttolasten i ett mobiltelefonnät |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646350A (en) * | 1979-09-21 | 1981-04-27 | Hitachi Ltd | Transmission control system |
-
1981
- 1981-07-27 JP JP56117374A patent/JPS5819061A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646350A (en) * | 1979-09-21 | 1981-04-27 | Hitachi Ltd | Transmission control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5819061A (ja) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01502708A (ja) | 情報伝達方法とその装置 | |
| JP2002521942A (ja) | メモリ装置およびメモリ装置の作動方法 | |
| JPH0311142B2 (ja) | ||
| JPS5948418B2 (ja) | 端末制御装置 | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| JP2944193B2 (ja) | データ受信装置 | |
| JPH1027231A (ja) | Ｉｃカード | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPS59230346A (ja) | 伝送装置の送受信デ−タのバツフアリング方式 | |
| JPH0511453B2 (ja) | ||
| JP2773198B2 (ja) | データ転送装置 | |
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPS6074847A (ja) | 一斉ポ−リング方式 | |
| JPS5819052A (ja) | デ−タ送信装置 | |
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPH031633A (ja) | パケットスイッチング回路の送受信バッファ管理方式 | |
| JPH07143133A (ja) | メモリ共用多層プロトコル処理装置 | |
| JPS5955507A (ja) | 並列処理型プログラマブル・コントロ−ラの制御方式 | |
| JPH01246658A (ja) | 情報処理装置 | |
| JPH04370859A (ja) | 上位装置と下位装置とにおけるデータの送受信方式 | |
| JPS60106248A (ja) | デ−タ転送制御方式 | |
| JPH0528079A (ja) | 通信システムにおけるメモリ管理装置 | |
| JP2000066991A (ja) | 通信システムおよび方法 | |
| JPH01276940A (ja) | データ転送制御装置 | |
| JPS6114543B2 (ja) |