JPS5819052A - デ−タ送信装置 - Google Patents
デ−タ送信装置Info
- Publication number
- JPS5819052A JPS5819052A JP56117375A JP11737581A JPS5819052A JP S5819052 A JPS5819052 A JP S5819052A JP 56117375 A JP56117375 A JP 56117375A JP 11737581 A JP11737581 A JP 11737581A JP S5819052 A JPS5819052 A JP S5819052A
- Authority
- JP
- Japan
- Prior art keywords
- data
- request signal
- read
- transfer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相手装置からのリクエスト信号に応じて、複数
チャネルのデータをブロック多重して送る形式のデータ
送信装置に関するものである。
チャネルのデータをブロック多重して送る形式のデータ
送信装置に関するものである。
従来、相手装置からのリクエスト信号に応じてデータを
送出する形式の装置では、待ちキューからリクエスト信
号を読み出しだ時、該当チャネルの送信準備が完了して
いなかった時は送信準備が完了するまで送信を停止ｌ−
するか、送信準備の時間を十分早くしでリクエスト信号
を読み出した時は必ず準備が完了しているような構成と
していた。
送出する形式の装置では、待ちキューからリクエスト信
号を読み出しだ時、該当チャネルの送信準備が完了して
いなかった時は送信準備が完了するまで送信を停止ｌ−
するか、送信準備の時間を十分早くしでリクエスト信号
を読み出した時は必ず準備が完了しているような構成と
していた。
しかし、前者では送信準備が完了する捷での聞伝送路が
無効保留されることとなり、また後者では送信準備に必
要な回路構成が複雑化するという欠点があった。
無効保留されることとなり、また後者では送信準備に必
要な回路構成が複雑化するという欠点があった。
更に、従来のこの種装置では、送信予定の全データを送
信し終った時点で待ちキューに残っている該当するチャ
ネルのリクエスト信号のみを消去する構成か、データ中
継装置でリクエスト信号送出後、該当するデータを受信
するまで同一チャネルに対するリクエスト信号を送出で
きないものとし、受信したデータが最終データであった
時はリクエストの送出を停止する構成が用いられていた
。
信し終った時点で待ちキューに残っている該当するチャ
ネルのリクエスト信号のみを消去する構成か、データ中
継装置でリクエスト信号送出後、該当するデータを受信
するまで同一チャネルに対するリクエスト信号を送出で
きないものとし、受信したデータが最終データであった
時はリクエストの送出を停止する構成が用いられていた
。
しかし、前者では、一般に待ちキューはメモリで構成さ
れることが多く、該メモリから任意のリクエスト信号の
みを消去する構成が複雑であり、後者ではデータ中継装
置での待合わせ時間が長くなり、多重チャネル数が低く
抑えられ、伝送路効率が低くなる欠点を有している。
れることが多く、該メモリから任意のリクエスト信号の
みを消去する構成が複雑であり、後者ではデータ中継装
置での待合わせ時間が長くなり、多重チャネル数が低く
抑えられ、伝送路効率が低くなる欠点を有している。
本発明はこれらの欠点を除去するために、リクエスト信
号を待ちキューから読み出した時点で転送準備が完了し
ていなかった時は該リクエスト信号を再び待ちキューの
後につなぎ直すとともに、最終データ送信終了後、待ち
キューから読み出したリクエスト信号は無視するように
したもので、以下図面について詳細に説明する。
号を待ちキューから読み出した時点で転送準備が完了し
ていなかった時は該リクエスト信号を再び待ちキューの
後につなぎ直すとともに、最終データ送信終了後、待ち
キューから読み出したリクエスト信号は無視するように
したもので、以下図面について詳細に説明する。
図は本発明の一実施例のブロック図である。図において
、データ中継装置１はチャネル対応にバッファメモリを
内蔵しており、該チャネル対応のバッファメモリが空に
なる毎にリクエスト信号線１０４を通してリクエスト信
号をデータ送信装置２へ転送する。データ送信装置２は
、リクエスト信号受匿部３でデータ中継装置１から転送
されてきたリクエスト信号を受信した後、リクエスト信
号切換スイッチ９を制御部して、リクエスト信号書込み
線１０６を通してリクエスト信号待ちキュ−メモリ６ヘ
リクエスト信号を書き込む。キューメモリ６はＦ Ｉ
Ｆ Ｏ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｑｕｔ ）形
式ツメモリであり、リクエスト信号受信部３で受信した
各チャネル対応のリクエスト信号を、受信した順番に蓄
積していく。
、データ中継装置１はチャネル対応にバッファメモリを
内蔵しており、該チャネル対応のバッファメモリが空に
なる毎にリクエスト信号線１０４を通してリクエスト信
号をデータ送信装置２へ転送する。データ送信装置２は
、リクエスト信号受匿部３でデータ中継装置１から転送
されてきたリクエスト信号を受信した後、リクエスト信
号切換スイッチ９を制御部して、リクエスト信号書込み
線１０６を通してリクエスト信号待ちキュ−メモリ６ヘ
リクエスト信号を書き込む。キューメモリ６はＦ Ｉ
Ｆ Ｏ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｑｕｔ ）形
式ツメモリであり、リクエスト信号受信部３で受信した
各チャネル対応のリクエスト信号を、受信した順番に蓄
積していく。
一方、データメモリ８はチャネル対応に複数の領域（二
分割され、データ送信元装置（図示せず）から転送され
てくるデータをチャネル対応に該当領域へ格納する。転
送制御部５には、データメモリ８の各チャネル対応領域
毎に、転送準備完了しているか（即ち、転送データが到
来しているか）、最終データが送信完了しているか等の
状態を表わす一種のチャネル状態語（ＣＳＷ）が用意さ
れている。この転送制御部５は、一定ブロック長のデー
タ転送が終了する毎にリクエスト信号読出し線１１０を
通し、キューメモリ６からリクエスト信号を書き込んだ
順番に読み出し、該読み出したリクエスト信号に該当す
るチャネルの状態が転送準備完了しているか、あるいは
最終データ送信完了していないか、該当Ｃ８Ｗをみてチ
ェックする。そして、最終データ送信前であり、転送準
備完了している時は、メモリアドレス制御線１０７を通
してメモリアドレス作成部７に該チャネルに対応したメ
モリアドレスを発生させ、同時にデータ送信部４に対し
、データ送信部制御線１０９を通してデータ送信を指示
する。データ送信部４はメモリアドレス作成部７で作成
したアドレスに応じてデータメモリ８からメモリデータ
読出し線１０３を通してデータを読み出し、データ中継
装置１ヘブロツク多重データ線１０２全通してデータを
送信する。
分割され、データ送信元装置（図示せず）から転送され
てくるデータをチャネル対応に該当領域へ格納する。転
送制御部５には、データメモリ８の各チャネル対応領域
毎に、転送準備完了しているか（即ち、転送データが到
来しているか）、最終データが送信完了しているか等の
状態を表わす一種のチャネル状態語（ＣＳＷ）が用意さ
れている。この転送制御部５は、一定ブロック長のデー
タ転送が終了する毎にリクエスト信号読出し線１１０を
通し、キューメモリ６からリクエスト信号を書き込んだ
順番に読み出し、該読み出したリクエスト信号に該当す
るチャネルの状態が転送準備完了しているか、あるいは
最終データ送信完了していないか、該当Ｃ８Ｗをみてチ
ェックする。そして、最終データ送信前であり、転送準
備完了している時は、メモリアドレス制御線１０７を通
してメモリアドレス作成部７に該チャネルに対応したメ
モリアドレスを発生させ、同時にデータ送信部４に対し
、データ送信部制御線１０９を通してデータ送信を指示
する。データ送信部４はメモリアドレス作成部７で作成
したアドレスに応じてデータメモリ８からメモリデータ
読出し線１０３を通してデータを読み出し、データ中継
装置１ヘブロツク多重データ線１０２全通してデータを
送信する。
データ中継装置１では受信したデータを対応するチャネ
ルのバッファメモリに一度蓄積し、チャネル毎にチャネ
ル対応データ線１０１を通して送信する。
ルのバッファメモリに一度蓄積し、チャネル毎にチャネ
ル対応データ線１０１を通して送信する。
」−記転送制御部５で読み出し＆ ＩＪクエスト信号に
該当するチャネルの状態が転送準備未完の時は、転送制
御部５はリクエスト信号切換スイッチ９を制御し、読み
出゛したリクエスト信号を再書き込み線１０５を通して
リクエスト信号待ちキューメモリ６に再び書き込む。ま
た、転送制御部５で読み出しだリクエスト信号（二該当
するチャネルの状態が最終データ送出後であった時は、
読み出したリクエスト信号を無視する。
該当するチャネルの状態が転送準備未完の時は、転送制
御部５はリクエスト信号切換スイッチ９を制御し、読み
出゛したリクエスト信号を再書き込み線１０５を通して
リクエスト信号待ちキューメモリ６に再び書き込む。ま
た、転送制御部５で読み出しだリクエスト信号（二該当
するチャネルの状態が最終データ送出後であった時は、
読み出したリクエスト信号を無視する。
以上説明したように、本発明のデータ送信装置は、デー
タ送信準備に要する時間に厳しい制限をつけることなく
、かつデータ送信を待たせることがなく、また最終デー
タ送信完了時にリクエスト信号待ちキューに残っている
該チャネル対応のリクエスト信号のみを消去する必要が
ないため、回路構成が簡単であり、かつ高い転送効率を
維持できる。さらにデータ中継装置内のチャネル対応の
バッファメモリの面数を増やすことで、転送効率を容易
にトげることができる。
タ送信準備に要する時間に厳しい制限をつけることなく
、かつデータ送信を待たせることがなく、また最終デー
タ送信完了時にリクエスト信号待ちキューに残っている
該チャネル対応のリクエスト信号のみを消去する必要が
ないため、回路構成が簡単であり、かつ高い転送効率を
維持できる。さらにデータ中継装置内のチャネル対応の
バッファメモリの面数を増やすことで、転送効率を容易
にトげることができる。
図は本発明の〜実施例の構成図である。
１ ・・データ中継装置、 ２・・・データ送信装置、
３・・・リクエスト信号受信部、 ４・・・データ送信
部、 ５ 転送制御部、 ６・・リクエスト信号待チキ
ューメモリ、 ７・・・メモリアドレス作成部、 ８
・・・データメモリ、 ９・・リクエスト信号切換ス
イッチ。 代理人 弁理士 鈴 木 誠 （７） ２８１
３・・・リクエスト信号受信部、 ４・・・データ送信
部、 ５ 転送制御部、 ６・・リクエスト信号待チキ
ューメモリ、 ７・・・メモリアドレス作成部、 ８
・・・データメモリ、 ９・・リクエスト信号切換ス
イッチ。 代理人 弁理士 鈴 木 誠 （７） ２８１
Claims (1)
- 【特許請求の範囲】 １、 相手装置からのデータリクエスト信号に応じて、
複数チャネルのデータをブロック多重シて送るデータ送
信装置（−おいて、受信したデータリクエスト信号を蓄
積するＦＩＦＯ（ファーストイン・ファーストアラｌ−
）形式のメモリ手段と、所定ブロック長のデータ転送が
終了する毎に、前記メモリ手段からデータリクエスト信
号を読み出し、該リクエスト信号に該当するチャネルが
データ送信準備完了していると、該当チャネルのデータ
をブロック多重して送信し、データ送信準備が完了して
いないと、前記読み出したデータリクエスト信号を前記
メモリ手段（−再書き込みしてリクエスト信号待ちキコ
ーーの後につなぎ直す制御手段とを具備していることを
特徴どするデータ送信装置。 ２、特許請求の範囲第１項記載のデータ送信装置におい
で、前記制御手段は、送信予定の全データを送出し終っ
た時以降は別途指示があるまで、前記メモリ手段から読
み出したリクエスト信号の再書き込みは行わず無視する
ことを特徴とするデータ送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117375A JPS5819052A (ja) | 1981-07-27 | 1981-07-27 | デ−タ送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117375A JPS5819052A (ja) | 1981-07-27 | 1981-07-27 | デ−タ送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819052A true JPS5819052A (ja) | 1983-02-03 |
| JPS6357979B2 JPS6357979B2 (ja) | 1988-11-14 |
Family
ID=14710087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117375A Granted JPS5819052A (ja) | 1981-07-27 | 1981-07-27 | デ−タ送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819052A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217760A (ja) * | 1986-03-19 | 1987-09-25 | Nittan Co Ltd | ナ−スコ−ル装置 |
-
1981
- 1981-07-27 JP JP56117375A patent/JPS5819052A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217760A (ja) * | 1986-03-19 | 1987-09-25 | Nittan Co Ltd | ナ−スコ−ル装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6357979B2 (ja) | 1988-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3165022B2 (ja) | コンピュータ・システム及びメッセージ転送方法 | |
| RU2001133097A (ru) | Устройство для передачи данных, система передачи данных и способ передачи данных с двойной буферизацией | |
| JPS5819052A (ja) | デ−タ送信装置 | |
| JPS636893B2 (ja) | ||
| JPH0142011B2 (ja) | ||
| JPH0523091B2 (ja) | ||
| JPH0311142B2 (ja) | ||
| JP3458383B2 (ja) | バス間接続方式 | |
| JPS58168354A (ja) | 時分割通信方式 | |
| JP2754818B2 (ja) | 収集データ転送方式 | |
| JPH0362648A (ja) | ポーリング方式 | |
| JPH04331535A (ja) | データ転送制御装置 | |
| JPH0423979B2 (ja) | ||
| JPS6027427B2 (ja) | デ−タ・バツフア制御方式 | |
| JPS5923652A (ja) | デ−タ転送処理方式 | |
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPH04370859A (ja) | 上位装置と下位装置とにおけるデータの送受信方式 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH1011353A (ja) | データ送信装置 | |
| JPH0546564A (ja) | メツセージパス方式 | |
| JPH04239369A (ja) | 共有記憶装置制御方式 | |
| JPH0442696B2 (ja) | ||
| JPH063937B2 (ja) | デ−タ転送方式 | |
| JPH063928B2 (ja) | 通信装置 | |
| JPH0133981B2 (ja) |