JPH04331535A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH04331535A JPH04331535A JP3101080A JP10108091A JPH04331535A JP H04331535 A JPH04331535 A JP H04331535A JP 3101080 A JP3101080 A JP 3101080A JP 10108091 A JP10108091 A JP 10108091A JP H04331535 A JPH04331535 A JP H04331535A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- transmission
- line
- dbm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims abstract description 44
- 239000000872 buffer Substances 0.000 claims abstract description 39
- 230000015654 memory Effects 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は回線を介して受信したデ
ータをプロトコルの異なる他の回線へ転送するためのデ
ータ転送制御装置に関する。近年，プロトコルの異なる
種々の端末やネットワークを介したデータ交換が行われ
るようになった。この場合，交換を行う装置であるデー
タ転送制御装置は，データを受信し，処理を施して送信
を行うためのバッファメモリを使用するが，従来のデー
タ転送制御装置ではバッファメモリを有効に使用できる
制御を行うことが望まれている。
ータをプロトコルの異なる他の回線へ転送するためのデ
ータ転送制御装置に関する。近年，プロトコルの異なる
種々の端末やネットワークを介したデータ交換が行われ
るようになった。この場合，交換を行う装置であるデー
タ転送制御装置は，データを受信し，処理を施して送信
を行うためのバッファメモリを使用するが，従来のデー
タ転送制御装置ではバッファメモリを有効に使用できる
制御を行うことが望まれている。
【０００２】
【従来の技術】図５は従来のデータ転送制御装置及びバ
ッファメモリの構成例，図６は従来例の動作シーケンス
である。図５のＡ．において，５１はＭＰＵ（マイクロ
プロセッサユニット），５２はプログラム格納及びワー
クエリアとして使用するＲＡＭ，５３はプロトコルＡの
回線５７に対応して設けられデータバッファメモリ部（
ＤＢＭ）５５との間でＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏ
ｒｙ Ａｃｃｅｓｓ） を行う制御回路を備える回線イ
ンタフェース部Ａ，５４はバス競合整理回路，５６はプ
ロトコルＢの回線５８に対応して設けられ前記回線イン
タフェース部Ａと同様の機構を備える回線インタフェー
ス部Ｂ，５９は制御用のＭＰＵバス，６０はデータバス
である。
ッファメモリの構成例，図６は従来例の動作シーケンス
である。図５のＡ．において，５１はＭＰＵ（マイクロ
プロセッサユニット），５２はプログラム格納及びワー
クエリアとして使用するＲＡＭ，５３はプロトコルＡの
回線５７に対応して設けられデータバッファメモリ部（
ＤＢＭ）５５との間でＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏ
ｒｙ Ａｃｃｅｓｓ） を行う制御回路を備える回線イ
ンタフェース部Ａ，５４はバス競合整理回路，５６はプ
ロトコルＢの回線５８に対応して設けられ前記回線イン
タフェース部Ａと同様の機構を備える回線インタフェー
ス部Ｂ，５９は制御用のＭＰＵバス，６０はデータバス
である。
【０００３】ここで，回線５７と回線５８はそれぞれプ
ロトコルが異なり各回線には図示されない端末装置や，
ネットワーク（ＬＡＮ等）やコンピュータ等が接続され
ている。このようにプロトコルの異なる装置間を接続す
るデータ転送制御装置では，図６に示すような動作シー
ケンスによりデータ転送が行われる。
ロトコルが異なり各回線には図示されない端末装置や，
ネットワーク（ＬＡＮ等）やコンピュータ等が接続され
ている。このようにプロトコルの異なる装置間を接続す
るデータ転送制御装置では，図６に示すような動作シー
ケンスによりデータ転送が行われる。
【０００４】図６では，５１，５３，５４，５５及び５
６の各符号は図５と同様の回路または装置に対応する。 最初にＭＰＵ５１が，回線インタフェース部Ａ及び回線
インタフェース部Ｂに対しＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ） のための初期設定（データ
長等）を行う（図６の６０，６１）。この状態において
，回線５７からのデータを回線インタフェース部Ａが受
信するとデータをＤＢＭ５５に格納するためにバス競合
整理回路５４にバス要求（同６２）を行い，バスの使用
権が得られると，受信データを前記ＤＭＡ設定にＤＢＭ
５５内の予め固定長の領域が設定された当該回線用の受
信領域に格納する（同６３）。転送が完了するとＭＰＵ
５１に対してデータの受信報告を行う（同６４）。
６の各符号は図５と同様の回路または装置に対応する。 最初にＭＰＵ５１が，回線インタフェース部Ａ及び回線
インタフェース部Ｂに対しＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ） のための初期設定（データ
長等）を行う（図６の６０，６１）。この状態において
，回線５７からのデータを回線インタフェース部Ａが受
信するとデータをＤＢＭ５５に格納するためにバス競合
整理回路５４にバス要求（同６２）を行い，バスの使用
権が得られると，受信データを前記ＤＭＡ設定にＤＢＭ
５５内の予め固定長の領域が設定された当該回線用の受
信領域に格納する（同６３）。転送が完了するとＭＰＵ
５１に対してデータの受信報告を行う（同６４）。
【０００５】ＭＰＵ５１は受信報告によりＤＢＭ内の所
定の受信データの解析を行うと共に，メモリ間転送によ
り固定設定された送信用領域に転送すると共に，回線５
８に送出するためにデータの一部，例えばヘッダ等を送
信相手へのプロトコルに適合するよう編集し（同６５）
，回線インタフェース部Ｂに対して送信指示を発行する
（同６６）。回線インタフェースＢは送信指示を受信す
るとバス競合整理回路５４に対してバス使用権を得るた
めの要求を送出し（同６７），バス使用権を得るとＤＢ
Ｍ５５の前記固定設定された送信用エリアから回路６０
に対してデータを転送し（同６８），転送が終了すると
転送完了信号をＭＰＵ５１に通知する（同６９）。
定の受信データの解析を行うと共に，メモリ間転送によ
り固定設定された送信用領域に転送すると共に，回線５
８に送出するためにデータの一部，例えばヘッダ等を送
信相手へのプロトコルに適合するよう編集し（同６５）
，回線インタフェース部Ｂに対して送信指示を発行する
（同６６）。回線インタフェースＢは送信指示を受信す
るとバス競合整理回路５４に対してバス使用権を得るた
めの要求を送出し（同６７），バス使用権を得るとＤＢ
Ｍ５５の前記固定設定された送信用エリアから回路６０
に対してデータを転送し（同６８），転送が終了すると
転送完了信号をＭＰＵ５１に通知する（同６９）。
【０００６】また，この回線６０から回線５９への逆方
向の転送時には，以上の逆の動作が行われ全二重動作を
行う。このように，プロトコルの異なる回線間の通信に
はデータバッファメモリ（ＤＢＭ）は不可欠のものとな
っている。以上の機能を備えたデータ転送制御装置にお
いて，送受信データを格納するために実行されるデータ
バッファメモリ（ＤＢＭ）のバッファ割り付け方法を図
５のＢ．に示す。Ｂ．に示すように，従来のバッファ割
り付けは，受信用として各回線＃０〜＃ｎに対応してそ
れぞれ固定長の領域ＲＢＯ〜ＲＢｎを割り付け，更に送
信用として各回線＃０〜＃ｎに対して同様に固定長の領
域ＳＢ０〜ＳＢｎが割り付けられていた。この場合，各
領域の長さは例えば４ＫＢ（キロバイト）といった，制
御データ以外の通常の情報を転送する場合の一般的な長
さに設定される。なお，この図５の例は受信領域と送信
領域が異なる領域になっており，この場合は受信データ
を送信するために送信領域へメモリ間転送しているが，
従来例として他の方式では，受信領域を利用して（その
ままかまたは若干変更して）送信領域として使用する方
法もある。
向の転送時には，以上の逆の動作が行われ全二重動作を
行う。このように，プロトコルの異なる回線間の通信に
はデータバッファメモリ（ＤＢＭ）は不可欠のものとな
っている。以上の機能を備えたデータ転送制御装置にお
いて，送受信データを格納するために実行されるデータ
バッファメモリ（ＤＢＭ）のバッファ割り付け方法を図
５のＢ．に示す。Ｂ．に示すように，従来のバッファ割
り付けは，受信用として各回線＃０〜＃ｎに対応してそ
れぞれ固定長の領域ＲＢＯ〜ＲＢｎを割り付け，更に送
信用として各回線＃０〜＃ｎに対して同様に固定長の領
域ＳＢ０〜ＳＢｎが割り付けられていた。この場合，各
領域の長さは例えば４ＫＢ（キロバイト）といった，制
御データ以外の通常の情報を転送する場合の一般的な長
さに設定される。なお，この図５の例は受信領域と送信
領域が異なる領域になっており，この場合は受信データ
を送信するために送信領域へメモリ間転送しているが，
従来例として他の方式では，受信領域を利用して（その
ままかまたは若干変更して）送信領域として使用する方
法もある。
【０００７】
【発明が解決しようとする課題】上記したように従来の
データ転送制御装置のデータバッファメモリには，回線
に対応し，送信・受信用のそれぞれに複数の固定長のバ
ッファが割り付けられているが，回線からのデータ長が
固定であれば問題ないが，可変長であったり，回線速度
か異なった場合に，複数回線について制御しなけれはな
らない場合に問題が発生する。すなわち，可変長データ
が固定長のバッファ面より長い場合には，複数のバッフ
ァ面を使用するためバッファ面数が不足してオーバーフ
ロー（データバッファメモリに格納できなくなる）や，
短い長さの場合（制御データだけ伝送する場合は数バイ
トの長さ）には割り付けられたバッファ内の一部にしか
データが格納されないので多数の回線を収容した場合に
は，バッファ面数の割付けが困難であり，また，送受信
データが可変長であるためバッファエリアの割り付けを
固定しておくことは，経済性に欠けるという欠点があっ
た。
データ転送制御装置のデータバッファメモリには，回線
に対応し，送信・受信用のそれぞれに複数の固定長のバ
ッファが割り付けられているが，回線からのデータ長が
固定であれば問題ないが，可変長であったり，回線速度
か異なった場合に，複数回線について制御しなけれはな
らない場合に問題が発生する。すなわち，可変長データ
が固定長のバッファ面より長い場合には，複数のバッフ
ァ面を使用するためバッファ面数が不足してオーバーフ
ロー（データバッファメモリに格納できなくなる）や，
短い長さの場合（制御データだけ伝送する場合は数バイ
トの長さ）には割り付けられたバッファ内の一部にしか
データが格納されないので多数の回線を収容した場合に
は，バッファ面数の割付けが困難であり，また，送受信
データが可変長であるためバッファエリアの割り付けを
固定しておくことは，経済性に欠けるという欠点があっ
た。
【０００８】本発明はデータバッファメモリのエリアを
送受信データ量に応じて割り付けることができるデータ
転送制御装置を提供することを目的とする。
送受信データ量に応じて割り付けることができるデータ
転送制御装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理構成
図である。図１において，１は制御部，１０は初期設定
手段，１１は次受信アドレス算出・設定手段，１２は送
信用データ編集手段，１３は送信データアドレス設定手
段，１４は送信指示手段，２はデータバッファメモリ（
ＤＢＭ），２１は受信アドレスレジスタ（ＲＡＤＲ），
２２は送信アドレスレジスタ（ＳＡＤＲ），２３はメモ
リアドレスレジスタ（ＭＡＤＲ），３は回線インタフェ
ース部Ａ，４は回線インタフェース部Ｂを表す。
図である。図１において，１は制御部，１０は初期設定
手段，１１は次受信アドレス算出・設定手段，１２は送
信用データ編集手段，１３は送信データアドレス設定手
段，１４は送信指示手段，２はデータバッファメモリ（
ＤＢＭ），２１は受信アドレスレジスタ（ＲＡＤＲ），
２２は送信アドレスレジスタ（ＳＡＤＲ），２３はメモ
リアドレスレジスタ（ＭＡＤＲ），３は回線インタフェ
ース部Ａ，４は回線インタフェース部Ｂを表す。
【００１０】本発明はデータバッファメモリの各送受信
用バッファエリアの割り付けを固定ではなく送受信デー
タ量に応じて動的に割り付けることにより上記問題を解
決するものである。
用バッファエリアの割り付けを固定ではなく送受信デー
タ量に応じて動的に割り付けることにより上記問題を解
決するものである。
【００１１】
【作用】制御部１は最初に初期設定手段１０により回線
インタフェース部Ａ（３）と回線インタフェース部Ｂ（
４）のＤＭＡ制御のためのアドレス等の初期設定を行う
。この後，回線インタフェース部Ａ（３）で回線からデ
ータを受信するとそのデータはＤＭＡにより転送されＤ
ＢＭ２内の初期設定されたアドレスから順次格納される
。制御部１は受信が終了すると，次受信アドレス算出・
設定手段１１が駆動され，受信データまたはＤＭＡ転送
データ長に基づいて次に受信されるデータを格納するた
めの先頭アドレスを算出して，ＤＢＭ内の受信アドレス
レジスタ（ＲＡＤＲ）２１に設定する。
インタフェース部Ａ（３）と回線インタフェース部Ｂ（
４）のＤＭＡ制御のためのアドレス等の初期設定を行う
。この後，回線インタフェース部Ａ（３）で回線からデ
ータを受信するとそのデータはＤＭＡにより転送されＤ
ＢＭ２内の初期設定されたアドレスから順次格納される
。制御部１は受信が終了すると，次受信アドレス算出・
設定手段１１が駆動され，受信データまたはＤＭＡ転送
データ長に基づいて次に受信されるデータを格納するた
めの先頭アドレスを算出して，ＤＢＭ内の受信アドレス
レジスタ（ＲＡＤＲ）２１に設定する。
【００１２】次に送信用データ編集手段１２が起動する
。この場合，受信したデータの中で送信のために編集（
加工）すべきデータの格納位置を表すアドレスをメモリ
アドレスレジスタ（ＭＡＤＲ）２３に設定し，そのアド
レスのデータ（ヘッダ等）を取り出して送信相手のプロ
トコルに対応して書き換える。次いで，送信データアド
レス設定手段１３により，ＤＢＭ２の送信アドレスレジ
スタ（ＳＡＤＲ）２２に送信データアドレスを設定する
。この後送信指示手段１４から送信指示が回線インタフ
ェース部Ｂへ送られると，回線インタフェースＢは，Ｓ
ＡＤＲ２２によりアドレスを用いてＤＭＡによりデータ
を取り出して回線へ送信する。
。この場合，受信したデータの中で送信のために編集（
加工）すべきデータの格納位置を表すアドレスをメモリ
アドレスレジスタ（ＭＡＤＲ）２３に設定し，そのアド
レスのデータ（ヘッダ等）を取り出して送信相手のプロ
トコルに対応して書き換える。次いで，送信データアド
レス設定手段１３により，ＤＢＭ２の送信アドレスレジ
スタ（ＳＡＤＲ）２２に送信データアドレスを設定する
。この後送信指示手段１４から送信指示が回線インタフ
ェース部Ｂへ送られると，回線インタフェースＢは，Ｓ
ＡＤＲ２２によりアドレスを用いてＤＭＡによりデータ
を取り出して回線へ送信する。
【００１３】
【実施例】図２はデータバッファメモリ（ＤＢＭ）の実
施例の構成であり，図３は実施例の処理フロー，図４は
動作シーケンスの例である。図２において，２はデータ
バッファメモリ（ＤＢＭ），２０は回線から受信したデ
ータ及び回線へ送信するデータを格納する各バッファエ
リアが構成されるメモリ部，２１は受信（書き込み）ア
ドレスレジスタ（ＲＡＤＲ），２２は送信（読み出し）
アドレスレジスタ（ＳＡＤＲ），２３はメモリアドレス
レジスタ（ＭＡＤＲ）を表す。
施例の構成であり，図３は実施例の処理フロー，図４は
動作シーケンスの例である。図２において，２はデータ
バッファメモリ（ＤＢＭ），２０は回線から受信したデ
ータ及び回線へ送信するデータを格納する各バッファエ
リアが構成されるメモリ部，２１は受信（書き込み）ア
ドレスレジスタ（ＲＡＤＲ），２２は送信（読み出し）
アドレスレジスタ（ＳＡＤＲ），２３はメモリアドレス
レジスタ（ＭＡＤＲ）を表す。
【００１４】本発明が実施されるデータ転送制御装置の
ハードウェア構成は図２に示すＤＢＭを備え，その他は
図５のＡ．と同様の機構に構成され，そのマイクロプロ
セッサユニット（ＭＰＵ）において実行される実施例の
処理フローを図３に示す。図３に示す処理内容を図４に
示す動作シーケンスを参照しながら説明する。なお，図
４の５１，５４，５５，５３，５６は図５のＡ．と同様
にそれぞれＭＰＵ，バス競合整理回路，ＤＢＭ，回線イ
ンタフェース部Ａ，回線インタフェース部Ｂに対応する
。
ハードウェア構成は図２に示すＤＢＭを備え，その他は
図５のＡ．と同様の機構に構成され，そのマイクロプロ
セッサユニット（ＭＰＵ）において実行される実施例の
処理フローを図３に示す。図３に示す処理内容を図４に
示す動作シーケンスを参照しながら説明する。なお，図
４の５１，５４，５５，５３，５６は図５のＡ．と同様
にそれぞれＭＰＵ，バス競合整理回路，ＤＢＭ，回線イ
ンタフェース部Ａ，回線インタフェース部Ｂに対応する
。
【００１５】まず，装置の初期設定において，回線イン
タフェース部Ａと回線インタフェース部Ｂに対してＤＭ
Ａ機構の初期設定を行う（図３の３０，３１）。この動
作を図４のａ，ｂに示す。また，受信データバッファメ
モリエリアの初期値（先頭の固定番地，これをアドレス
Ｘとする）をファームウェアによりＲＡＤＲ２１に設定
する（図３の３２，図４のｃ）。回路インタフェース部
Ａ（５３）が回線からデータを受信すると，受信データ
をＤＢＭ５５に格納するためにバス競合整理回線５４に
対してバス要求を行うバス使用権が得られると，ＲＡＤ
Ｒ２１に初期設定されたＤＢＭ５５のエリアに受信デー
タが格納される。このシーケンスは図４において，バス
要求ｄ，バス使用許可ｅ及びデータ転送ｆの動作として
示されている。
タフェース部Ａと回線インタフェース部Ｂに対してＤＭ
Ａ機構の初期設定を行う（図３の３０，３１）。この動
作を図４のａ，ｂに示す。また，受信データバッファメ
モリエリアの初期値（先頭の固定番地，これをアドレス
Ｘとする）をファームウェアによりＲＡＤＲ２１に設定
する（図３の３２，図４のｃ）。回路インタフェース部
Ａ（５３）が回線からデータを受信すると，受信データ
をＤＢＭ５５に格納するためにバス競合整理回線５４に
対してバス要求を行うバス使用権が得られると，ＲＡＤ
Ｒ２１に初期設定されたＤＢＭ５５のエリアに受信デー
タが格納される。このシーケンスは図４において，バス
要求ｄ，バス使用許可ｅ及びデータ転送ｆの動作として
示されている。
【００１６】受信データの転送が完了すると，回線イン
タフェース部Ａ（５３）からＭＰＵ５１に対し転送完了
報告が送信される（図３の３３）。ここで，ＭＰＵ５１
はＤＢＭ５５内に転送されたデータを解析するためにそ
の格納アドレス（アドレスＸ）をＭＡＤＲ２３に設定し
（図３の３４），ＭＰＵ５１はこのＭＡＤＲ２３のアド
レスにより先頭から数バイト（ヘッダ等）を読み出す。
タフェース部Ａ（５３）からＭＰＵ５１に対し転送完了
報告が送信される（図３の３３）。ここで，ＭＰＵ５１
はＤＢＭ５５内に転送されたデータを解析するためにそ
の格納アドレス（アドレスＸ）をＭＡＤＲ２３に設定し
（図３の３４），ＭＰＵ５１はこのＭＡＤＲ２３のアド
レスにより先頭から数バイト（ヘッダ等）を読み出す。
【００１７】このデータから送信先（この例では回線イ
ンタフェースＢの回線を介して接続する相手）及び有効
データ長等の解析を行い，送信先宛のプロトコルに適合
した情報に編集してそのデータを元のデータに上書きす
る（図３の３５）。これらのシーケンスは，図４におい
て転送完了信号ｇ，ＭＡＤＲ設定ｈ，データの読み出し
ｉ及びデータの書き込みｊとして示されている。
ンタフェースＢの回線を介して接続する相手）及び有効
データ長等の解析を行い，送信先宛のプロトコルに適合
した情報に編集してそのデータを元のデータに上書きす
る（図３の３５）。これらのシーケンスは，図４におい
て転送完了信号ｇ，ＭＡＤＲ設定ｈ，データの読み出し
ｉ及びデータの書き込みｊとして示されている。
【００１８】この送信用のデータ編集が終了すると，こ
のデータの先頭アドレス（Ｘ）を送信用アドレスとして
ＳＡＤＲ２２に設定する（図３の３６，図４のｋ）。次
いで，前記の受信データの解析により有効データ長が得
られたらそのデータ長を用いるか，受信データの解析に
よりデータ長が得られない場合はＤＭＡ転送（回線イン
タフェース部ＡからＤＢＭ２への転送）時の転送データ
長（回線インタフェース部Ａ内に保持）を用いて有効デ
ータ長（Ｌとする）を得て，次に受信するデータを格納
するための先頭アドレス（Ｘ＋Ｌ）を算出する（図３の
３７）。
のデータの先頭アドレス（Ｘ）を送信用アドレスとして
ＳＡＤＲ２２に設定する（図３の３６，図４のｋ）。次
いで，前記の受信データの解析により有効データ長が得
られたらそのデータ長を用いるか，受信データの解析に
よりデータ長が得られない場合はＤＭＡ転送（回線イン
タフェース部ＡからＤＢＭ２への転送）時の転送データ
長（回線インタフェース部Ａ内に保持）を用いて有効デ
ータ長（Ｌとする）を得て，次に受信するデータを格納
するための先頭アドレス（Ｘ＋Ｌ）を算出する（図３の
３７）。
【００１９】算出したアドレス（Ｘ＋Ｌ）をＤＢＭ２の
ＲＡＤＲ２１に設定する（図３の３８，図４のｌ）。前
記各情報を設定した後，回線インタフェースＢに対し送
信指示を発行する（図３の３９，図４のｍ）。回線イン
タフェースＢは，ＤＢＭ２からデータを引き取るために
バス競合整理回路５４に対してバス要求を行い（図４の
ｎ），バス使用権が得られると（図４のｏ），回線Ｂに
送信を開始する（図４のｐ）。
ＲＡＤＲ２１に設定する（図３の３８，図４のｌ）。前
記各情報を設定した後，回線インタフェースＢに対し送
信指示を発行する（図３の３９，図４のｍ）。回線イン
タフェースＢは，ＤＢＭ２からデータを引き取るために
バス競合整理回路５４に対してバス要求を行い（図４の
ｎ），バス使用権が得られると（図４のｏ），回線Ｂに
送信を開始する（図４のｐ）。
【００２０】回線インタフェース部Ｂから送信完了通知
が送られＭＰＵ５１で検出すると（図３の４０，図４の
ｑ），送信結果をステータス情報として読み取り（図３
の４１，図４のｒ），その内容を解析して正常終了か否
を判断する（図３の４２）。異常終了である場合は，規
定回数の再送を行うためバッファを保留する。すなわち
，ＳＡＤＲ２２に送信アドレスを再設定し（図３の４３
），送信指示を行って再送信を行う。正常終了である場
合は，バッファ面の開放を行い（図３の４４），一連の
処理が終了する。この後，次の受信データの転送完了が
到来するのを待機する。
が送られＭＰＵ５１で検出すると（図３の４０，図４の
ｑ），送信結果をステータス情報として読み取り（図３
の４１，図４のｒ），その内容を解析して正常終了か否
を判断する（図３の４２）。異常終了である場合は，規
定回数の再送を行うためバッファを保留する。すなわち
，ＳＡＤＲ２２に送信アドレスを再設定し（図３の４３
），送信指示を行って再送信を行う。正常終了である場
合は，バッファ面の開放を行い（図３の４４），一連の
処理が終了する。この後，次の受信データの転送完了が
到来するのを待機する。
【００２１】また，複数回線を並列に制御する場合は，
ファームウェアの制御により各回線毎に送受信のデータ
バッファメモリアドレスの管理を行うが，その他は各回
線について上記と同様の処理が行われる。このように，
受信データ長により次のデータ受信アドレスを算出し，
その情報を回線毎に管理する手段を備えることにより，
従来の問題点を解決することができる。なお，ファーム
ウェアの代わりにハードウェアによりこれらの手段を実
現できることは明らかである。また，この実施例では，
受信アドレスレジスタ（ＲＡＤＲ），送信アドレスレジ
スタ（ＳＡＤＲ）及びメモリアドレスレジスタ（ＭＡＤ
Ｒ）をデータバッファメモリ（ＤＢＭ）に設けたが，デ
ータ転送制御装置内の何れに設けても同様の機能を実現
できる（ＭＰＵによりアクセス可能でＤＢＭに対しアド
レスを供給可能であればよい）。
ファームウェアの制御により各回線毎に送受信のデータ
バッファメモリアドレスの管理を行うが，その他は各回
線について上記と同様の処理が行われる。このように，
受信データ長により次のデータ受信アドレスを算出し，
その情報を回線毎に管理する手段を備えることにより，
従来の問題点を解決することができる。なお，ファーム
ウェアの代わりにハードウェアによりこれらの手段を実
現できることは明らかである。また，この実施例では，
受信アドレスレジスタ（ＲＡＤＲ），送信アドレスレジ
スタ（ＳＡＤＲ）及びメモリアドレスレジスタ（ＭＡＤ
Ｒ）をデータバッファメモリ（ＤＢＭ）に設けたが，デ
ータ転送制御装置内の何れに設けても同様の機能を実現
できる（ＭＰＵによりアクセス可能でＤＢＭに対しアド
レスを供給可能であればよい）。
【００２２】
【発明の効果】本発明によれば回線と送受する転送デー
タ長が可変長の場合で，特にデータ長が短くバースト的
なトラヒックに対してもバッファ不足によるオーバラン
の発生を低減することができると共にバッファメモリの
使用効率を向上することができ，高品質のデータ転送制
御装置を提供することができる。
タ長が可変長の場合で，特にデータ長が短くバースト的
なトラヒックに対してもバッファ不足によるオーバラン
の発生を低減することができると共にバッファメモリの
使用効率を向上することができ，高品質のデータ転送制
御装置を提供することができる。
【図１】本発明の原理構成図である。
【図２】データバッファメモリ（ＤＢＭ）の実施例の構
成である。
成である。
【図３】実施例の処理フロー図である。
【図４】動作シーケンスの例である。
【図５】従来のデータ転送制御装置及びバッファメモリ
の構成例である。
の構成例である。
【図６】従来例の動作シーケンスである。
１ 制御部
１０ 初期設定手段
１１ 次受信アドレス算出・設定手段１２
送信用データ編集手段１３ 送信
データアドレス設定手段１４ 送信指示手段
送信用データ編集手段１３ 送信
データアドレス設定手段１４ 送信指示手段
Claims (1)
- 【請求項１】 複数の回線を収容し回線から受信した
可変長データをデータバッファメモリに格納した後プロ
トコルの異なる他の回線へ転送するデータ転送制御装置
において，前記データバッファメモリに対し受信データ
のアドレスを指定する受信アドレスレジスタ及び，送信
データのアドレスを指定する送信アドレスレジスタと，
受信回線で受信したデータをデータバッファメモリ内の
前記受信アドレスレジスタが指示する位置へ転送し，転
送されたデータ長より次の受信データアドレスを算出し
て該受信アドレスレジスタに設定する手段と，前記受信
データを送信用データに編集する手段と，編集された送
信データのアドレスを送信アドレスレジスタに設定する
手段とを備え，該送信アドレスレジスタを用いて送信デ
ータを送信することを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101080A JPH04331535A (ja) | 1991-05-07 | 1991-05-07 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101080A JPH04331535A (ja) | 1991-05-07 | 1991-05-07 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04331535A true JPH04331535A (ja) | 1992-11-19 |
Family
ID=14291127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101080A Withdrawn JPH04331535A (ja) | 1991-05-07 | 1991-05-07 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04331535A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1013473A (ja) * | 1996-06-24 | 1998-01-16 | Nippon Denki Ido Tsushin Kk | バッファエリア管理方法 |
-
1991
- 1991-05-07 JP JP3101080A patent/JPH04331535A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1013473A (ja) * | 1996-06-24 | 1998-01-16 | Nippon Denki Ido Tsushin Kk | バッファエリア管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0996069B1 (en) | Method of transferring image data using a IEEE 1394 bus | |
| WO1987007408A1 (en) | Information transfer method and arrangement | |
| KR100311707B1 (ko) | 데이타 통신 시스템, 데이타 통신 방법, 데이타 통신 장치 및 디지탈 인터페이스 | |
| JPH04331535A (ja) | データ転送制御装置 | |
| JPH05276221A (ja) | 受信制御方式 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPS582496B2 (ja) | デ−タ転送方式 | |
| US7177997B2 (en) | Communication bus system | |
| JPS61100049A (ja) | パケツト交換回線制御方式 | |
| JPH05292123A (ja) | パケット交換システム | |
| JP2502769B2 (ja) | 通信制御装置 | |
| KR100382638B1 (ko) | 홈네트웍 시스템 및 그 채널 할당 방법 | |
| JPS61279969A (ja) | デ−タバツフア管理方式 | |
| JPH05268291A (ja) | デ−タバッファ管理システム | |
| JPS61103340A (ja) | パケツト交換回線制御方式 | |
| JPH0133981B2 (ja) | ||
| KR950001516B1 (ko) | 패킷교환의 흐름제어 방법 | |
| JP3414486B2 (ja) | ノードの通信装置 | |
| JPH03278643A (ja) | パケット交換装置 | |
| JPS60172861A (ja) | 信号処理方式 | |
| JPS6058747A (ja) | 蓄積交換機における同報通信方式 | |
| JPS62221238A (ja) | パケツト転送処理装置 | |
| JPH01276940A (ja) | データ転送制御装置 | |
| JPH1011353A (ja) | データ送信装置 | |
| JPH06232878A (ja) | 構内網通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |