JPS60172861A - 信号処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は通信回線と信号、バケツ１−等のデータ（以下
、単に「データ」という）の送受信を行う信号処理方式
に関し、特にデータ送信時に効率的な送信制御を可能と
する信号・処理方式に関するものである。

〔発明の背景〕

データ端末装置を網に接続し、目的とする相手と通信す
るためには、以下に示す如き取決め、すなわち、プロト
コルが正しく守られている必要がある。上記プロトコル
はその内容によって第１図（ａ）、（ｂ）に示す如く、
多段階に分類されている。

なお、図で破線で囲んだ部分１は、ＣＣ’ＩＴＴ勧告ｘ
、２５に規定されている範囲を示している。

以下、上記プロトコルのうち、レベル２のリンク制御プ
ロトコルを処理する信号処理装置における従来技術の′
問題点を説明する。

第２図は、送受信回路部、信号処理部、制御部等から成
る、従来の信任処理′ｉ＆装置における送信制御の基本
シーケンスを示すものであり、マ印は制御部からの送信
要求を、また、ｖ印は信号処理部による周期処理時点を
示している。

上記シーケンスにおいては、送信する通信回線の送信終
了報告キューを信号処理部が識別し、制御部からの次の
データ送信要求があるか否かの判断を行い、該要求があ
る場合には優先度の高いデータから順に送信するよう制
御して、データ転送部の動作によりバッファメモリから
送受信回路部へデータ転送を行い、通信回線にデータを
送信するようにしていた。

このため、１つの送信データと次の送信データとの間の
時間間隔には、信号処理部における処理時間（第２図の
「Ｔ」）が加わり、通信回線を介した信号処理システム
間のデータのやり取りに要する時間が長くなり通信回線
のスループットが低下すると同時に、接続遅延時間が増
大するという問題があった。

［発明の目的〕 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の信号処理方式における上述の如き
問題を解消し、効率的なデータ送信制御を可能とする信
号処理方式を提供することにある。

〔発明の概要〕

本抛明の要点は、データ送信要求が発生した時点で、該
データ送信要求を予め送信要求記憶手段に設定しておき
、送受信回路部は該送信要求記憶手段内に設定されたデ
ータ送信要求情報を識別してデータを送信するとともに
、優先度のあるデータの送出に関する制御を送受信回路
部で行うようにして、信号処理部の負荷を軽減した点に
ある。

〔発明の実施例〕

以下、本発明の実施例を図面に基づいて詳細に説明する
。

第３図は本発明の一実施例である信号処理システムを示
すブロック図である。図において、１１はＮ回線多重さ
れた入出力回線、１２は該入出力回線１１を介してデー
タの送受信を行う送受信回路部、１３は通信呼の呼制御
機能を実行する制御部、１４は上記入出力回線１１の管
理、再送等の機能を有する信号処理部、１５は上記制御
部１３と信号処理部１４等との間のインタフェース機能
を有する制御インタフェース部、１６は通信回線に送信
するデータあるいは通信回線からの受信データを蓄える
バッファメモリ、１７は上記制御部１３がら制御インタ
フェース部１５を介して発せられる送信要求を上記信号
処理部１４を介して回線インタフェース部に、伝える送
信要求メモリ部、１８腎上記バツフアメモリ１６と送受
信回路部１２との間でＤＭＡ転送等を用いてデー・夕転
送を行うデータ転送部、１９は上記各部を接続するバス
を示している。

以下、本実施例の信号処理システムを、ディジタル交換
機においてディジタル加入者線信号の終端機能として用
いた場合を例にとり、データ送信時における動作を説明
する。

ディジタル加入者線信号方式としては、公知の如く、ア
ウトチャネルの共通線形式で、平衡形のＨＤＬＣ（ＣＣ
ＩＴＴ勧告Ｘ、２５　ＬＡＰ−Ｂｌ拠、日本電信電話公
社編、技術参考資料［パケット交換サービスのインタフ
ェースＪ　（１９８０）参照）を基本とし、多重チャネ
ルの制御機能１回線交換とパケット交換でのディジタル
加入者線の共用制御機能および信号チャネルを用いたパ
ケット通信機能を可能トし、０８Ｉ（開放型階層化）モ
デルに従った電気・物理レベル、リンクレベル、＃Ｉレ
ベルの３階層化された構造のプロトコルとしている等の
特徴を有する方式が標準化されつつある。

本信号処理システムを上記ディジタル加入者線信号の終
端機能に適用した場合、前記入出力回線ｌｌは加入者線
、あるいはこれらを多重化した信号チャネルに相当し、
本信号処理システムはこれらの３階層のプロトコルを終
端するシステムとして位置付けられる。なお、電気・物
理レベルは、図示さ九ていない回線終端部により終端さ
れる。

呼粋理機能を実行する制御部１３がら発せられたデータ
送信要求は、制御インタフェース部１５およびバス１９
を介して信号処理部１４に伝えられ該信号処理部１４か
ら送信要求メモリ部１７に格納される。

送受信回路部１２は入出力回線ｉｉの各信号チャネルご
とにデータ送信終了を管理するとともに、各信号チャネ
ルごとに送信要求フラグが設定されたがどうかを管理し
ており、ある信号チャネルにつｂ）で、データ送信終了
時に送信要求フラグが設定されていることを識別すると
、速やかに該信号チャネルに対して次のデータを送信す
べく、データ転送部１８に転送要求を発し、データ転送
部Ｉ８は上記転送要求を受けると、速やかにバッファメ
モリ１６から送受信回路部１２にデータを転送させる。

このようにして、データ送信終了から次のデータをバッ
ファメモリ１６から取出して送信する一連の送信動作中
に、信号処理部１４の処理が直接関与しないため、デー
タ送信間隔を短縮することができる。なお、上記信号処
理部１４は、一般には、プロトコル仕様の拡張、変更等
に対し融通性を確保可能な如く、プロセッサ等によって
構成されるものである。また、上記バス１９も実現上の
一例であり、各部間同志の情報授受を実現するものであ
れば良い。

第４図は上記送信要求メモリ部１７とその周辺の詳細な
ブロック図である。上記送信要求メモリ部１７は、各信
号チャネルごとに送信データの優先度に応じた送信要求
フラグを格納する送信要求メモリ２１．該送信要求メモ
リ２１をアドレスするアドレス発生回路２２．該アドレ
ス発生回路２２から出力されるアドレス情報と前記信号
処理部工４からのアドレス情報のいずれかを選択するセ
レクタ２３．上記アドレス情報を有効として送信要求メ
モリ２１に書込むタイミングを与えるタイミング回路２
４から構成されている。なお、２５は上記送信要求メモ
リ２１への書込みあるいは読出しを行うデータ線、１２
ａは上記送信要求メモリ２１の読出し結果から次に送信
すべきデータを識別、決定する、前記送受信回路部１２
中の制御回路を示している。

今、前記制御部（１３）からのデータ送信要求が信号処
理部Ｉ４に伝えられると、該信号処理部１４は上記タイ
ミング回路２４からの書込みタイミングにより指定され
る時間に、送信要求のあった信号チャネルをアドレス情
報として、上記送信要求メモリ２１に送信要求フラグを
設定する。

一方、送受信回路部１２は各信号チャネルについてデー
タ送信終了を監視しており、これらのうちのある信号チ
ャネルに関して送信終了を検知すると、速やかに、該信
号チャネル番号をアドレス発生回路２２に報告する。こ
れにより、アドレス発生回路２２は上記送信要求メモリ
２１上の同一信号チャネルを指定するアドレスを発生す
る。上記アドレスはセレクタ２３を通り、タイミング回
路２４の制御の下に送信要求メモリ２１をアクセスし、
当該信号チャネルに関する送信要求情報を、データ線２
５を介して読出す。

第５図に上記送信要求メモリ２１の内容の一例を示す。

該送信要求メモリ２１は、処理信号チャネル分として、
１０２４信号チャネルのアドレスを有している。各々の
信号チャネルに対応するエリアには信号用として２個（
Ｓ。、Ｓ、）、パケット用として１個（Ｐ）のエリアが
設けられている。

これらのエリアはデータの優先度の種類、トラヒックに
応じて設けられるものである。第５図の例において、信
号用にＳ、、Ｓ、の２個のエリアを設けたのは、信号の
トラヒックが高いことと。

制御回路１２ａ（第４図参照）で順序制御をしないで済
ませるためである。ここでは、優先度として、信号、パ
ケットの２種類を規定している。

上記送信要求メモリ２１に対する信号処理部１４がらの
信号Ｓ。、Ｓ、の書込みは、図示されていない書込みポ
インタにより行われる。また、読出しは同じく図示され
ていない読取りポインタによりエリアＳ、、Ｓｌが指定
されることにより行われる。信号エリアに送信要求フラ
グが設定されている場合、信号を読出すと同時に読取り
ポインタを１個歩進させる。

なお、信号読出し時には、同時にパケットエリア（Ｐ）
も読取り、信号エリアに送信要求フラグが設定されてい
ない場合のみ、パケット送信要求フラグを有効とする。

ｓ、、ｓ、、ｐいずれの送信要求フラグも、読取られた
後は自動的にリセットされる。

上記送信要求メモリ２１の各信号チャネルごとに送信要
求の有無が調べられた結果、送信要求がある場合には、
上述の如き優先度に従って先に示したデータ転送部１８
に該信号チャネルのデータ転送要求が発出される。デー
タ転送部１８は該転送要求に従って、予め、信号処理部
１４からデータ転送部１８に格納さ肛ている該信号チャ
ネルに対し、バス１９を介してバッファメモリ１Ｇをア
クセスし、ＤＭＡ転送等によりデータを送受信回路部１
２に転送する。送受信回路部１２に転送されたデータは
、送受信回路部１２の自律動作により、入出力回線１１
に送信される。

第６図は本実施例の信号処理装置における送信制御のシ
ーケンスを示すものである。第２図と比較すると、信号
処理部における処理時間がなくなった分だけ、送信の際
の待ち時間が短縮されていることが理解されよう。

上述の如く、本実施例によれば、送信要求が発生した時
点で該送信要求を、送信要求メモリ内に予め、フラグと
して設定しておき、送受信回路部およびデータ転送部の
動作により、信号処理部を実質的に介することなく、デ
ータを送信可能とするとともに、送信データの優先度の
処理をも、信号処理部を介することなく実行可能とする
ため、送信データ間隔を短縮することができる。

上記実施例においては、本発明を、ディジタル加入者線
信号の終端機能に適用した場合を示したが、本発明はこ
れに限定されるべきものではなくディジタル交換機を始
め、電子割算機、データ処理装置等、各種のデータ通信
を行うシステムに幅広く適用可能であることは言うまで
もない。

また、例えば、第４図に示したアドレス発生回路２２を
送信要求メモリ部内でなく、送受信回路部内に設けると
いう如き当業者が容易に可能な構成の変更は、本発明の
技術範囲内に含まれるものであることも言うまでもない
。

〔発明の効果〕

以上述べた如く５本発明によｈば、データ送信要求が発
生した時点で、該データ送信要求を予め送信要求記憶手
段に設定しておき、送受信回路部は該送信要求記憶手段
内に設定されたデータ送４ｆ３要求情報を識別してデー
タを送信するとともに、優先度のあるデータの送出に関
する制御を送受信回路部で行うようにしたので、信号処
理部の負担を軽減し、効率的なデータ送信制御を可能と
する信号処理方式を実現することができるという顕著な
効果を奏するものである。

【図面の簡単な説明】

第１図はプロトコルの説明図、第２図は従来の信号処理
装置における送信制御のシーケンスを示す図、第３図は
本発明の一実施例である信号処理システムのブロック図
、第４図はその要部を示すブロック図、第５図は送信要
求メモリの内容の一例を示す図、第６図は実施例のシー
ケンスを示す図である。 １１：入出力回線、１２：送受信回路部、１３：制御部
。 １４：信号処理部、１６：バッファメモリ、１７：送信
要求メモリ部、１８：データ転送部、２１：送信要求メ
モリ、２２ニアドレス発生回路、２３：セレクタ、２４
：タイミング回路。

Claims (1)

【特許請求の範囲】
1. （１）−信回線とデータを送受信する送受信回路部と、
   通信回線の管理を行う信号処理部と、データを蓄積する
   バッファ記憶部と、上記送受信回路部と上記信号処理部
   との間のデータｉ送を行うデータ転送部と、接続制御、
   データ転送処理制御等を行う制御部を有する信号処理シ
   ステムにおいて、データ送信要求を記憶するデータ送信
   要求記憶部を設け、データ送信要求発生時には該要求を
   その優先度とともに上記データ送信要求記憶部に設定し
   、送受信回路部がデータ送信終了時に上記データ送信要
   求記憶部の内容を読取り、データ送信要求が設定されて
   いる場合には上記データ転送部に転送要求を発出し、直
   接上記バッファ記憶部から送受信回路部にデータを転送
   することを特徴とする信号処理方式。