JP2841505B2

JP2841505B2 - 通信制御装置

Info

Publication number: JP2841505B2
Application number: JP1194291A
Authority: JP
Inventors: 達夫石原
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1989-07-28
Filing date: 1989-07-28
Publication date: 1998-12-24
Anticipated expiration: 2013-12-24
Also published as: JPH0360253A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ディジタル通信端末の通信制御を行う通信
制御装置に関するものである。

［従来の技術］従来の通信制御装置の受信部は次のように構成されて
いる。すなわち、複数のフレーム信号を受信して蓄積で
きる受信バッファ、回線インターフェース部およびこの
回線インターフェース部から受信したフレーム信号のア
ドレス，フレーム長，フレームシーケンス等の正常性を
チェックし送信順序番号と受信バッファの受信状態から
受信バッファへの転送先を決定して転送するCPUから構
成されている。また、従来の通信制御装置が実行する通
信手順は、GO−BACK−Ｎ方式と呼ばれる通信手順により
行われている。すなわち、送信側が送信順序番号を有す
るフレーム信号をこの番号順に連続して受信側に対して
送信し、このとき受信側から送信順序番号の再送を要求
されたら、このとき既にこの再送要求された送信順序番
号以上の送信順序番号を送信していても、送信側は再送
要求された送信順序番号から連続した番号順で送信し直
すものとなっている。

そして、このGO−BACK−Ｎ方式のうちの１つの方式で
あるX.25リジェクト通信手順を実行する通信制御装置の
受信部は、受信したフレームの送信順序番号の次の送信
順序番号を受信状態番号として有してして、次に受信し
たフレームの送信順序番号がこの受信状態番号と一致し
かつ、他の受信条件、すなわちアドレス，フレーム長，
フレームチェックシーケンス等が正常であればこのフレ
ームを受信してこの受信状態を更新する。そして、受信
したフレームの送信順序番号が受信状態番号を超えた場
合は、例え他の受信条件を満足していてもこのフレーム
以降に受信されるフレーム信号を全て廃棄し、送信側に
対して受信状態番号を付加したリジェクトフレーム信号
を送信する。

そして、このリジェクトフレーム信号を受信した送信
側は、この受信状態番号に一致した送信順序番号から逐
一再送するようになっているため、外部への出力の制限
がなければ、送信部ではフレーム１つ分の受信バッファ
を設けてこの連続した順序で到来する受信情報を受信し
て外部に送出できる。

一方、衛星回線のように伝搬遅延の大きいしかも高速
の回線の通信手順には、選択再送（Selective Repea
t）方式が使用されている。この方式においては、送信
側は受信部から再送要求があったフレーム信号だけを再
送するようになっている。そして、受信部はフレーム信
号の送信順序番号が不連続となっていてもこのフレーム
信号を受信した後、送信側に対して再送要求を送信し、
その後送信側から連続した送信順序番号を受信したとき
にこの連続した送信順序番号に基づくフレーム信号を受
信して外部に送出するものとなっている。

［発明が解決すようとする課題］上述した従来の通信制御装置は、これに使用される通
信手順が伝搬遅延の大きいかつ、高速回線である衛星回
線のような場合には適していない。すなわち、GO−BACK
−Ｎ方式方式と呼ばれる通信手順は、回線の伝送エラー
があったとき、受信側からの再送要求が送信側に届くま
でに、送信側では既に大量のフレーム信号を送信してい
て、これを再送要求があったフレーム信号から再送する
ことになり、伝送効率が著しく低下するという問題があ
った。また、選択再送方式と呼ばれる通信手順は、再送
要求を送信して連続した送信順序番号に基づくフレーム
信号を受信したとき、CPUが受信バッファに蓄積された
複数の受信データおよび受信した送信順序番号から外部
に転送するデータを決定して、このデータを転送してい
るためにその転送処理に要する時間がかかり、伝送効率
が向上できないという問題があった。

［課題を解決するための手段］このような課題を解決するために本発明の通信制御装
置は、回線インターフェース部から到来する通信フレー
ム信号の一時記憶を行うFIFOメモリと、受信した通信フ
レーム信号が外部へ送信されるフレーム信号（特殊情
報）の場合は制御信号を出力する受信判断部と、記憶部
を有し、受信した通信フレーム信号の送信・未送信状態
をこの通信フレーム信号に対応する送信順序番号と関連
づけて記憶部に記憶するとともに、受信判断部からの制
御信号を受信すると記憶部の記憶状態に基づき通信フレ
ーム信号の転送指示を行う受信ステータス管理部と、こ
の転送指示に基づいてFIFOメモリに記憶されている通信
フレーム信号を受信バッファに転送するとともに、この
転送の終了後受信バッファから外部に転送するDMA制御
部とを備えたものである。

［作用］受信判断部は、通信フレーム信号の中の特殊情報を抽
出すると、受信ステータス管理部に対して制御信号を送
出する。そして、受信ステータス管理部は、この制御信
号を受信して記憶された送信順序番号の状態に基づき通
信フレーム信号の転送指示を行う。この結果、通信フレ
ーム信号は外部に転送される。

［実施例］次に、本発明についつ図面を参照して説明する。

図は本発明の通信制御装置の一実施例を示すブロック
図である。同図において、１は回線（図示せず）と接続
されたSIO部（回線インターフェース部）、２は競合制
御部、３はCPU、４は主メモリ、5,7はFIFO（First In
First Out）メモリ、6,8は受信判断部、９は受信バ
ッファ、10は受信ステータス管理部、11はDMA（Direct
Memory Access）制御部である。そして、ａはリセッ
ト信号、ｂはチャンネル１起動要求信号（制御信号）、
ｃは受信中断信号、ｄは割り込み信号、ｅはチャンネル
1DMA要求信号、ｆはチャンネル1DMA完了信号、ｇはチャ
ンネル2DMA要求信号、ｈはチャンネル2DMA完了信号、ｉ
はDMAアドレス信号である。なお、この回線は衛星回線
であり伝送速度768Kbpsでフレーム長を固定とし、モジ
ュロは128である。また、競合制御部２はSIO部１からの
データとCPU3からSIO部１へのデータの競合を制御する
もので、SIO部１が回線からのデータを受信中ではない
限りのSIO部１をアクセスしてCPU3からのデータを回線
上に送信できる。

そして、SIO部１は回線インターフェース用のLSIで構
成され、回線を介して送信側に送信するときは、アドレ
スフィールド、制御フィールドおよび情報フィールドか
ら構成されるデータをHDLCフレーム信号として回線上に
送信する。また、送信側から回線を介して送信側である
本通信制御装置にHDLCフレーム信号が到来したときはこ
の信号を受信して、アドレスフィールド、制御フィール
ドおよび情報フィールドの８ビットデータに変換して、
FIFOメモリ5,7に送出して一時記憶させるとともに、こ
のデータを受信判断部6,8に送出する。この８ビットデ
ータを受信した受信判断部６では、これらのデータの中
からアドレスフィールド信号および制御フィールド信号
をラッチして次のように判断し制御を行う。すなわち、
この受信したデータがCPU3に対する制御情報であってか
つ、このときSIO部１から送出されるFCS（フレームシェ
ックシーケンス）信号が正常であるときは、CPU3に対し
て割り込み信号ｄを送出し、CPU3にFIFOメモリ５に記憶
された回線からのデータの主メモリ３に転送させて記憶
させる。また、受信判断部６は受信したデータがCPU3に
対する制御情報でないときまたはFCS信号が異常のとき
はFIFOメモリ５にリセット信号ａを送出して、FIFOメモ
リ５をクリアする。

また、この８ビットデータを受信した受信判断部８で
は、受信判断部６と同様にこれらのデータの中からアド
レスフィールド信号および制御フィールド信号をラッチ
して次のように判断し制御を行う。すなわち、この受信
したデータが受信バッファ９を介して外部（図示せず）
に送出される情報（特殊情報）でありかつ、このときSI
O部１から送出されるFCS信号が正常であるときは、制御
フィールド信号から送信順序番号（以下、NSという）を
抽出して、受信ステータス管理部10に対してこのNSとチ
ャンネル１起動要求信号ｂとを送出する。また、受信判
断部８は、受信したデータが外部に送出する情報ではな
いとき、またはFCS信号が異常のときはFIFOメモリ７に
リセット信号ａを送出して、FIFOメモリ７をクリアす
る。また、受信判断部８は、受信ステータス管理部10か
ら受信中断信号Ｃを入力したときも同様にFIFOメモリ７
をクリアする。

こうして、受信判断部８が受信ステータス管理部10に
チャンネル１起動要求信号ｂを送出することにより、受
信ステータス管理部10はDMA制御部11にチャンネル1DMA
要求信号ｅを送出してFIFOメモリ７に記憶されたデータ
を受信バッファ９に転送させる。その後、受信ステータ
ス管理部10は、DMA制御部11にチャンネル2DMA要求信号
ｇを送出して受信バッファ９に転送されたデータを外部
に転送させる。なお、受信バッファ９は、ランダムアク
セスメモリで構成され128個のフレーム信号が記憶でき
る。

次に、受信ステータス管理部10の動作について更に詳
述する。受信ステータス管理部10は、128個のフリップ
フロップと１個の７ビット２進カウンタとで構成されて
いる。そして、この128個のフリップフロップは、受信
したフレーム信号のNSの０から127までの番号に対応し
ている。今、DMA制御部11に対してチャンネル1DMA要求
信号ｅを送出し、FIFOメモリ７から受信バッファ９にデ
ータ転送が完了すると、このNSに該当するフリップフロ
ップがセットされる。そして、DMA制御部11に対してチ
ャンネル2DMA要求信号ｇを送出し、受信バッファ９から
外部にデータ転送が完了すると、このNSに該当するフリ
ップフロップがリセットされる。また、７ビット２進カ
ウンタは、初期状態では「０」にセットされ、チャンネ
ル2DMA要求信号ｇによる転送が完了する毎にカンウント
アップされる。

そして、受信ステータス管理部10は、受信判断部８か
らNSとともにチャンネル１起動要求信号ｂを受け付ける
と、このNSが未受信であってかつ、NSに該当するフリッ
プフロップが「０」であり、DMA制御部11が転送動作中
でなければ、DMA制御部11に対して次のようなチャンネ
ル1DMA要求信号を送出する。すなわち、受信ステータス
管理部10は、DMA制御部11に対してこのNSの値から７ビ
ット２進カウンタ値をモジュロ128で減算したメモリ上
位アドレス値として含むチャンネル1DMA要求信号ｅを送
出する。

また、受信ステータス管理部10は、次のような場合に
はチャンネル1DMA要求信号ｅを送出しない。すなわち、
チャンネル２のDMAデータ転送動作中のとき、またはNS
に対応するフリップフロップがセットされて「１」であ
るとき、またはNSが既に受信されこれが外部に送信され
て既にこのフリップフロップがリセットされ「０」にな
っているときは、チャンネル1DMA要求信号ｅを送出せ
ず、授信判断部８に対して受信中断信号ｃを送出して、
FIFOメモリ７をクリアさせる。

そして、受信ステータス管理部10は、チャンネル1DMA
要求信号ｅを送出して、DMA制御部11によりFIFOメモリ
７から受信バッファ９へのデータ転送が行われて、その
結果DMA制御部11からDMAの動作が完了したことを示すチ
ャンネル1DMA完了信号ｆを受け付けると、NSに該当する
フリップフロップをセットする。

次に、受信ステータス管理部10は、７ビット２進カウ
ンタの値と同じ値のNSに該当するフリップフロップ（上
記でセットしたフリップフロップ）がセットされている
ときは、DMA制御部11に対してこのNSの値から７ビット
２進カウンタの値をモジュロ128で減算した値をメモリ
上位アドレス値として含むチャンネル2DMA要求信号ｇを
送出する。この結果、DMA制御部11によって受信バッフ
ァ９から外部へのデータ転送が行われDMA制御部11から
データ転送動作の終了を示すチャンネル2DMA完了信号ｈ
が送出されると、受信ステータス管理部10はこの信号を
受け付けて、該当するフリップフロップをリセットし、
７ビット２進カウンタをカウントアップする。そして、
その後このカウントアップしたカウンタ値と同じ値のNS
に該当するフリップフロップがセットされているとき
は、このNSに係る外部へのデータ転送が優先し、このと
き受信判断部８からチャンネル１起動要求信号ｂを受信
しても、受信判断部８に対して受信中断信号ｃを送出し
て、FIFOメモリ７をクリアさせる。このように順次７ビ
ット２進カウンタをカウントアップさせてFIFOメモリ７
および受信バッファ９に記憶されたデータを順次、送信
順序番号NSの順に外部に転送させる。

なお、本実施例においては、NSに該当するフリップフ
ロップの値が「０」であって、これが未受信なのか、ま
たは既に受信して外部に送信したのかを受信側で判断で
きるようにするために、後述するように送信側では受信
側の状態を検出して、この７ビット２進カウンタ値にモ
ジュロ128で64を加算した値までのNSのフレーム信号し
か送信しないものとなっている。従って、受信側におい
ては、７ビット２進カウンタ値から７ビット２進カウン
タ値に対してモジュロ128で64を加算した値までのNSで
あれば、このNSに係るデータはまだ外部に送信されてい
ないと判断する。

また、受信ステータス管理部10は、CPU3と接続されて
おり、CPU3では上記したように受信側の状態、すなわち
この受信ステータス管理部10内の７ビット２進カウンタ
の値と128個のフリッフロップの値とを読み出して送信
側に対して送信する。一方、送信側においてはこの受信
した受信側の状態と受信側で送信した通信フレーム信号
の送信順序番号の履歴とによって再送する通信フレーム
信号を決定する。

次に、DMA制御部11の詳細な動作を説明する。受信ス
テータス管理部10からチャンネル1DMA要求信号ｅを受信
すると、この信号ｅの中に含まれるメモリ上位アドレス
値をDMAアドレス信号ｉの上位アドレスとして出力し、
フレーム長で示されるデータをFIFOメモリ７から取り出
して受信バッファ９にDMA転送する。そして、この転送
が終了すると、受信ステータス管理部10に対してチャン
ネル1DMA完了信号ｆを送出する。また、送信ステータス
管理部10からチャンネル2DMA要求信号ｇを受信すると、
この信号ｇに含まれるメモリ上位アドレス値をDMAアド
レス信号ｉの上位アドレスとして出力し、フレーム長で
示されるデータを受信バッファ９から取り出して外部に
DMA転送する。そして、この転送が終了すると、受信ス
テータス管理部10に対してチャンネル2DMA完了信号ｈを
送出する。

以上説明したように、本発明の通信制御装置によれ
ば、回線から外部へ転送する情報の通信フレーム信号を
受信したとき、受信判断部８は受信ステータス管理部10
に対してNSとともにチャンネル１起動要求信号ｂを送出
する。そして、受信ステータス管理部10はこのNSおよび
チャンネル１起動要求信号ｂを受信して、記憶されたNS
の受信状態に基づきこの受信した通信フレーム信号を外
部にDMA転送することができ、処理時間がかかるCPU3の
データ受信処理を介さずにハード的にDMA転送が行え
て、受信処理能力を向上できる。

［発明の効果］以上説明したように本発明の通信制御装置によれば、
受信判断部が通信フレーム信号の中の特殊情報を抽出す
ると、受信ステータス管理部に対して制御信号を送出
し、受信ステータス管理部は、この制御信号を受信して
記憶された送信順序番号の状態に基づき通信フレーム信
号の転送指示を行って外部に転送させるようにしたの
で、ハード的に通信フレーム信号の転送処理が行えて、
運送処理に要する時間が少なく、伝送効率を向上できる
という効果がある。

【図面の簡単な説明】

図は本発明の通信制御装置の一実施例を示すブロック図
である。１……SIO部、２……競合制御部、３……CPU、４……主
メモリ、5,7……FIFOメモリ、6,8……受信判断部、９…
…受信バッファ、10……受信ステータス管理部、11……
DMA制御部。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 29/02 H04L 13/08 G06F 13/00

Claims

(57)【特許請求の範囲】

【請求項１】回線インターフェース部、受信バッファお
よびCPUを備え、到来する送信順序番号の付加された通
信フレーム信号を受信して前記受信バッファに記憶する
とともに、この受信バッファに記憶された通信フレーム
信号を連続した前記送信順序番号の順に外部に送信する
通信制御装置において、前記回線インターフェース部から到来する前記通信フレ
ーム信号の一時記憶を行うFIFOメモリと、受信した前記通信フレーム信号が外部へ送信されるフレ
ーム信号の場合は制御信号を出力する受信判断部と、記憶部を有し、受信した前記通信フレーム信号の送信・
未送信状態をこの通信フレーム信号に対応する前記送信
順序番号と関連づけて記憶部に記憶するとともに、前記
受信判断部からの制御信号を受信すると記憶部の記憶状
態に基づき前記通信フレーム信号の転送指示を行う受信
ステータス管理部と、この転送指示に基づいて前記FIFOメモリに記憶されてい
る前記通信フレーム信号を前記受信バッファに転送する
とともに、この転送の終了後受信バッファから外部に転
送するDMA制御部とを備えてなる通信制御装置。