JPH04239369A - 共有記憶装置制御方式 - Google Patents
共有記憶装置制御方式Info
- Publication number
- JPH04239369A JPH04239369A JP248391A JP248391A JPH04239369A JP H04239369 A JPH04239369 A JP H04239369A JP 248391 A JP248391 A JP 248391A JP 248391 A JP248391 A JP 248391A JP H04239369 A JPH04239369 A JP H04239369A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- central processing
- processing unit
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 90
- 238000012545 processing Methods 0.000 claims abstract description 52
- 238000013500 data storage Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複数の中央処理装置が共
有記憶装置を介して接続されている情報処理システムに
関し、特に共有記憶装置制御方式に関する。
有記憶装置を介して接続されている情報処理システムに
関し、特に共有記憶装置制御方式に関する。
【０００２】
【従来の技術】従来の複数の中央処理装置の各中央処理
装置が他中央処理装置との間でデータの授受を行う際の
制御方式は、各中央処理装置が相手の中央処理装置に通
信機構を介して割り込みで通知し、宛先が応答すると自
中央処理装置の主記憶装置から相手中央処理装置の主記
憶装置へデータ転送を入出力制御部を介して行っていた
。
装置が他中央処理装置との間でデータの授受を行う際の
制御方式は、各中央処理装置が相手の中央処理装置に通
信機構を介して割り込みで通知し、宛先が応答すると自
中央処理装置の主記憶装置から相手中央処理装置の主記
憶装置へデータ転送を入出力制御部を介して行っていた
。
【０００３】
【発明が解決しようとする課題】上述した従来の複数の
中央処理装置の制御方式は、相手中央処理装置への割り
込み要求と割り込み確認等の割り込み処理、チャネル等
の入出力制御部を介したデータ転送を行う為データ転送
効率がよくなかった。
中央処理装置の制御方式は、相手中央処理装置への割り
込み要求と割り込み確認等の割り込み処理、チャネル等
の入出力制御部を介したデータ転送を行う為データ転送
効率がよくなかった。
【０００４】
【課題を解決するための手段】第１の発明は、複数の中
央処理装置が直接アクセス出来る共有記憶装置を介して
データの送受信を行う情報処理システムにおける共有記
憶装置制御方式において、前記共有記憶装置が前記各中
央処理装置対応に転送データを格納する転送データ格納
エリアと前記転送データの転送先中央処理装置を示すデ
ータ転送方向表示ビット及び前記転送データ格納エリア
が使用中か使用済かを示す使用中／使用済表示ビットと
を備え、前記中央処理装置からの転送要求があると前記
中央処理装置対応の前記使用中／使用済表示ビットが使
用済表示を示している時に前記転送要求を受け付け前記
使用中／使用済表示ビットを使用中表示にセットし前記
転送要求とともに送られる転送先データを前記中央処理
装置対応のデータ転送方向表示ビットにセットし前記転
送要求とともに送られる前記転送データを前記中央処理
装置対応の転送データ格納エリアにセットする受信処理
と前記転送データ格納エリアにセットされた前記転送デ
ータを前記対応するデータ転送方向表示ビットで示され
る前記転送先中央処理装置に転送し前記使用中／使用済
表示ビットを使用済表示にセットする転送処理とを行う
記憶制御部を有することを特徴とする。
央処理装置が直接アクセス出来る共有記憶装置を介して
データの送受信を行う情報処理システムにおける共有記
憶装置制御方式において、前記共有記憶装置が前記各中
央処理装置対応に転送データを格納する転送データ格納
エリアと前記転送データの転送先中央処理装置を示すデ
ータ転送方向表示ビット及び前記転送データ格納エリア
が使用中か使用済かを示す使用中／使用済表示ビットと
を備え、前記中央処理装置からの転送要求があると前記
中央処理装置対応の前記使用中／使用済表示ビットが使
用済表示を示している時に前記転送要求を受け付け前記
使用中／使用済表示ビットを使用中表示にセットし前記
転送要求とともに送られる転送先データを前記中央処理
装置対応のデータ転送方向表示ビットにセットし前記転
送要求とともに送られる前記転送データを前記中央処理
装置対応の転送データ格納エリアにセットする受信処理
と前記転送データ格納エリアにセットされた前記転送デ
ータを前記対応するデータ転送方向表示ビットで示され
る前記転送先中央処理装置に転送し前記使用中／使用済
表示ビットを使用済表示にセットする転送処理とを行う
記憶制御部を有することを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は、本発明の一実施例を示すシステム
構成のブロック図である。
構成のブロック図である。
【０００７】複数の用途または機能が特定化された中央
処理装置１〜３と各中央処理装置１〜３から入出力制御
部を介さずに直接アクセスできる共有記憶装置４とで構
成される。また、共有記憶装置４は、中央処理装置１〜
３と共有記憶装置４とのデータ転送を制御する記憶制御
部１１と、予め各中央処理装置１〜３との転送用として
決められた設定エリアを有し、転送先中央処理装置１〜
３を示すデータ転送方向を各中央処理装置１〜３毎にＡ
１，Ｂ１，Ｃ１に区分して記憶するデータ転送方向表示
ビット１２と、転送データを記憶しておくエリアが使用
中か使用済かを各中央処理装置１〜３毎にＡ２，Ｂ２，
Ｃ２に区分して表示する使用中／使用済表示ビット１３
と、各中央処理装置１〜３毎にＡ３，Ｂ３，Ｃ３として
構成された転送データ記憶部１４とから構成される。
処理装置１〜３と各中央処理装置１〜３から入出力制御
部を介さずに直接アクセスできる共有記憶装置４とで構
成される。また、共有記憶装置４は、中央処理装置１〜
３と共有記憶装置４とのデータ転送を制御する記憶制御
部１１と、予め各中央処理装置１〜３との転送用として
決められた設定エリアを有し、転送先中央処理装置１〜
３を示すデータ転送方向を各中央処理装置１〜３毎にＡ
１，Ｂ１，Ｃ１に区分して記憶するデータ転送方向表示
ビット１２と、転送データを記憶しておくエリアが使用
中か使用済かを各中央処理装置１〜３毎にＡ２，Ｂ２，
Ｃ２に区分して表示する使用中／使用済表示ビット１３
と、各中央処理装置１〜３毎にＡ３，Ｂ３，Ｃ３として
構成された転送データ記憶部１４とから構成される。
【０００８】各々の中央処理装置１〜３は独立したＯＳ
の元で動作し、中央処理装置間のデータの授受は共有記
憶装置４を介して行う本発明の情報処理システムにおい
て、各中央処理装置１〜３からの転送要求コマンドを記
憶制御部１１が受けると、転送要求コマンドを解読して
要求した中央処理装置対応の使用中／使用済表示ビット
１３が使用済表示をしている場合に受け付け、転送デー
タ記憶部１４に転送データを、中央処理装置間のデータ
転送方向表示ビット１２に転送先中央処理装置番号を及
び使用中／使用済表示ビット１３に使用中表示を中央処
理装置１〜３別にセットするとともに更新された転送デ
ータ記憶部１４におけるＡ３〜Ｃ３に該当する転送先中
央処理装置１〜３に更新されたことを記憶制御部１１を
介して通知すると共に、転送先中央処理装置１〜３が転
送データを受け取ったことを確認した時に中央処理装置
間のデータ転送方向表示ビット１２のＡ１〜Ｃ１及び使
用中／使用済表示ビット１３のＡ２〜Ｃ２における該当
ビットを記憶制御部１１を介してリセットする。即ち、
データ転送方向表示ビットは転送方向を示さないＮＵＬ
Ｌとし、使用中／使用済表示ビットは使用済表示にする
。
の元で動作し、中央処理装置間のデータの授受は共有記
憶装置４を介して行う本発明の情報処理システムにおい
て、各中央処理装置１〜３からの転送要求コマンドを記
憶制御部１１が受けると、転送要求コマンドを解読して
要求した中央処理装置対応の使用中／使用済表示ビット
１３が使用済表示をしている場合に受け付け、転送デー
タ記憶部１４に転送データを、中央処理装置間のデータ
転送方向表示ビット１２に転送先中央処理装置番号を及
び使用中／使用済表示ビット１３に使用中表示を中央処
理装置１〜３別にセットするとともに更新された転送デ
ータ記憶部１４におけるＡ３〜Ｃ３に該当する転送先中
央処理装置１〜３に更新されたことを記憶制御部１１を
介して通知すると共に、転送先中央処理装置１〜３が転
送データを受け取ったことを確認した時に中央処理装置
間のデータ転送方向表示ビット１２のＡ１〜Ｃ１及び使
用中／使用済表示ビット１３のＡ２〜Ｃ２における該当
ビットを記憶制御部１１を介してリセットする。即ち、
データ転送方向表示ビットは転送方向を示さないＮＵＬ
Ｌとし、使用中／使用済表示ビットは使用済表示にする
。
【０００９】
【発明の効果】以上説明したように本発明は、共有記憶
装置に転送データを格納する転送データ格納エリア及び
該中央処理装置間の転送先を格納するデータ転送方向表
示ビット及び使用中／使用済を記憶する使用中／使用済
表示ビットを持ち、転送データ格納エリアの内容が更新
された時転送先に転送データを転送し、転送先中央処理
装置が転送データを受け取った時に前述の各ビットをリ
セットする機能を有することにより、共有記憶装置を介
した効率のよいデータ転送が実現できる効果がある。
装置に転送データを格納する転送データ格納エリア及び
該中央処理装置間の転送先を格納するデータ転送方向表
示ビット及び使用中／使用済を記憶する使用中／使用済
表示ビットを持ち、転送データ格納エリアの内容が更新
された時転送先に転送データを転送し、転送先中央処理
装置が転送データを受け取った時に前述の各ビットをリ
セットする機能を有することにより、共有記憶装置を介
した効率のよいデータ転送が実現できる効果がある。
【図１】本発明の共有記憶装置制御方式の一実施例を示
すブロック図である。
すブロック図である。
１ 中央処理装置
２ 中央処理装置
３ 中央処理装置
４ 共有記憶装置
１１ 記憶制御部
１２ データ転送方向表示ビット１３ 使
用中／使用済表示ビット１４ 転送データ記憶部
用中／使用済表示ビット１４ 転送データ記憶部
Claims (1)
- 【請求項１】 複数の中央処理装置が直接アクセス出
来る共有記憶装置を介してデータの送受信を行う情報処
理システムにおける共有記憶装置制御方式において、前
記共有記憶装置が前記各中央処理装置対応に転送データ
を格納する転送データ格納エリアと前記転送データの転
送先中央処理装置を示すデータ転送方向表示ビット及び
前記転送データ格納エリアが使用中か使用済かを示す使
用中／使用済表示ビットとを備え、前記中央処理装置か
らの転送要求があると前記中央処理装置対応の前記使用
中／使用済表示ビットが使用済表示を示している時に前
記転送要求を受け付け前記使用中／使用済表示ビットを
使用中表示にセットし前記転送要求とともに送られる転
送先データを前記中央処理装置対応のデータ転送方向表
示ビットにセットし前記転送要求とともに送られる前記
転送データを前記中央処理装置対応の転送データ格納エ
リアにセットする受信処理と前記転送データ格納エリア
にセットされた前記転送データを前記対応するデータ転
送方向表示ビットで示される前記転送先中央処理装置に
転送し前記使用中／使用済表示ビットを使用済表示にセ
ットする転送処理とを行う記憶制御部を有することを特
徴とする共有記憶装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP248391A JPH04239369A (ja) | 1991-01-14 | 1991-01-14 | 共有記憶装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP248391A JPH04239369A (ja) | 1991-01-14 | 1991-01-14 | 共有記憶装置制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239369A true JPH04239369A (ja) | 1992-08-27 |
Family
ID=11530598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP248391A Pending JPH04239369A (ja) | 1991-01-14 | 1991-01-14 | 共有記憶装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239369A (ja) |
-
1991
- 1991-01-14 JP JP248391A patent/JPH04239369A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS609292B2 (ja) | デ−タ・ブロック間の時間間隔長制御方式 | |
| US5265228A (en) | Apparatus for transfer of data units between buses | |
| JPH04239369A (ja) | 共有記憶装置制御方式 | |
| JPS5824253A (ja) | パケツト合成方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPS6217879Y2 (ja) | ||
| JP3120794B2 (ja) | Ａｔｍ装置およびａｔｍ物理レイヤ制御処理方法 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| JP3036809B2 (ja) | マイクロコンピュータにおけるバッファ管理方式 | |
| JPH04282938A (ja) | 通信制御装置 | |
| JPH04175041A (ja) | データモニタ装置 | |
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPH0410050A (ja) | 計算機システム | |
| JPS5841527B2 (ja) | デ−タ・バッフア領域管理処理方式 | |
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPS61232746A (ja) | デ−タ転送バツフア方式 | |
| JPS6227846A (ja) | 入出力チヤネル | |
| JPS6240571A (ja) | デ−タ転送制御回路 | |
| JPS61125664A (ja) | ネツトワ−クシステムにおけるメモリ管理方式 | |
| JPH0275249A (ja) | 通信制御装置 | |
| JPH0546564A (ja) | メツセージパス方式 | |
| JPS60186954A (ja) | デ−タ転送制御方式 | |
| JPH0358162A (ja) | プロセッサ間通信方式 | |
| JPH02245858A (ja) | データ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990928 |