JPS5841527B2 - デ−タ・バッフア領域管理処理方式 - Google Patents

デ−タ・バッフア領域管理処理方式

Info

Publication number
JPS5841527B2
JPS5841527B2 JP52129493A JP12949377A JPS5841527B2 JP S5841527 B2 JPS5841527 B2 JP S5841527B2 JP 52129493 A JP52129493 A JP 52129493A JP 12949377 A JP12949377 A JP 12949377A JP S5841527 B2 JPS5841527 B2 JP S5841527B2
Authority
JP
Japan
Prior art keywords
data
data buffer
buffer area
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52129493A
Other languages
English (en)
Other versions
JPS5463635A (en
Inventor
和雄 下道
昇 山本
智史 柴田
正明 小林
完三 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP52129493A priority Critical patent/JPS5841527B2/ja
Publication of JPS5463635A publication Critical patent/JPS5463635A/ja
Publication of JPS5841527B2 publication Critical patent/JPS5841527B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 本発明は、データ・バッファ領域管理処理方式、特に中
央処理装置、主記憶装置、チャネル装置、および該チャ
ネル装置に接続される1つまたは複数個のサブチャネル
装置をそなえ、上記チャネル装置がデータ交信の仲介を
行なうデータ処理システムにおいて、データ交信に利用
する主記憶装置上のデータ・バッファ領域に対する管理
を上記チャネル装置上にもうけ、システム全体の処理効
率を向上せしめたデータ・バッファ領域管理処理方式に
関するものである。
従来からチャネル装置は、中央処理装置と入出力装置と
の間に設けられ、中央処理装置からの指示を受けて入出
力装置に対するまたは入出力装置からのデータ転送処理
を実行するようにされる。
そして上記中央処理装置からの指示を受けたチャネル装
置は上記中央処理装置の処理から独立してダイレクト・
メモリ・アクセス(以下DMAと略す)によって上記転
送処理を行なうようにされる〇この場合、初期時に中央
処理装置から主記憶装置上の記憶領域を、上記データ転
送制御のために割付けてもらうようにしており、上記チ
ャネル装置は該割付けられた記憶領域(以下データ・バ
ッファ領域という)を上記データ転送のために利用する
ようにされる。
上記データ・バッファ領域は、上述の如く上記データ転
送の間に、中央処理装置が上記入出力装置側に転送すべ
きデータをセットし上記チャネル装置がDMAによって
該データを入出力装置側に転送し、またチャネル装置が
入出力装置側からのデータをDMAによってセットし上
記中央処理装置が該データを処理のために利用する。
この場合の転送処理態様を簡単に示すと次の如くなる。
即ち、([)最初、中央処理装置は、主記憶装置の一部
を複数の受信バッファに分割する。
(:1)チャネル装置は、サブチャネル装置から1ブロ
ツクの第1個目のデータを受信したとき、中央処理装置
に対して、受信バッファの要求を発生する。
冊 それに応じて、中央処理装置は、チャネル装置に対
して、使用可能な受信バッファの先頭アドレスを通知す
る。
6ψ チャネル装置は、サブチャネル装置からのデータ
を当該受信バッファに全て転送し終ったとき、中央処理
装置に対してデータ受信完了の割込みを発する。
(V) 中央処理装置は、当該割込みによって、上記
受信したデータを処理する。
上記の如き処理態様となることから、データ・ブロック
を受信する都度、中央処理装置に対して割込みが生じ、
中央処理装置は受信バッファの先頭アドレスを通知する
必要がある。
またチャネル装置側においても、受信データを一時貯え
ておくバッファが必要となる。
上述の如く、データ交信に当って主記憶装置上に存在す
るデータ・バッファ領域を利用するようにされるが、該
データ・バッファ領域の使用状況を管理することが必要
となる。
従来この種の管理は中央処理装置の機能にゆだねられて
いた。
これは、中央処理装置がシステム全体の処理を知ってお
り、システム全体の処理を有効に行なうべく主記憶装置
上の記憶領域をダイナミックに利用することが望ましい
からである。
しかし、上記従来のようにすると、上述のサブチャネル
装置に対して回線を介して接続される入出力装置側から
転送データが中央処理装置側に送られてくる場合にも、
中央処理装置が上記転送データの送り先即ちデータ・バ
ッファ領域のアドレス情報をいちいちチャネル装置に通
知しておくことが必要となり、あるいはまた上記転送デ
ータが送られてくる都度チャネル装置は上記送り先を中
央処理装置に問い合わせることが必要となる。
本発明は、上記の点を考慮し、主記憶装置上の記憶領域
全体のダイナミックな管理はそのまま中央処理装置にゆ
だねておき、主記憶装置上でデータ・バッファ領域とし
て使用できる領域を中央処理装置からチャネル装置に指
示するようにし、以後チャネル装置が上記データ・バッ
ファ領域の使用状況を管理するようにして、データ転送
システムとしてのシステム処理効率を向上せしめること
を目的としている。
そしてそのため、本発明のデータ・バッファ領域管理処
理方式は中央処理装置、主記憶装置、チャネル装置、お
よび該チャネル装置に接続される1つまたは複数個のサ
ブチャネル装置をそなえてなり、上記チャネル装置が上
記主記憶装置上に用意したデータ・バッファ領域に対し
てダイレクト・メモリ・アクセスによってデータの送受
を行なうデータ処理システムにおいて、上記チャネル装
置上に、上記主記憶装置上での上記データ・バッファ領
域のアドレス情報を格納するデータ・バッファ・スタッ
ク領域をもうけると共に上記主記憶装置上に存在するデ
ータ・バッファ領域のうち使用可能なデータ・バッファ
領域を示す表示手段をもうけ、上記中央処理装置および
上記サブチャネル装置が上記データ・バッファ領域を使
用するに当って、上記表示手段の示すデータ・バッファ
領域を利用するよう構成し、上記主記憶装置上のデータ
・バッファ領域の使用状況管理を上記チャネル装置にお
いて行ない結果が上記中央処理装置に通知されるように
したことを特徴としている。
以下図面を参照しつつ説明する。第1図は本発明が適用
される一実施例構成を示し、第2図は本発明の一実施例
構成を示す。
図中1は中央処理装置、2は主記憶装置、3は共通バス
、4はチャネル装置、5−0 、5−1 、・・・・5
−世は夫々サブチャネル装置、6はマイクロプログラム
が格納されるもの、8はメイン・スト−リッジであって
例えば各サブチャネル装置に対応する対応領域をもちデ
ータ転送処理のために利用されるもの、9は共通バス・
インタフェース部であって中央処理装置1や主記憶装置
2などとの間でデータ送受を行なう際に介在されるもの
、10はサブチャネル制御部であって各サブチャネル装
置5−0 、5−1 、・・・・、5−mとの間でのデ
ータ送受を仲介するものを表わしている。
通常の運転状態のもとでは次のようにデータ転送処理が
行なわれると考えてよい。
即ち、(1)中央処理装置1は所定のサブチャネル装置
例えば5−0に接続されている入出力装置(図示せず)
を指定してポーリング・コマンドを発する。
(2)チャネル装置4は該コマンドを受取り、サブチャ
ネル装置側に送出する。
(3)上記ポーリングを受けた入出力装置は、自己内に
送出すべきデータが存在していれば、該データをチャネ
ル装置4側に送出する。
(4)チャネル装置4は、後述するように予め上記入出
力装置からのデータを主記憶装置2上のどのデータ・バ
ッファ領域に転送すべきかを知っており、該チャネル装
置4がDMAによって主記憶装置2上の当該データ・バ
ッファ領域に上記データを転送する。
(5)また中央処理装置1が入出力装置側にデータを送
出する場合には、中央処理装置1が、上記送出すべきデ
ータを主記憶装置2上のデータ・バッファ領域にセット
しておくと共に、データ転送コマンドをチャネル装置4
に送出する。
(6)チャネル装置4は、該コマンドを受取り入出力装
置側に送出すると共に、上記データがセットされている
データ・バッファ領域をDMAによってアクセスし、指
定された入出力装置(上記コマンドにより指定される)
に上記データを送出する。
上述の如くデータ転送処理が行なわれるが、上記データ
・バッファ領域として主記憶装置上のどの領域を利用で
キ呑動)の管理、また利用できるとされたデータ・バッ
ファ領域についての使用状況がどのようになっているか
の管理を正しくかつ効率よく行うことが必要となる。
第2図は本発明の一実施例構成を示す。
図中の符号1.2,3,4,6,7,8,9,10は夫
夫第1図に対応している。
また11−0,11−L・・・・、11−mは夫々メイ
ン・スト−リッジ上にもうけられるサブチャネル対応領
域、12は同じく共通制御領域、13はデータ・バッフ
ァ・ポインタであって後述するデータ・バッファ・スタ
ック領域上のアドレス位置を指示するもの、14はデー
タ・バッファ・スタック領域、14−0ないし14−n
は夫々データ・バッファ・スタック領域14上のアドレ
ス位置、15はメイン・スト−リッジ8上にもうけられ
るコマンド・バッファ領域であって中央処理装置1が発
した例えばホーリング・コマンドなどを一時保持し該コ
マンドなどのサブチャネル装置側に対する送出順番を変
更したり中止したりするために利用されるものを表わし
ている。
また16−0.16−1.16−2゜・・・・は夫々主
記憶装置2上に用意されているデータ・バッファ領域、
17はデータ・バッファ・スタック書込みレジスタであ
り中央処理装置1が上記データ・バッファ領域16−0
、16−1・・・・などの領域の1つをチャネル装置
4に返却(この動作は更に後述される)するときその主
記憶装置2上でのアドレス情報がセットされるもの、1
8はデータ・バッファ・スタック読出しレジスタであっ
て上記データ・バッファ・スタック領域14上に表わさ
れている現在空き状態データ・バッファ領域16−0な
とのアドレス情報がセットされており中央処理装置1や
チャネル装置4自身が上記データ・バッファ領域16−
0などを使用するとき該レジスタの内容によってアドレ
ス情報を得るもの、19は受信コマンド・レジスタであ
ってサブチャネル装置側からデータが転送されてくると
き該受信データに関する情報がセットされるもの、20
は送信コマンド・レジスタであってサブチャネル装置側
にデータを転送するとき該送信データ(コマンドを含む
)に関する情報がセットされるものを表わしている。
なお、上記レジスタ19,20において、STSはステ
ータス情報、「SUBアドレス」は当該データ転送時に
用いられているサブチャネル装置5の機番情報、A−は
当該データ転送時に用いられている入出力装置(図示せ
ず)の機番情報、Cは制御情報であってポーリングであ
るとか情報送信であるとかを指示するもの、「DTBア
ドレス」は当該データ転送時に使用される主記憶装置2
上のデータ・バッファ領域のアドレス情報を表わしてい
る。
システムが例えば運転状態(イニシャル状態)に入った
とき、中央処理装置1は主記憶装置2上に複数個のデー
タ・バッファ領域16−0 。
16−1 、16−2 、・・・・を用意し、該領域の
先頭アドレスと該領域の大きさとその個数とをチャネル
装置4に通知する。
チャネル装置4においては、上記用意されたデータ・バ
ッファ領域A、B。
C,D、・・・・に対応してデータ・バッファ・スタッ
ク領域14上に該データ・バッファ領域A、B。
C2・・・・のアドレス情報ADA、ADB 、ADC
・・・・を1つ1つアドレス位置14−0.141゜1
4−2.・・・・にセットしてゆくと考えてよい。
そして、データ・バッファ・ポインタ13は図示アドレ
ス位置14−nを指示している。
この状態で上述のデータ転送が行なわれるにつれて、主
記憶装置2上のデータ・バッファ領域16はデータ蓄積
のために使用され、また蓄積されたデータに対する処理
が終了すれば中央処理装置1が空き状態になったデータ
・バッファ領域16のアドレス情報を図示データ・バッ
ファ・スタック書込みレジスタ17にセットすることに
よって、チャネル装置4側に返される。
このようにして主記憶装置2上のデータ・バッファ領域
16の夫々が満状態か空き状態かによって、チャネル装
置4におけるデータ・バッファ・スタック領域14とポ
インタ13とによって管理される。
即ち、今ポインタ13が位置14−3を指示していると
すると、主記憶装置2上のデータ・バッファ領域16−
0.16−1.16−2.16−3が現在空き状態にあ
ることを指示し、図示データ・バッファ・スタック読出
し・レジスタ18にはアドレス位置14−4の内容即ち
ADEがセットされる。
この状態で中央処理装置1から例えば主記憶装置2上の
データ・バッファ領域Pがレジスタ17を介して返却さ
れたとすると、アドレス位置144内にアドレス情報A
DPが入り、ポインタ13はアドレス位置14−4を指
示する、またこの状態においてデータ・バッファ領域の
1つを使用するためにレジスタ18の内容が読出される
と、該内容ADEが指示するデータ・バッファ領域Eが
使用され、ポインタ13はアドレス位置14−3を指示
し、レジスタ18にはアドレス位置144の内容ADP
がセットされる。
上述の如く主記憶装置2上のデータ・バッファ領域16
−0.16−1.16−2 、・・・・に対する使用状
況管理は、チャネル装置4においてデータ・バッファ・
ポインタ13やデータ・バッファスタック領域14によ
って管理される。
しかし、データ・バッファ領域16−0.16−1 、
・・・・とじて主記憶装置2」二のどの領域を割当てる
かやどのデータ・バッファ領域をチャネル装置4に返却
するかの各管理は、中央処理装置1の管理に残され、主
記憶装置2の記憶領域のダイナミックな管理を可能にす
る。
データ・バッファ領域16−0 、161.・・・・の
管理は上記の如く行なわれるが、上記データバッファ領
域をデータ転送のためにどのように利用するかは次の如
く行なわれる。
即ち、(7)中央処理装置1が上述の入出力装置の1つ
に対してデータを転送する場合、中央処理装置は上記入
出力装置の機番を指定してデータ転送コマンドをチャネ
ル装置4に通知する。
(8)これによって第2図図示の送信コマンド・レジス
タ20上に、情報rSUBアドレス」、「A」、「C」
がセットされる。
また第2図図示のレジスタ18の内容がレジスタ20上
の「DTBアドレス」パートにセットされる。
(9)中央処理装置は、上記rDTBアドレス」パート
の内容によって指示されている位置のデータ・バッファ
領域16に、転送データを書込んでいる。
これにより、チャネル装置4は、上記レジスタ20の内
容にもとすいて上記位置のデータ・バッファ領域をDM
Aによってアクセスし、上記入出力装置に対して送信さ
れる。
00)またチャネル装置4が上述の入出力装置の1つか
ら転送されてきたデータを中央処理装置1に転送する場
合、チャネル装置4は第2図図示の受信コマンド・レジ
スタ19にセットする。
01)即ち情報「STS」、「sUBアドレス」、rA
J、rcJがセットされ、またJDTBアドレス」パー
トにはそのときのポインタ13が指示しているアドレス
位置14−Xの内容がセットされる。
(12)そして、チャネル装置4は、上記「DTBアド
レス」ハートの内容によって指示されている位置のデー
タ・バッファ領域に対してDMAによって上記転送され
てきたデータを書込む。
(13)中央処理装置1は、上記受信コマンド・レジス
タ19の内容を読取り、該レジスタ19中のr I)
T Bアドレス」パートの内容を知り、該内容によって
指示されている位置のデータ・バッファ領域をアクセス
して該領域の内容即ち入出力装置から転送されてきたデ
ータを受取る。
以上説明した如く、本発明によれば、中央処理装置から
データ・バッファ領域を貸しわたしておき、以後の管理
をチャネル装置が一元的に行なうようにしている。
このため、チャネル装置がI)MAによって主記憶装置
上にデータ転送する処理に当って、チャネル装置は自己
が管理している情報によって転送先を知ることができ、
転送中介処理を効率よく行なうことが可能となる。
【図面の簡単な説明】
第1図は本発明が適用される一実施例構成を示し、第2
図は本発明の一実施例構成を示す。 図中、1は中央処理装置、2は主記憶装置、4はチャネ
ル装置、5−0 、5−1 、・・・・、5−mは夫々
サブチャネル装置、6はマイクロプロセッサ、7は制御
メモリ、8はメイン・スト−リッジ、9は共通バス・イ
ンタフェース部、11−0゜11−1.・・・・、11
−mは夫々サブチャネル対応領域、13はデータ・バッ
ファ・ポインタ、14はデータ・バッファ・スタック領
域、16−0.16−1.・・・・は夫々データ・バッ
ファ領域、17はデータ・バッファ・スタック書込みレ
ジスタ、18はデータ・バッファ・スタック読出しレジ
スタ、19は受信コマンド・レジスタ、20は送信コマ
ンド・レジスタを表わす。

Claims (1)

  1. 【特許請求の範囲】 1 中央処理装置、主記憶装置、チャネル装置、および
    該チャネル装置に接続される1つまたは複数個のサブチ
    ャネル装置をそなえてなり、上記チャネル装置が上記主
    記憶装置上に用意したデータ・バッファ領域に対してダ
    イレクト・メモリ・アクセスによってデータの送受を行
    なうデータ処理システムにおいて、上記チャネル装置上
    に、上記主記憶装置上での上記データ・バッファ領域の
    アドレス情報を格納するデータ・バッファ・スタ゛ンク
    領域をもうけると共に上記主記憶装置上に存在するデー
    タ・バッファ領域のうち使用可能なデータ・バッファ領
    域を示す表示手段をもうけ、上記中央処理装置および上
    記サブチャネル装置が上記データ・バッファ領域を使用
    するに当って、上記表示手段の示すデータ・バッファ領
    域を利用するよう構成し、上記主記憶装置上のデータ・
    バッファ領域の使用状況管理を上記チャネル装置におい
    て行ない結果が上記中央処理装置に通知されるようにし
    たことを特徴とするデータ・バッファ領域管理処理方式
    。 2 上記中央処理装置は、使用済みで空き状態となった
    上記データ・バッファ領域のアドレス情報を上記チャネ
    ル装置に通知し該チャネル装置による管理にゆだねるよ
    うにしたことを特徴とする特許請求の範囲第1項記載の
    データ・バッファ領域管理処理方式。
JP52129493A 1977-10-28 1977-10-28 デ−タ・バッフア領域管理処理方式 Expired JPS5841527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52129493A JPS5841527B2 (ja) 1977-10-28 1977-10-28 デ−タ・バッフア領域管理処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52129493A JPS5841527B2 (ja) 1977-10-28 1977-10-28 デ−タ・バッフア領域管理処理方式

Publications (2)

Publication Number Publication Date
JPS5463635A JPS5463635A (en) 1979-05-22
JPS5841527B2 true JPS5841527B2 (ja) 1983-09-13

Family

ID=15010833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52129493A Expired JPS5841527B2 (ja) 1977-10-28 1977-10-28 デ−タ・バッフア領域管理処理方式

Country Status (1)

Country Link
JP (1) JPS5841527B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196844A1 (ja) 2019-03-28 2020-10-01 森永乳業株式会社 耐熱性細菌組成物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5177102A (ja) * 1974-12-27 1976-07-03 Nippon Electric Co
JPS545637A (en) * 1977-06-15 1979-01-17 Hitachi Ltd Communication control unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5177102A (ja) * 1974-12-27 1976-07-03 Nippon Electric Co
JPS545637A (en) * 1977-06-15 1979-01-17 Hitachi Ltd Communication control unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196844A1 (ja) 2019-03-28 2020-10-01 森永乳業株式会社 耐熱性細菌組成物

Also Published As

Publication number Publication date
JPS5463635A (en) 1979-05-22

Similar Documents

Publication Publication Date Title
US7568077B2 (en) Information processing apparatus and file controller
US4096572A (en) Computer system with a memory access arbitrator
US7698474B2 (en) Virtual first in first out (FIFO) direct memory access (DMA) device, electronic device and memory access method using the same
EP0332151A2 (en) Direct memory access controller
EP0821311A2 (en) Data processing and communicating system with high throughput peripheral component interconnect bus
JPS5841527B2 (ja) デ−タ・バッフア領域管理処理方式
JP3206585B2 (ja) バス制御装置、マスタ装置及びスレーブ装置並びにバス制御方法
KR20040066311A (ko) 직접 메모리 접근매체의 데이터 전송 장치 및 방법
JPS5948418B2 (ja) 端末制御装置
JP2000244585A (ja) バスインタフェース回路
US5546560A (en) Device and method for reducing bus activity in a computer system having multiple bus-masters
CN113032301B (zh) 存储控制器及其片上系统以及电子设备
JP2664827B2 (ja) 実時間情報転送制御方法
JP2738314B2 (ja) N+1冗長構成回線制御装置の切替方式
JP2536162B2 (ja) デ―タ転送システム
JP2826780B2 (ja) データ転送方法
JPS6230108Y2 (ja)
JPS6319857Y2 (ja)
JPS6218074B2 (ja)
JP2884943B2 (ja) アドレス調停回路
JP3259095B2 (ja) データ転送方法
JPS6120152A (ja) メモリ管理方式
JP2671743B2 (ja) マイクロコンピュータ
JPS6319855Y2 (ja)
JPH0471224B2 (ja)