JP2536162B2 - デ―タ転送システム - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はデータ転送システムに関し、特に主記憶装置
と入出力チャネルとを含むデータ転送システムにおける
データの転送方式に関する。

従来技術 従来、この種のデータ転送システムはデータが格納さ
れた主記憶装置と、この主記憶装置から読出されたデー
タ及び主記憶装置に書込むデータを一時保持する入出力
バッファと、データの転送要求を送出する複数の入出力
チャネルとを含んで構成されていた。そして、要求され
たデータが入出力バッファ内に存在しない場合には主記
憶装置からのそのデータの読出しが完了するまでその要
求が待たされるという方式の制御が行われていた。

しかし、上述した従来の制御方式では、入出力チャネ
ルからのデータの転送要求に対し、バッファ内に返送す
べきデータが存在しない場合には主記憶装置からの読出
しが完了するまでその要求が待たされ続けるため、その
後に発生した他の入出力チャネルのデータ要求までが、
必要とするデータが入出力バッファ内に既に存在してい
るとしても待たされてしまう欠点がある。

また、かかる欠点を解決するための方法として後続の
要求のデータを先に返すという追越し方式があるが、そ
の方式では、ハードウェア量が大きくなり、かつ制御も
複雑になるという欠点がある。

発明の目的 本発明は上述した従来の欠点を解決するためになされ
たものであり、その目的はデータの転送要求の待時間を
少なくすることができるデータ転送システムを提供する
ことである。

発明の構成 本発明によるデータ転送システムは、格納されている
データの読出に所定時間かかる主記憶装置と、前記主記
憶装置から読出されたデータを一時保持するバッファ
と、下位装置からの転送要求に応答してデータの転送要
求を送出する複数のチャネルとを含み、前記複数のチャ
ネル夫々からの転送要求に応じて前記主記憶装置からデ
ータを読出して前記バッファ内に格納し、この格納した
データを前記チャネルに転送するデータ転送システムで
あって、前記複数のチャネルからの転送要求にかかるデ
ータが前記バッファ内に保持されているか否かを順次判
定する判定手段と、前記要求にかかるデータが前記バッ
ファ内に保持されていることが前記判定手段の判定結果
により示されたとき該バッファ内のデータを前記チャネ
ルに転送する転送手段と、前記要求にかかるデータが前
記バッファ内に保持されていないことが前記判定手段の
判定結果により示されたとき該要求を送出したチャネル
に非保持情報を送出する送出手段と、前記複数のチャネ
ル夫々に設けられ前記非保持情報に応答して少なくとも
前記所定時間経過後に前記転送要求を再度送出する手段
とを含むことを特徴とする。

実施例 以下、図面を用いて本発明の実施例を説明する。

第１図は本発明によるデータ転送システムの一実施例
の構成を示すブロック図である。図において、１は入出
力バッファ装置であり、２は入出力処理装置である。

入出力バッファ装置１はインタフェース10内の101〜1
05の各信号線により図示せぬ主記憶装置と接続されてい
る。また、入出力処理装置２はI/Oインタフェース30内
の30a〜30hによって図示せぬ入出力装置と接続されてい
る。

また、11は主記憶装置への書込みデータを一時的に格
納する入力データバッファ（DIB）、12は主記記憶装置
から読出したデータを一時的に格納する出力データバッ
ファ（DOB）、13は入力データバッファの各データに対
応して書込みマスクデータを格納するライトマスクバッ
ファ（MIB）、14は入出力バッファ制御部（Control）、
15は各バッファのデータに対応する主記憶アドレスを格
納するアドレスバッファ（ADB）である。

さらにまた、16は出力データの先取りを制御する先取
りポインタ（PA）、17は入出力処理装置へ送出するデー
タを制御するための読出しポインタ（RA）、18は出力デ
ータバッファ12の各ワード毎に該データが有効（つま
り、既に主記憶装置からの読出しが完了している）か否
かの情報を保持する有効性管理レジスタ、19は判定回路
である。

一方、21は入力データバッファ11へ書込むべきデータ
を格納する入力データレジスタ（IB）、22は出力データ
バッファ12から読出したデータを格納する出力データレ
ジスタ（OB）、26はデータ転送に使用する主記憶アドレ
スを保持するアドレス格納レジスタファイル（SPA）、2
7はデータ転送すべき残余データ長を格納するカウント
格納レジスタファイル（SPC）であり、各々、チャネル
毎に１個ずつ存在するものである。

また、29a〜29hは入出力チャネル部であり、各々の内
部にデータバッファを有している。28は入出力処理装置
２を制御するマイクロプロセッサ部であり、マイクロプ
ログラムに従って制御されるものである。

さらにまた、201は入出力処理装置２内を走るデータ
バスである。このデータバス201はデータ転送部と、入
出力チャネル部と、マイクロプロセッサ部28とを接続す
るものであり、マイクロ命令による各部間のデータ交換
はこれを介して行われる。

かかる構成とされたデータ転送システムの動作につい
て説明する。

入出力処理装置２は、チャネルプログラムによりデー
タ転送すべきデータ長と主記憶アドレスとを確認し、マ
イクロプロセッサ部28の指示により、内部のデータバス
201を介してデータの主記憶アドレスをアドレス格納レ
ジスタファイル26へ書込むとともに、データ長をカウン
ト格納レジスタファイルへ書込む。次に、入出力チャネ
ル部に対しデータ転送の設定（データ長転送方向等）を
行うとともに起動を行う。

入出力チャネル部からの要求には信号線230（230には
リクエスト信号、アクセプト信号、リプライ信号、制御
情報等が含まれている）が用いられ、データ転送制御部
23へデータ転送を要求する。データ転送制御部23は各入
出力チャネル部からの要求を所定の優先順位（本例では
チャネル番号の若い順に優先度が割当てられている）に
従って要求を選択し、受付けた入出力チャネル部に対し
てアクセプト信号を返す。

このとき、転送方向が入力方向であれば、入力データ
レジスタ21へ入力データがデータバス202を介して格納
される。次に、データ転送制御部23はアドレス格納レジ
スタファイル26及びカウント格納レジスタファイル27か
ら当該チャネルのアドレスとデータ長とを読出し、アド
レスレジスタ24とカウントレジスタ25へロードする。こ
のとき、リクエスト線（CRQ）141を“1"とし、入出力バ
ッファ装置１に対してデータ転送を要求する。

入出力バッファ制御部14はリクエスト線141による転
送要求が入力データ転送であれば、入力データバッファ
11へ入力データレジスタ21のデータを書込み、アクセプ
ト線（CACP）142により入出力処理装置へデータを受取
ったことを通知する。また、主記憶アドレスについて
も、このときのアドレスレジスタ24の内容がアドレスバ
ッファ15へ書込まれることとなる。

データ転送制御部23は、アクセプト線142の信号に応
じてアドレスレジスタ24の内容をアドレスの方向に従っ
て書込む。この場合、順方向であれば＋４し、逆方向で
あれば−４して再びアドレス格納レジスタファイル26へ
書込む。また、カウントレジスタ25の内容を−４してカ
ウント格納レジスタファイル27へ書込むとともに入出力
チャネル部へ信号線230を用いてデータ転送の１動作の
完了を通知する。

一方、出力データ転送の場合には入出力バッファ制御
部14は先取りポインタ16により、データ有効性管理レジ
スタ18内の有効性管理ビットを参照して判定回路19によ
ってデータの有効性を判定する。データが有効であれば
（すなわち、所望のデータが出力データバッファ12内に
存在すれば）出力データバッファ12からデータを読出
し、リプライ信号線（RPLY）143を“1"としてデータの
引取りを要求する。なお、このとき、データ無効指示線
（NHIT）144は“0"である。

また、入出力処理装置２側では、読出しデータを出力
データレジスタ22へ格納し、データバス203を介してデ
ータを要求した入出力チャネル部へ送出する。アドレス
格納レジスタファイル26及びカウント格納レジスタファ
イル27の内容は、入力データ転送の場合と同様に更新さ
れる。なお、このときデータ転送制御23と入出力チャネ
ル部との間に張られたデータ無効指示線231は“0"であ
り、入出力チャネル部はデータバス203上のデータを内
部のデータバッファへ書込むとともに各種制御情報（ポ
インタ等）を更新する。

出力データ転送の要求があった場合において、判定回
路19によって有効データが出力データバッファ12内に存
在しないことが判明した場合には、入出力バッファ制御
部14はリプライ信号線143と同時にデータ無効指示線144
を“1"として入力出力処理装置２に応答するとともに主
記憶装置から所望のデータの読出しを行う。入出力処理
装置２はデータ無効指示線144が“1"の場合、アドレス
格納レジスタファイル26及びカウント格納レジスタファ
イル27の内容の更新を行わない。また、出力データレジ
スタ22のセットもせずにデータ無効指示線231を“1"と
し、入出力チャネル部へ送出中のデータが無効であるこ
とを指示する。

入出力チャネル部は、データ無効指示線231を用いて
内部のデータバッファへのデータの書込みを抑止すると
共に、各種制御情報の更新も抑止し、再びデータ転送要
求を出し直す。この再度の転送要求が出されたときには
既に出力データバッファ12内に所望のデータが存在する
ため、有効なデータ転送が可能となるのである。

また、出力データバッファ12に主記憶装置からの読出
しデータが届くのを待たずに１動作を完了させるため他
の入出力チャネル部の動作をも待たせてしまうことがな
いのである。よって、主記憶装置からのデータ読出し時
間とデータ転送の１動作の所要時間とを適切に設定して
おけば、無効なデータ転送による時間的な無駄は生じな
いのである。

発明の効果 以上説明したように本発明は、要求にかかるデータが
バッファ内に存在しない場合、主記憶装置からそのデー
タを読出しておくとともに、その要求を出し直すように
し、さらにその間に他の要求を処理することにより、各
チャネル部からの要求の待時間を少なくすることがで
き、効率の良いデータ転送が可能になるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例によるデータ転送システムの構
成を示すブロック図である。 主要部分の符号の説明 12……出力データバッファ、19……判定回路 14……入出力バッファ制御部 18……データ有効性管理レジスタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】格納されているデータの読出に所定時間か
   かる主記憶装置と、前記主記憶装置から読出されたデー
   タを一時保持するバッファと、下位装置からの転送要求
   に応答してデータの転送要求を送出する複数のチャネル
   とを含み、前記複数のチャネル夫々からの転送要求に応
   じて前記主記憶装置からデータを読出して前記バッファ
   内に格納し、この格納したデータを前記チャネルに転送
   するデータ転送システムであって、前記複数のチャネル
   からの転送要求にかかるデータが前記バッファ内に保持
   されているか否かを順次判定する判定手段と、前記要求
   にかかるデータが前記バッファ内に保持されていること
   が前記判定手段の判定結果により示されたとき該バッフ
   ァ内のデータを前記チャネルに転送する転送手段と、前
   記要求にかかるデータが前記バッファ内に保持されてい
   ないことが前記判定手段の判定結果により示されたとき
   該要求を送出したチャネルに非保持情報を送出する送出
   手段と、前記複数のチャネル夫々に設けられ前記非保持
   情報に応答して少なくとも前記所定時間経過後に前記転
   送要求を再度送出する手段とを含むことを特徴とするデ
   ータ転送システム。