JP3036809B2 - マイクロコンピュータにおけるバッファ管理方式 - Google Patents
マイクロコンピュータにおけるバッファ管理方式Info
- Publication number
- JP3036809B2 JP3036809B2 JP2249101A JP24910190A JP3036809B2 JP 3036809 B2 JP3036809 B2 JP 3036809B2 JP 2249101 A JP2249101 A JP 2249101A JP 24910190 A JP24910190 A JP 24910190A JP 3036809 B2 JP3036809 B2 JP 3036809B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- buffer
- value
- data
- central control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のプロセッサより共通のエリアのバッフ
ァをアクセスし得るよう、バス競合調停を行っているマ
イクロコンピュータにおけるバッファ管理方式に関す
る。
ァをアクセスし得るよう、バス競合調停を行っているマ
イクロコンピュータにおけるバッファ管理方式に関す
る。
従来、この種のバッファ管理方式としては、オートイ
ンクリメントポインタ方式がある。すなわち、バッファ
をアクセスするのに先立ち、特定の番地にあるポインタ
の値を読み出し、バッファのアドレスを決定する。ポイ
ンタの値は１回読み出される度に自動的にその値が１増
加され、この値に基づいて次のバッファを指し示すこと
により、同一のバッファを二つのプロセッサが同時にア
クセスしてしまうことを防いでいる。
ンクリメントポインタ方式がある。すなわち、バッファ
をアクセスするのに先立ち、特定の番地にあるポインタ
の値を読み出し、バッファのアドレスを決定する。ポイ
ンタの値は１回読み出される度に自動的にその値が１増
加され、この値に基づいて次のバッファを指し示すこと
により、同一のバッファを二つのプロセッサが同時にア
クセスしてしまうことを防いでいる。
上述した従来のバッファ管理方式は、そのバッファ管
理のためのオートインクリメントポインタの増加値が１
に固定されている。すなわち、１回のアクセスで利用で
きるバッファの長さが固定されており、１つのバッファ
をあまり短くするとバッファ長より長いデータは数回に
分けてアクセスする必要がある。一方、１つのバッファ
長をあまり長くすると非常に短いデータであっても１つ
のバッファを占有し、バッファの無駄が生じるという問
題がある。
理のためのオートインクリメントポインタの増加値が１
に固定されている。すなわち、１回のアクセスで利用で
きるバッファの長さが固定されており、１つのバッファ
をあまり短くするとバッファ長より長いデータは数回に
分けてアクセスする必要がある。一方、１つのバッファ
長をあまり長くすると非常に短いデータであっても１つ
のバッファを占有し、バッファの無駄が生じるという問
題がある。
本発明の目的は、種々の長さのデータに応じてそれぞ
れ好適なバッファ動作を可能とし、かつバッファの利用
効率を高めたバッファ管理方式を提供することにある。
れ好適なバッファ動作を可能とし、かつバッファの利用
効率を高めたバッファ管理方式を提供することにある。
本発明のバッファ管理方式は、複数の中央制御部より
入出力パネルの共通エリアの入出力バッファをアクセス
し得るよう、オートインクリメントポインタ方式で入出
力バッファのアクセス競合調停を行っているマイクロコ
ンピュータにおいて、前記入出力パネルは、各中央制御
部から出力される、転送しようとするデータのデータ長
がその下位ビットに重畳されたポインタアドレスを入力
する手段と、前記各中央制御部からの読出しに対して現
在のポインタ値を出力する可変ポインタとを備え、前記
可変ポインタは、前記読出し後に、前記現在のポインタ
値に前記データ長に応じたポインタ値を加算した値に更
新することを特徴とする。
入出力パネルの共通エリアの入出力バッファをアクセス
し得るよう、オートインクリメントポインタ方式で入出
力バッファのアクセス競合調停を行っているマイクロコ
ンピュータにおいて、前記入出力パネルは、各中央制御
部から出力される、転送しようとするデータのデータ長
がその下位ビットに重畳されたポインタアドレスを入力
する手段と、前記各中央制御部からの読出しに対して現
在のポインタ値を出力する可変ポインタとを備え、前記
可変ポインタは、前記読出し後に、前記現在のポインタ
値に前記データ長に応じたポインタ値を加算した値に更
新することを特徴とする。
本発明によれば、転送しようとするデータのデータ長
をポインタアドレスに重畳されたデータから読み取って
その分ポインタを増加させ、かつ読み取ったデータ長に
応じて対応する長さのバッファを構成することで、種々
の長さのデータにそれぞれ好適なバッファ動作が実現で
きる。
をポインタアドレスに重畳されたデータから読み取って
その分ポインタを増加させ、かつ読み取ったデータ長に
応じて対応する長さのバッファを構成することで、種々
の長さのデータにそれぞれ好適なバッファ動作が実現で
きる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示し、マイクロコンピュ
ータの要部の構成図である。図において、符号1,2,3,4
はそれぞれ中央制御部、５はシステムバス、６はI/Oバ
ス、７は２ポートRAM、８はI/Oパネルである。このI/O
パネル８とデータの送受を行うI/Oインターフェースと
して２ポートRAM7が設けられる。この２ポートRAM7は、
I/Oパネル８の内部より見た時は単なるRAMとして機能
し、アドレス＄8000〜＄FFFFに割当てられ、読書き自由
に行われる。一方、I/Oバス６よりこの２ポートRAM7を
見た時には、第２図に示すように次の３つのエリア区分
されている。
ータの要部の構成図である。図において、符号1,2,3,4
はそれぞれ中央制御部、５はシステムバス、６はI/Oバ
ス、７は２ポートRAM、８はI/Oパネルである。このI/O
パネル８とデータの送受を行うI/Oインターフェースと
して２ポートRAM7が設けられる。この２ポートRAM7は、
I/Oパネル８の内部より見た時は単なるRAMとして機能
し、アドレス＄8000〜＄FFFFに割当てられ、読書き自由
に行われる。一方、I/Oバス６よりこの２ポートRAM7を
見た時には、第２図に示すように次の３つのエリア区分
されている。
読書き可のエリア：通常のRAMとして読書きできるエ
リア。
リア。
ポインタエリア：読み出しを行うと現在のRAMの値が
読出され、その直後に自動的にRAMの内容が更新される
オートインクリメントポインタエリア。
読出され、その直後に自動的にRAMの内容が更新される
オートインクリメントポインタエリア。
読書き不可エリア:I/OバスからはアクセスできないI/
Oパネル専用のエリア。I/Oパネル側のワークエリアとし
て使われる。
Oパネル専用のエリア。I/Oパネル側のワークエリアとし
て使われる。
次に、中央制御部１〜４よりI/Oパネル８にデータを
転送する時の手順を第３図に示す。外部ポインタPTRe
は、予め２ポートRAM7のポインタエリアに割当てられて
いる。外部ポインタPTReの値は２ポートRAM7の読書き可
のエリアに割当てられた送信バッファ（中央制御部から
I/Oパネルへのデータ伝送に使用するバッファ）のポイ
ンタを示している。送信バッファは最小単位を64バイト
とし、これを複数個または単一で可変サイズのバッファ
を構成するので、ポインタは64バイトを単位として示さ
れる。
転送する時の手順を第３図に示す。外部ポインタPTRe
は、予め２ポートRAM7のポインタエリアに割当てられて
いる。外部ポインタPTReの値は２ポートRAM7の読書き可
のエリアに割当てられた送信バッファ（中央制御部から
I/Oパネルへのデータ伝送に使用するバッファ）のポイ
ンタを示している。送信バッファは最小単位を64バイト
とし、これを複数個または単一で可変サイズのバッファ
を構成するので、ポインタは64バイトを単位として示さ
れる。
中央制御部１〜４は転送しようとするデータ長により
ポインタの更新すべき値を決め、その値をアドレスの下
位ビットに重畳して外部ポインタPTReをリードする。中
央制御部１〜４は現在の外部ポインタPTReの値を読み出
し、転送すべき送信バッファの番地を決定し、データ転
送を開始する。外部ポインタPTReは読み出し後、直ちに
重畳されたバッファ長情報を読み取り、その分のポイン
タ値を加算することによって次の送信バッファの値を示
す。Ｂビットは転送完了のパネル側に知らせるためのフ
ラグである。
ポインタの更新すべき値を決め、その値をアドレスの下
位ビットに重畳して外部ポインタPTReをリードする。中
央制御部１〜４は現在の外部ポインタPTReの値を読み出
し、転送すべき送信バッファの番地を決定し、データ転
送を開始する。外部ポインタPTReは読み出し後、直ちに
重畳されたバッファ長情報を読み取り、その分のポイン
タ値を加算することによって次の送信バッファの値を示
す。Ｂビットは転送完了のパネル側に知らせるためのフ
ラグである。
以上説明したように本発明は、転送しようとするデー
タのデータ長をポインタアドレスに重畳されたデータか
ら読み取ってその分ポインタを増加させ、かつ読み取っ
たデータ長に応じて対応する長さのバッファを構成する
ことで、あらゆるデータに対し、その長さに応じたバッ
ファ動作を行うことができ、バッファの利用効率を向上
することができる効果がある。
タのデータ長をポインタアドレスに重畳されたデータか
ら読み取ってその分ポインタを増加させ、かつ読み取っ
たデータ長に応じて対応する長さのバッファを構成する
ことで、あらゆるデータに対し、その長さに応じたバッ
ファ動作を行うことができ、バッファの利用効率を向上
することができる効果がある。
第１図は本発明の一実施例の要部の構成図、第２図は２
ポートRAMのメモリマップ、第３図は本発明の動作説明
図である。 １〜４……中央制御部、５……システムバス、６……I/
Oバス、７……２ポートRAM、８……I/Oパネル。
ポートRAMのメモリマップ、第３図は本発明の動作説明
図である。 １〜４……中央制御部、５……システムバス、６……I/
Oバス、７……２ポートRAM、８……I/Oパネル。
Claims (1)
- 【請求項１】複数の中央制御部より入出力パネルの共通
エリアの入出力バッファをアクセスし得るよう、オート
インクリメントポインタ方式で入出力バッファのアクセ
ス競合調停を行っているマイクロコンピュータにおい
て、 前記入出力パネルは、 各中央制御部から出力される、転送しようとするデータ
のデータ長がその下位ビットに重畳されたポインタアド
レスを入力する手段と、 前記各中央制御部からの読出しに対して現在のポインタ
値を出力する可変ポインタとを備え、 前記可変ポインタは、前記読出し後に、前記現在のポイ
ンタ値に前記データ長に応じたポインタ値を加算した値
に更新することを特徴とするマイクロコンピュータにお
けるバッファ管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249101A JP3036809B2 (ja) | 1990-09-19 | 1990-09-19 | マイクロコンピュータにおけるバッファ管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249101A JP3036809B2 (ja) | 1990-09-19 | 1990-09-19 | マイクロコンピュータにおけるバッファ管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127350A JPH04127350A (ja) | 1992-04-28 |
| JP3036809B2 true JP3036809B2 (ja) | 2000-04-24 |
Family
ID=17187977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249101A Expired - Fee Related JP3036809B2 (ja) | 1990-09-19 | 1990-09-19 | マイクロコンピュータにおけるバッファ管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036809B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273745A (ja) * | 1988-09-09 | 1990-03-13 | Mitsubishi Electric Corp | 蓄積交換装置 |
-
1990
- 1990-09-19 JP JP2249101A patent/JP3036809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127350A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0113612B1 (en) | Address conversion unit for multiprocessor system | |
| JP2836283B2 (ja) | バッファ管理方式 | |
| EP0194415A2 (en) | Bus to bus converter | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| JPH0122940B2 (ja) | ||
| EP0057096B1 (en) | Information processing unit | |
| JP3036809B2 (ja) | マイクロコンピュータにおけるバッファ管理方式 | |
| JPH01298457A (ja) | コンピュータシステム | |
| US6026032A (en) | High speed data buffer using a virtual first-in-first-out register | |
| JPH0227696B2 (ja) | Johoshorisochi | |
| JP3016788B2 (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JPH04337851A (ja) | メモリアクセス方式 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| JPH0950423A (ja) | 遠隔情報処理システム間のデータ伝送方法 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH01267762A (ja) | Ｃｐｕ間通信マネージャ | |
| JPS58179977A (ja) | メモリ制御装置 | |
| JPH0628044B2 (ja) | データ転送システム | |
| JPH04195234A (ja) | データ転送方式 | |
| JPH01161461A (ja) | バス・インタフェース | |
| JPH0236011B2 (ja) | ||
| JPH01161463A (ja) | バス・インタフェース |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |