JPS5948418B2 - 端末制御装置 - Google Patents

端末制御装置

Info

Publication number
JPS5948418B2
JPS5948418B2 JP55065407A JP6540780A JPS5948418B2 JP S5948418 B2 JPS5948418 B2 JP S5948418B2 JP 55065407 A JP55065407 A JP 55065407A JP 6540780 A JP6540780 A JP 6540780A JP S5948418 B2 JPS5948418 B2 JP S5948418B2
Authority
JP
Japan
Prior art keywords
terminal device
terminal
allocation
register
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55065407A
Other languages
English (en)
Other versions
JPS56162138A (en
Inventor
久史 田中
和一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP55065407A priority Critical patent/JPS5948418B2/ja
Publication of JPS56162138A publication Critical patent/JPS56162138A/ja
Publication of JPS5948418B2 publication Critical patent/JPS5948418B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は、端末制御装置に関し、特に送受信バッファの
各端末装置に対する割当て制御に関する。
端末制御装置は、一般に、端末装置と中実装置との間で
送受信するデータを一時記憶するための送受信バッファ
を内部に備えている。ところで送受信データ量の異なる
複数台の端末装置を制御する従来の端末制御装置では、
送受信バッファの割当てを次のようにして行なつている
一つの方式は、端末制御装置に接続される端末装置の構
成(種類と台数)に合せて、予め固定的に送受信バッフ
ァの割当てを行なう方式である。他の方式は、端末装置
の使用開始に先立つて、当該端末装置の構成(種類と台
数)情報を端末制御装置に設定する操作を行なうことに
より、送受信バッファの割当てを行なう方式である。し
かし前者の方式は、割当てが固定的であるため、ある端
末システムに合せた端末制御装置は、他の端末装置構成
の端末システムには使用できない。
また後者の方式は、端末システム毎に構成情報を作成し
それを設定する操作を必要とする不便があり、端末装置
構成に対する柔軟性が著しく欠如していた。したがつて
本発明の目的は、上記の如き欠点を解消した端末制御装
置を提供することにある。
しかして本発明による端末制御装置の特徴は、送受信バ
ッファの割当てを行なうための情報を登録するためのレ
ジスタと、端末装置からのデータ(送受信データそのも
のまたはそれに付加された識別情報)から端末装置を識
別し、上記レジスタを参照することにより送受信バッフ
ァが未割当ての場合は必要バッファ容量に見合つた容量
の送受信バッファエリアを割当て、そのエリア位置と割
当て完了の旨を上記レジスタに登録する割当て回路とを
具備することにある。第1図によつて本発明の一実施例
を説明する。
1は本発明にかかる端末制御装置であり、7は端末制御
装置1に接続される端末装置の1台である。
本実施例では、各端末装置は送信データに自装置の識別
コードを付加して送り、端末制御装置側で識別コードに
よつて端末装置を識別する方式をとつている。
したがつて、端末装置7は、データ入力部2、データ出
力部3、データ送受信回路5のほかに、自装置の識別コ
ードを保持するレジスタ4を備えている。端末制御装置
1は、端末装置7と通信回線6で結ばれ、中央装置(図
示せず)と通信回線12で接続されており、次の部分を
備えている。
すなわち、10は送受信データを一時記憶する送受信バ
ツフア、8は端末装置1からのデータに付加された識別
コードから端末装置を識別し、レジスタ9を参照しなが
ら必要に応じて送受信バツフア10の割当てを行なう割
当て回路、11は中央装置とのデータ送受信を制御する
通信制御部である。上記レジスタ9の詳細を第2図に示
す.131〜13nは識別コードを記憶するエリアであ
る。141〜14nはエリア131〜13。
の識別コードを有する端末装置に割当てる必要のある送
受信バツフア容量を記憶するエリアである。15,〜1
5nは送受信バツフア10の割当て済を表示するマーク
を記憶するエリアである。
161〜16nは送受信バツフア10内に割当てられた
各端末装置対応のバツフアエリア先頭アドレス情報を記
憶するエリアである。
17は送受信バツフア10内の未割当てエリアの先頭ア
ドレスを示すポインタ格納エリアであり、送受信バツフ
アの割当てが済んでいない端末装置から送受信要求があ
つた場合には、このポインタが示すアドレス位置から始
まる所定容量のメモリエリアが当該端末装置用のバツフ
アエリアとして送受信バツフア10中に割当てられる。
このポインタの内容は、バツフアエリア割当て処理の都
度、次回割当てエリアの先頭アドレスを示す値に更新さ
れる。上記エリア131〜13、,141〜14nの内
容は送受信バツフア10の割当てと関係なく一定である
。次に動作を説明する。
端末装置7の電源投入や入力部2からのデータ入力等に
よつて端末制御装置1に対してデータを送信する要因が
発生すると、データ送受信回路5にレジスタ4内の識別
コードが取り込まれ、送信データに付加されて送信され
る。
端末制御装置1内の割当て回路8はレジスタ9を参照し
て受信したデータに付加された識別コードをサーチする
(識別コードで送信側端末装置を識別すると実質的に同
じである。
)。同じ識別コードが例えばエリア131に格納されて
いると、割当て回路8はエリア131のマークが立つて
いるか否か(6r゛かどうか)を調べる。マークが立つ
ていれば当該端末装置1に対する送受信バツフア10の
割当てが済んでおり、エリア161の内容で示される送
受信バツフアエリアに受信データが格納される。マーク
が立つていない場合は、割当て動作が行なわれる。すな
わち、割当て回路8は、その時のポインタ格納エリア1
7の内容を当該端末装置用のバツフアエリアの先頭アド
レスとしてエリア161に格納した後、次回発生する割
当処理に備えて、エリア141の内容で示される必要バ
ツフア容量分だけポインタ格納エリア17の内容を更新
する。
これと同時に、割当て回路8は、当該端末装置について
のバツフアエリアの割当てが完了していることを表示す
るため、エリア151のマークを立てる。このようにし
て当該端末装置7に対する送受信バツフア10の割当て
を行なつた後、受信データを割当てられた送受信バツフ
アエリアに格納することになる。向、上記レジスタ9の
エリア15,〜15。
,17は端末制御装置1の電源投入時にクリアされる。
つまり、送受信バツフア10の割当てが全く白紙の状態
になる。端末装置からの受信データおよび中央装置から
の受信データは、通信制御部11の制御下で送受信バツ
フア10の割当てられたエリアを経由して送受されるが
、その詳細については省略する。
ただ付言すれば、通信制御部11は上記レジスタ9を参
照することによつて送受信バツフア10のエリア割当て
状態を知る。前述の実施例の割当て回路では、端末装置
からのデータに付加された識別コードで端末装置を識別
するようにしたが、端末装置からのデータのフオーマツ
トや使用コード等の特徴によつて端末装置識別を行なう
ように構成することも可能である。
本発明による端末匍卿装置は、以上の如く、送受信デー
タ量の異なる複数の端末装置に対して送受信バツフアを
自動的に最適割当てするため、従来技術の欠点を悉く解
消でき、柔軟なシステム構成が可能となる。したがつて
、本発明の端末制御装置は、生産管理端末システムのよ
うに汎用端末装置が使用されるシステムや、新、旧の端
末装置さらには他社端末装置が混在する銀行端末システ
ムのように、最大送受信データ長の異なる端末装置を複
数台制御する場合に特に有効である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、第2図は
第1図中の割当て制御情報記憶用レジスタの内部構成図
である。 1・・・・・・端末制御装置、4・・・・・・識別コー
ド記憶用レジスタ、5・・・・・・データ送受信装置、
7・・・・・・端末装置、8・・・・・・割当て回路、
9・・・・・・割当て制御情報記憶用レジスタ、10・
・・・・・送受信バツフア、11・・・・・・通信制御
部。

Claims (1)

    【特許請求の範囲】
  1. 1 複数台の端末装置と中央装置との間の送受信データ
    を一時記憶するための送受信バッファを備えた端末制御
    装置において、上記送受信バッファの各端末装置に対す
    る割当てのための制御情報を格納するレジスタと、上記
    レジスタを参照して上記割当てを行なう割当手段とを有
    し、上記レジスタは、上記送受信バッファの未割当てエ
    リアの先頭位置を示す情報、各端末装置毎の必要バッフ
    ァ容量および割当状態情報を記憶しており、上記割当手
    段は、端末装置からの受信データによつて当該端末装置
    を識別し、上記レジスタ内の当該端末装置に対応する割
    当状態情報から送受信バッファが割当て済みか否かを判
    定し、未割当ての場合は、上記未割当てエリアの先頭位
    置情報を当該端末装置に対応するバッファエリア位置情
    報として上記レジスタに登録すると共に、当該端末装置
    に対応する割当状態情報を割当完了を示す状態に設定し
    、上記バッファエリア位置情報が示すアドレスから始ま
    る上記送受信バッファ中の所定容量のバッファエリアを
    使用して中央装置とのデータ送受信を行なうようにした
    ことを特徴とする端末制御装置。
JP55065407A 1980-05-19 1980-05-19 端末制御装置 Expired JPS5948418B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55065407A JPS5948418B2 (ja) 1980-05-19 1980-05-19 端末制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55065407A JPS5948418B2 (ja) 1980-05-19 1980-05-19 端末制御装置

Publications (2)

Publication Number Publication Date
JPS56162138A JPS56162138A (en) 1981-12-12
JPS5948418B2 true JPS5948418B2 (ja) 1984-11-26

Family

ID=13286135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55065407A Expired JPS5948418B2 (ja) 1980-05-19 1980-05-19 端末制御装置

Country Status (1)

Country Link
JP (1) JPS5948418B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222372A (ja) * 1982-06-18 1983-12-24 Sharp Corp 金銭出納装置
JPS59119232U (ja) * 1983-01-31 1984-08-11 東芝テック株式会社 調理機のスイツチ装置
JPS62212754A (ja) * 1986-03-13 1987-09-18 Fujitsu Ltd 送受信デ−タの転送制御方式
JPH01114980A (ja) * 1987-10-29 1989-05-08 Oki Electric Ind Co Ltd テラーズマシンの現金処理機制御方式
JPH01258048A (ja) * 1988-04-06 1989-10-16 Fujitsu Ltd データ転送回路
JP2736114B2 (ja) * 1989-04-14 1998-04-02 株式会社東芝 エリア割付け装置

Also Published As

Publication number Publication date
JPS56162138A (en) 1981-12-12

Similar Documents

Publication Publication Date Title
EP0282711B1 (en) Method of processing data in a decentralized processing system
JPS5948418B2 (ja) 端末制御装置
JPH026263B2 (ja)
JPH09331370A (ja) データ通信装置
JPS5810021B2 (ja) 時分割多重ネツトワ−ク・システム
JPS6214872B2 (ja)
JP3223075B2 (ja) 無線システムのデータ通信方法
KR100382638B1 (ko) 홈네트웍 시스템 및 그 채널 할당 방법
JPH04156739A (ja) 通信システム
JP2836357B2 (ja) ファクシミリ装置
JPH03136536A (ja) 通信制御システム
JPS61158245A (ja) デ−タ通信方式
JPH05183956A (ja) 無線通信制御方式
EP0226688A1 (en) Serial link adapter for a communication controller
JP2639248B2 (ja) 通信インターフェイス装置
JP3348820B2 (ja) 無線装置
JPH0311142B2 (ja)
JPS589620B2 (ja) 対等通信システム
JPS5841527B2 (ja) デ−タ・バッフア領域管理処理方式
JPS6114543B2 (ja)
JPS59230346A (ja) 伝送装置の送受信デ−タのバツフアリング方式
JPH06188933A (ja) 可変長データのデータ長判断法及びこのデータ長判断法を使用した制御システム
JPS6029987B2 (ja) デ−タ転送制御方式
JPS62104338A (ja) 通信システムのアンサ−バツク方法
JPH1023102A (ja) 情報処理装置および方法