JPS62212754A - 送受信デ−タの転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、通信インタフェース部とバッファとの間にお
けるダイレクトメモリアクセス（ＤＭＡ）による送受信
データの転送制御に関するもので、バッファと、該バッ
ファにおける送信または受信開始ポインタをセットする
アドレスレジスタと、転送ごとに歩進してバッファに送
信または受信ポインタを出力してアドレスするアドレス
カウンタとをそれぞれ１組設け、転送方向を制御すると
ともに唯１個の送受信ポインタを切替えて、送受信デー
タの転送を１組のバッファを共用して行うことを特徴と
する特 〔産業上の利用分野〕 本発明は、半二重通信における通信制御装置に係わり、
特に通信インタフェース部とバッファとの間の送受信デ
ータ転送制御方式の改良に関する。

高速のデータ通信を行う装置では、送受信データのオー
バランを回避するため、通信インタフェース部と主制御
装置との間にバッファを設け、通信インタフェース部と
の間でＤＭＡ転送を行っている。

このバッファとして、従来送信および受信データ用に２
組設けているが、それぞれＤＭＡ制御Ｂを行うこめ、コ
スト高になるという問題点がある。

このため、上記問題を解決した簡易な送受信データ転送
方式が求められている。

〔従来の技術〕

第３図（ａ）は、送信バッファと受信バッファの２組の
バッファを設けた通信制御装置のブロック図である。

第３図（ｂ）に示すように、受信バッファ１、送信バッ
ファ２は、バッファ内のアドレス（ポインタ）がそれぞ
れ（０００）（１６進表示）より順次割付けられている
もので、通信インタフェース部３との間のデータ転送は
、ローカルバス１００を介してＤＭＡで行われ、主メモ
リ５とのデータ転送は■０コントローラ４を介して行わ
れる。

通信インタフェース部３は、ローカルバス１００に接続
された１バイトのレジスタ３ａを備え、受信したデータ
をレジスタ３ａに格納して受信割込み信号５２を出力し
、またレジスタ３ａに格納された送信データはシリアル
に変換されて送信される。

上記レジスタ３ａと送受信バッファ１，２との間でＤＭ
Ａ転送を行うため、送受信バッファ１゜２に対応して、
受信用ＤＭＡコントローラ６および送信用ＤＭＡコント
ローラ９が設けられ、それぞれアドレスカウンタ８およ
び１１を歩進して送受信バッファ１，２をアドレスする
とともに通信インタフェース部３および送受信バッファ
１，２にリード／ライト信号を出力してデータを転送す
る。

以上構成の通信制御装置において、通信インタフェース
部３と送受信バッファ１．２との間の転送動作を以下に
説明する。

（受信データの転送） アドレスレジスタ７には、第３図（ｂｌ　−（２１に示
す受信開始ポインタが格納されており、通信インタフェ
ース部３よりデータ受信を通知する受信割込み信号５２
が出力されると、■０コントローラ４は受信用ＤＭＡコ
ントローラ６に転送を指令し、受信用ＤＭＡコントロー
ラ６は、アドレスレジスタ７の内容をアドレスカウンタ
８にセットしてローカルバス１００にアドレスデータを
出力せしめ、通信インタフェース部３には読出しくＲ）
信号を、受信バッファ１には書込み（Ｗ）信号を送出し
て、転送を開始する。

１バイト転送するごとに受信割込み信号５２が出力され
、アドレスカウンタ８を歩道（＋Ｌ）Ｌ、受信終了信号
により転送を完了する。

この終了信号により■０コントローラ４は、受信開始ポ
インタよりアドレスカウンタ８の示すポインタまで受信
バッファ１を読取って主メモリ５に転送する。

（送信データの転送） １０コントローラ４が送信要求５３を受信すると、主メ
モリ５の最終送信データが送信バッファ２の（０００）
に格納されるようなポインタより転送し、そのポインタ
値を送信開始ポインタとしてアドレスレジスタ１０にセ
ットして、送信用ＤＭＡコントローラ９にＩ旨令する。

これにより、送信用ＤＭＡコントローラ９はローカルバ
ス１００にアドレスブータラ出カシつつ通信コントロー
ラ３および送信バッファ２に制御信号を出力して送信デ
ータを通信インタフェース部３に転送し、アドレスカウ
ンタ１１が［０００）になったとき転送制御を終了する
。

〔発明が解決しようとする問題点３ 以上説明したように、送受信バッファをそれぞれ設け、
ＤＭＡを制御するための手段をそれに対応して設けると
、コスト高になるという問題点がある。

本発明は上記問題点に鑑み、半二重通信における簡易な
データ転送方式を提供することを目的とするものである
。

〔問題点を解決するための手段〕

上記目的のため、本発明の送受信データの転送方式は、
第１図原理説明図に示すように、バッファの転送開始ポ
インタをセットするアドレスレジスタ（１４）と、該転
送開始ポインタがセットされ転送単位のデータ転送ごと
に歩進して該バッファをアドレスするアドレスカウンタ
（１５）とをそれぞれ１組設け、 通信インタフェース部とバッファとに続出しおよび書込
み指令を送出して転送方向を切替えるとともに、前記ア
ドレスカウンタを歩進して送受信データを転送する転送
制御手段（１８）と、該アドレスレジスタに送信開始ポ
インタまたは受信開始ポインタをそれぞれセットして前
記転送制御手段に転送方向を指示する制御手段（１７）
と を備え、１組のバッファを唯１つの送受信ポインタを切
替えてデータ転送するものである。

〔作用〕

バッファのポインタを指示するアドレスカウンタと、送
受信開始ポインタをセットするアドレスレジスタと、Ｄ
ＭＡコントローラとをそれぞれ１組設け、送受信状態に
従って転送方向およびポインタを切替えて送受信データ
に共用する。

このため、通常はアドレスレジスタに受信開始ポインタ
を格納して受信状態にセントしておき、送信要求があれ
ば主メモリよりバッファに送信データを転送し、上記レ
ジスタに送信開始ポインタをセットしてＤＭＡ転送せし
めた後、再び受信状態にセットする。

以上により、１組のバッファで送受信が共用できる。

〔実施例〕

本発明の実施例を第２図を参照しつつ説明する。

第２図（ａｌは実施例の通信制御部ブロック図、第２図
（ｂ）は実施例のバッファ説明図、第２図（Ｃ）は動作
フローチャート図である。

第２図（ａｌにおいて、 １２は送受信共用のバッファであって、第２図（ｂ）に
示すように、例えば４にバイトのメモリ容量を備え、送
信データ格納領域１２ａと受信データ格納領域１２ｂと
が設けられて（０００）〜（ＦＰＦ　）の１組のポイン
タでアドレスされる。

１４はアドレスレジスタであり、ＩＯコントローラ１６
により、送信開始ポインタＰｓまたは受信開始ポインタ
Ｐｒが格納されるもの、１５は、アップダウン（Ｕ／Ｄ
）カウンタで構成されるアドレスカウンタであり、送信
または受信開始時、アドレスレジスタ１４に格納された
送信または受信開始ポインタＰｓ、Ｐｒがセットされ、
データ転送ごとにアップ（受信）またはダウン（ｒ　４
；’ａ　）カウントされて、ローカルバス１００にバッ
ファ１２のポインタ（アドレス）を出力するもの、 １３はＤＭＡコントローラであって、ＩＯコントローラ
１６より送出される送信または受信データの転送開始指
令に基づき、レジスタ３ａおよびバッファ１２に、リー
ド／ライト信号を送出して転送方向を制御するとともに
、データ転送ごとに°アドレスカウンタ１５を歩進（ア
ップダウン）するもの、 である。

なお、上記受信開始ポインタＰｒは受信データ格納領域
１２ｂの境界位置Ｐｒに設定され、送信開始ポインタＰ
ｓは最終送信データが（０００）に格納されるようにデ
ータ長に基づいて設定されるとともに、Ｐｓ、Ｐｒは唯
１つのポインタで、排他的に使用される。

以上構成の通信制御部において、バッファ１２とレジス
タ３ａとの間の転送動作は以下のように行われる。〔第
２図（Ｃ）〕 （１）ＩＯコントローラ１６はアドレスレジスタ１４に
受信開始ポインタＰｓを格納し、受信可能状態にセット
する。

（２）通信インタフェース部３より受信割込み信号５２
があると、ＤＭＡコントローラ１３は通信インタフェー
ス部３のレジスタ３ａにリード信号を、バッファ１２に
ライト１８号を送出し、アドレスカウンタ１５のゲート
（図示せず）を開いてローカルバス１００にバッファ１
２の受信開始ポインタＰｒを出力せしめて、バッファ１
２に受信データを転送する。

！バイト転送ごとにアドレスカウンタ１５は＋１され、
順次受信データを転送した後、受信終了（８号５０によ
り転送を終了する。

（３１１０コントローラ１６は、受信終了後、アドレス
カウンタ１５の値を読取り、受信開始ポインタＰｒより
そのポインタまでの受イＳデータを読取り、主メモリ５
に転送する。

（４）　　主制御装置より送信要求５３があると、１０
コントローラ１６は主メモリ５の送信データのデータ長
より送信開始ポインタＰｓを算出して、バッファ１２に
そのＰｓよりＢ方向に歩進して格納するとともに、アド
レスレジスタ１４に送信開始ポインタＰｓを格納する。

（５）続いてＤＭＡコントローラ１６により送信データ
の転送が開始され、１バイトごとアドレスカウンタ１５
が−１されて送（Ｓデータが転送される。

（６）　　アドレスカウンタ１５が（０００）になると
、ＤＭＡコントローラ１３は転送を終了するとともに、
１０コントローラ１６に送信終了信号５１が出力され、
ＩＯコントローラ１６は、受信開始ポインタＰｒを格納
して受信可能状態にセットして、受信待ちとする。

以上のごとく半二重通信においては、転送方向とともに
ポインタを送受信切替えることにより１組のバッファを
共用することができる。

〔発明の効果〕

本発明は、１組のバッファを転送方向および唯１つのポ
インタを切替えて送受信データに共用する手段を設けた
ものであるから、半二重通信における通信制御装置のコ
スト低下効果は捲めて大である。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図（ａｌは実施例の通信制御部ブロック図、第２図
（ｂ）は実施例のバッファ構成図、第２図（ｅ）は動作
フローチャート図、第３図（ａ）は従来の通信制御部ブ
ロック図、第３図（ｂ）は従来のバッファ構成図、であ
る６図中、 １は受信バッファ、　　　２は送信バッファ、３は通信
インタフェース部、 ３ａはレジスタ、 ４はＩＯコントローラ、５は主メモリ、６は送信用ＤＭ
Ａコントローラ、 ７．１０はアドレスレジスタ、 ８．１１はアドレスカウンタ、 ９は送信用ＤＭＡコントローラ、 １２はバッファ、 １３はＤＭＡコントローラ、 １４はアドレスレジスタ、 １５はアドレスカウンタ、 １６は■０コントローラ、 である。

Claims (1)

1. 【特許請求の範囲】 通信インタフェース部と主制御部との間の送受信データ
   の転送をバッファを介して行う通信制御装置において、
   １組の該バッファ（１２）と該通信インタフェース部（
   ３）との間における送受信データの転送方式であって、 該バッファの転送開始ポインタをセットするアドレスレ
   ジスタ（１４）と、該転送開始ポインタがセットされ転
   送単位のデータ転送ごとに歩進して該バッファをアドレ
   スするアドレスカウンタ（１５）とをそれぞれ１組設け
   、 該通信インタフェース部と該バッファとに読出しおよび
   書込み指令を送出して転送方向を切替えるとともに、前
   記アドレスカウンタを歩進して送受信データを転送する
   転送制御手段（１８）と、該アドレスレジスタに送信開
   始ポインタまたは受信開始ポインタをそれぞれセットし
   て前記転送制御手段に転送方向を指示する制御手段（１
   ７）と を備え、１組のバッファを送受信ポインタを切替えてデ
   ータ転送することを特徴とする送受信データの転送制御
   方式。