JPS6340956A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS6340956A JPS6340956A JP18567386A JP18567386A JPS6340956A JP S6340956 A JPS6340956 A JP S6340956A JP 18567386 A JP18567386 A JP 18567386A JP 18567386 A JP18567386 A JP 18567386A JP S6340956 A JPS6340956 A JP S6340956A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- bidirectional
- line
- host station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 41
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータと各種ディバイスとの間でデ
ータの転送を行うデータ転送装置に関する。
ータの転送を行うデータ転送装置に関する。
一般にコンピュータとコンピュータに接続される各種デ
ィバイスとの間でデータを転送する方式にはさまざまな
方式があるが、従来第３図に示すセントロニクスインタ
ーフェースが良く知られている。
ィバイスとの間でデータを転送する方式にはさまざまな
方式があるが、従来第３図に示すセントロニクスインタ
ーフェースが良く知られている。
同図において、ホストステーション３はコンピュータ１
とインターフェース２とにより構成され、コンピュータ
１とインターフェース２とは双方向データバス４．双方
向アドレスバス２５及び双方向ステータスバス６により
接続されている。データバス４はデータを転送し、アド
レスバス５はデータが読み書きされる位置のアドレスデ
ータを転送する。又ステータスバス６はＩ１０リード、
ライト信号、ＤＭＡ信号及びインターラブド信号等の制
御信号を転送する。
とインターフェース２とにより構成され、コンピュータ
１とインターフェース２とは双方向データバス４．双方
向アドレスバス２５及び双方向ステータスバス６により
接続されている。データバス４はデータを転送し、アド
レスバス５はデータが読み書きされる位置のアドレスデ
ータを転送する。又ステータスバス６はＩ１０リード、
ライト信号、ＤＭＡ信号及びインターラブド信号等の制
御信号を転送する。
ホストステーション３にはディバイス７がｔＪ［され、
インターフェース２からディバイス７に対してデータ信
号ｄ、ストローブ信号Ｓｔ及びステータス信号Ｓ１が転
送される。又ディバイス７からインターフェース２に対
してアクノリッジ信号ａ。
インターフェース２からディバイス７に対してデータ信
号ｄ、ストローブ信号Ｓｔ及びステータス信号Ｓ１が転
送される。又ディバイス７からインターフェース２に対
してアクノリッジ信号ａ。
ビージー信号す及びステータス信号Ｓｍ＜転送される。
データ信号ｄはデータとデータ格納先のアドレスからな
り、ストローブ信号Ｓはインターフェース２からディバ
イス７へのデータ信号ｄがを効であり、ディバイス７に
対してデータ信号ｄを受信することを要求する信号であ
る。
り、ストローブ信号Ｓはインターフェース２からディバ
イス７へのデータ信号ｄがを効であり、ディバイス７に
対してデータ信号ｄを受信することを要求する信号であ
る。
アクノリッジ信号ａはディバイス７がデータの受は取り
を完了したことを示すものであり、ビージー信号すは何
らかの理由でディバイス７が、データの受は取りが不可
能であることを示すものである。又ステータス信号Ｓｌ
、Ｓ２は割り込み状態やエラー状態等を示す信号である
。
を完了したことを示すものであり、ビージー信号すは何
らかの理由でディバイス７が、データの受は取りが不可
能であることを示すものである。又ステータス信号Ｓｌ
、Ｓ２は割り込み状態やエラー状態等を示す信号である
。
まず、第４図のタイムチャートのＡ時点において、イン
ターフェース２はディバイス７からのビージー信号が“
Ｌ”で、ディバイス７がデータを受は取り可能な状態で
あることを知る。又アクノリッジ信号ａが“Ｌ”から１
Ｈ”へ変化して、以前のデータ転送が終了したことを知
り、インターフェース２はディバイス７に対してデータ
信号ｄを出力する。データｄの出力中に、インターフェ
ース２は一定時間後にストローブ信号Ｓを一定時間″Ｌ
″とし、このデータ信号ｄが有効であり、ディバイス７
に対してその受は取りを要求する。
ターフェース２はディバイス７からのビージー信号が“
Ｌ”で、ディバイス７がデータを受は取り可能な状態で
あることを知る。又アクノリッジ信号ａが“Ｌ”から１
Ｈ”へ変化して、以前のデータ転送が終了したことを知
り、インターフェース２はディバイス７に対してデータ
信号ｄを出力する。データｄの出力中に、インターフェ
ース２は一定時間後にストローブ信号Ｓを一定時間″Ｌ
″とし、このデータ信号ｄが有効であり、ディバイス７
に対してその受は取りを要求する。
従ってディバイス７はこのデータ信号ｄをラッチしデー
タの受信を行う。このデータ受信中、ディバイス７は受
信動作が完了するまで、次のデータの受信が不可能であ
ることを示すビージー信号すを“Ｈ”にしてインターフ
ェース２に伝える。
タの受信を行う。このデータ受信中、ディバイス７は受
信動作が完了するまで、次のデータの受信が不可能であ
ることを示すビージー信号すを“Ｈ”にしてインターフ
ェース２に伝える。
ディバイス７がデータ信号ｄの受は取りを終了すると、
ディバイス７はビージー信号すを“Ｈ″からＬ゛に変化
させ、次のデータ受は取りが可能状態となる。又アクノ
リッジ信号ａを一定時間“Ｌ”にした後“Ｈ”に変化さ
せてデータの受は取りが完了したことをインターフェー
ス２に知らせる。
ディバイス７はビージー信号すを“Ｈ″からＬ゛に変化
させ、次のデータ受は取りが可能状態となる。又アクノ
リッジ信号ａを一定時間“Ｌ”にした後“Ｈ”に変化さ
せてデータの受は取りが完了したことをインターフェー
ス２に知らせる。
時点Ｂは時点Ａと各信号出力が同一であり、必要ならホ
ストステーション３側からディバイス７側へインターフ
ェース２を介して再びデータ転送が続行される。
ストステーション３側からディバイス７側へインターフ
ェース２を介して再びデータ転送が続行される。
上記従来のデータ転送装置にあっては、データの転送は
ホストステージ３ン３側からディバイス７側への一方向
のみであり、ディバイス７からホストステーション３側
へのデータ転送ができないという欠点があった。
ホストステージ３ン３側からディバイス７側への一方向
のみであり、ディバイス７からホストステーション３側
へのデータ転送ができないという欠点があった。
この発明は上記問題点に鑑みなされたものでホスト側か
らディバイス側へデータが転送できるだけでなく、ディ
バイス側からホスト側へもデータが転送できる双方向の
データ転送装置を提供することを目的としている。
らディバイス側へデータが転送できるだけでなく、ディ
バイス側からホスト側へもデータが転送できる双方向の
データ転送装置を提供することを目的としている。
データ転送装置において、ホストステーション３から外
部ディバイス７ヘデータを転送するか又は外部ディバイ
ス７からホストステーション３ヘデータを転送するかを
選択する方向制御信号ＤＩＲを伝える方向制御ライン１
４と、この方向制御信号ＤＩＲによりデータ方向が切替
えられる双方向バス８、双方向ストローブライン９及び
双方向アクノリッジライン１０とを備えた。
部ディバイス７ヘデータを転送するか又は外部ディバイ
ス７からホストステーション３ヘデータを転送するかを
選択する方向制御信号ＤＩＲを伝える方向制御ライン１
４と、この方向制御信号ＤＩＲによりデータ方向が切替
えられる双方向バス８、双方向ストローブライン９及び
双方向アクノリッジライン１０とを備えた。
この発明におけるデータ転送装置は、ホストステージジ
ン３から出力するＤＩＲ（方向制御）信号により、ＤＩ
Ｒ信号がホストステーション３からディバイス７ヘデー
タ信号ｄを送ることを示す場合には、データ信号ｄとス
トローブ信号Ｓ及びアクノリッジ信号ａを、ホストステ
ーション３がらディバイス７への信号方向とし、ＤＩＲ
信号がディバイス７からホストステーション３ヘデータ
信号ｄを送ることを示す場合には、データ信号ｄとスト
ローブ信号Ｓ及びアクノリッジ信号ａをディバイス側か
らホスト側への信号方向とし、ディバイス７からホスト
ステーション３へのデータ転送を可能とする。
ン３から出力するＤＩＲ（方向制御）信号により、ＤＩ
Ｒ信号がホストステーション３からディバイス７ヘデー
タ信号ｄを送ることを示す場合には、データ信号ｄとス
トローブ信号Ｓ及びアクノリッジ信号ａを、ホストステ
ーション３がらディバイス７への信号方向とし、ＤＩＲ
信号がディバイス７からホストステーション３ヘデータ
信号ｄを送ることを示す場合には、データ信号ｄとスト
ローブ信号Ｓ及びアクノリッジ信号ａをディバイス側か
らホスト側への信号方向とし、ディバイス７からホスト
ステーション３へのデータ転送を可能とする。
以下、この発明の一実施例を第１図、第２図に基づいて
説明する。第１図において、ホストステーション３はコ
ンピュータ１とインターフェース２とから構成され、コ
ンピュータ１とインターフェース２とは双方向データバ
ス４．双方向アドレスバス５及び双方向ステータスバス
６により接続されている。
説明する。第１図において、ホストステーション３はコ
ンピュータ１とインターフェース２とから構成され、コ
ンピュータ１とインターフェース２とは双方向データバ
ス４．双方向アドレスバス５及び双方向ステータスバス
６により接続されている。
７は外部ディバイスであり、ディバイス７とインターフ
ェース２とは双方向バス８．双方向ストローブライン９
及び双方向アクノリッジライン１０により接続されてい
る。ディバイス７内にはこれら双方向バス８等の信号の
方向を切り換える３−ステートバッファが内臓されてい
る。１４はこの３−ステートバッファのデータ方向を制
御する方向制御ラインであり、インターフェース２から
ディバイス７に方向制御信号ＤＩＲが与えられる。又イ
ンターフェース２とディバイス７との間はビージ−ライ
ン１１及びステータスバス１２゜１３により接続されて
いる。
ェース２とは双方向バス８．双方向ストローブライン９
及び双方向アクノリッジライン１０により接続されてい
る。ディバイス７内にはこれら双方向バス８等の信号の
方向を切り換える３−ステートバッファが内臓されてい
る。１４はこの３−ステートバッファのデータ方向を制
御する方向制御ラインであり、インターフェース２から
ディバイス７に方向制御信号ＤＩＲが与えられる。又イ
ンターフェース２とディバイス７との間はビージ−ライ
ン１１及びステータスバス１２゜１３により接続されて
いる。
双方向バス８を介してアドレス信号やデータ信号ｄが、
双方向ストローブライン９を介してストローブ信号Ｓが
、双方向アクノリッジライン１０を介してアクノリッジ
信号ａが夫々転送される。
双方向ストローブライン９を介してストローブ信号Ｓが
、双方向アクノリッジライン１０を介してアクノリッジ
信号ａが夫々転送される。
又ビージ−ライン１１を介してディバイス７からインタ
ーフェース２ヘビージー信号すが、ステータスライン１
３を介してステータス信号Ｓ２が送られる。ステータス
ライン１２を介してインターフェース２からディバイス
７にステータス信号Ｓが送られる。
ーフェース２ヘビージー信号すが、ステータスライン１
３を介してステータス信号Ｓ２が送られる。ステータス
ライン１２を介してインターフェース２からディバイス
７にステータス信号Ｓが送られる。
次に第２図のタイムチャートに従って動作について説明
する。
する。
まず、方向制御信号ＤＩＲが“Ｈ＋＋のとき、双方向バ
ス８．双方向ストローブライン９及び双方向アクノリッ
ジライン１０の信号方向はホストステーション３からデ
ィバイス７への信号出力となっている。
ス８．双方向ストローブライン９及び双方向アクノリッ
ジライン１０の信号方向はホストステーション３からデ
ィバイス７への信号出力となっている。
図のＡ時点では内 する３−ステートバッファにより、
方向制御信号ＤＩＲが“Ｈ”でディバイス７はデータ受
信モードとなっている。
方向制御信号ＤＩＲが“Ｈ”でディバイス７はデータ受
信モードとなっている。
まず、第２図のタイムチャートのＡ点において、インタ
ーフェース２はディバイス７からのビージー信号がＬ”
で、ディバイス７がデータを受は取り可能な状態である
ことを知る。又アクノリッジ信号ａがＬ″から“Ｈ″へ
変化して、以前のデータ転送が終了したことを知り、イ
ンターフェース２はディバイス７に対してデータ信号ｄ
を出力する。データｄの出力中に、インターフェース２
は一定時間後にストローブ信号Ｓを一定時間“Ｌ”とし
、このデータ信号ｄが有効であり、ディバイス７に対し
てその受は取りを要求する。従ってディバイス７はこの
データ信号ｄをラッチしデータの受信を行う。このデー
タ受信中、ディバイス７は受信動作が完了するまで、次
のデータの受信が不可能であることを示すビージー信号
すをＨ″にしてインターフェース２に伝える。
ーフェース２はディバイス７からのビージー信号がＬ”
で、ディバイス７がデータを受は取り可能な状態である
ことを知る。又アクノリッジ信号ａがＬ″から“Ｈ″へ
変化して、以前のデータ転送が終了したことを知り、イ
ンターフェース２はディバイス７に対してデータ信号ｄ
を出力する。データｄの出力中に、インターフェース２
は一定時間後にストローブ信号Ｓを一定時間“Ｌ”とし
、このデータ信号ｄが有効であり、ディバイス７に対し
てその受は取りを要求する。従ってディバイス７はこの
データ信号ｄをラッチしデータの受信を行う。このデー
タ受信中、ディバイス７は受信動作が完了するまで、次
のデータの受信が不可能であることを示すビージー信号
すをＨ″にしてインターフェース２に伝える。
ディバイス７がデータ信号ｄの受は取りを終了すると、
ディバイス７はビージー信号ｂｔ−’Ｈ”から“Ｌ”に
変化させ、次のデータ受は取りが可能状態となる。又ア
クノリッジ信号ａを一定時間“Ｌ”にしだ後“甘”に変
化させてデータの受は取りが完了したことをインターフ
ェース２に知らせる。
ディバイス７はビージー信号ｂｔ−’Ｈ”から“Ｌ”に
変化させ、次のデータ受は取りが可能状態となる。又ア
クノリッジ信号ａを一定時間“Ｌ”にしだ後“甘”に変
化させてデータの受は取りが完了したことをインターフ
ェース２に知らせる。
次に、ホストステーション３がディバイス７からのデー
タ転送を要求する場合には、Ｂ時点でディバイス７から
のビージー信号すが“Ｌ”で、ディバイス７の出力準備
ができている状態である。
タ転送を要求する場合には、Ｂ時点でディバイス７から
のビージー信号すが“Ｌ”で、ディバイス７の出力準備
ができている状態である。
又アクノリッジ信号ａが“Ｌ”から“Ｈ”へ変化して先
行したデータの受信号処理が終了している。
行したデータの受信号処理が終了している。
ここでホストステーション３は方向制御信号ＤＩＲをＨ
”から”Ｌ”に変化させて、双方向バス８、双方向スト
ローブライン９．双方向アクノリッジライン１０の信号
方向をディバイス７からホストステーション３への信号
出力に切換える。
”から”Ｌ”に変化させて、双方向バス８、双方向スト
ローブライン９．双方向アクノリッジライン１０の信号
方向をディバイス７からホストステーション３への信号
出力に切換える。
このようにして内臓する３−ステートバッファにより、
方向制御信号ＤＩＲが“Ｌ”となりディバイス７はデー
タ送信モードとなる。而してディバイス７からのビージ
ー信号すがＬ”でディバイス７がＲｅａｄｙ状態だから
、ホストステーションからディバイス７に向けて、一定
時間アクノリッジ信号ａを“Ｌ”としてデータの送信を
要求する。ディバイス７は、ホストステーション３から
のアクノリッジ信号ａの”Ｌ”からＨ”への立上りによ
り、データ信号ｄを出力する。又ディバイス７は一定時
間後に、ストローブ信号Ｓを一定時間“Ｌ ＋＋とする
ことによりディバイス７からのデータ信号ｄが有効であ
り、ホストステーション３にデータの受信を要求する。
方向制御信号ＤＩＲが“Ｌ”となりディバイス７はデー
タ送信モードとなる。而してディバイス７からのビージ
ー信号すがＬ”でディバイス７がＲｅａｄｙ状態だから
、ホストステーションからディバイス７に向けて、一定
時間アクノリッジ信号ａを“Ｌ”としてデータの送信を
要求する。ディバイス７は、ホストステーション３から
のアクノリッジ信号ａの”Ｌ”からＨ”への立上りによ
り、データ信号ｄを出力する。又ディバイス７は一定時
間後に、ストローブ信号Ｓを一定時間“Ｌ ＋＋とする
ことによりディバイス７からのデータ信号ｄが有効であ
り、ホストステーション３にデータの受信を要求する。
ホストステーション３のインターフェース２はストロー
ブ信号Ｓの“Ｌ”から“Ｈ”への立ち上りでこのデータ
信号ｄをラッチしデータの受信を行う。ホストステーシ
ョン３はデータ受信を終了し、次のデータが受信可能に
なると、一定時間アクノリッジ信号ａを“Ｌ”にし、デ
ィバイス７へ次のデータ転送を要求し、以下前述と同様
に次々とデータ転送を行う。
ブ信号Ｓの“Ｌ”から“Ｈ”への立ち上りでこのデータ
信号ｄをラッチしデータの受信を行う。ホストステーシ
ョン３はデータ受信を終了し、次のデータが受信可能に
なると、一定時間アクノリッジ信号ａを“Ｌ”にし、デ
ィバイス７へ次のデータ転送を要求し、以下前述と同様
に次々とデータ転送を行う。
なお、上記実施例でアクノリッジ信号ａを双方向とした
が、そのかわりにビージー信号すを双方向にすること、
又はこれらアクノリッジ信号ａ及びビージー信号すを共
に双方向にしてもよい。
が、そのかわりにビージー信号すを双方向にすること、
又はこれらアクノリッジ信号ａ及びビージー信号すを共
に双方向にしてもよい。
以上説明してきたようにこの発明によれば、方向制御信
号によりデータ方向が切替えられる双方向バス、双方向
ストローブライン及び双方向アクノリッジラインとを備
えたのでホストステーシコン側から外部ディバイス側へ
、又逆に外部ディバイス側からホストステーション側へ
と、双方向のデータ転送が可能となる。
号によりデータ方向が切替えられる双方向バス、双方向
ストローブライン及び双方向アクノリッジラインとを備
えたのでホストステーシコン側から外部ディバイス側へ
、又逆に外部ディバイス側からホストステーション側へ
と、双方向のデータ転送が可能となる。
第１図はこの発明に係るデータ転送装置のブロック図、
第２図はその動作を説明するタイムチャート、第３図は
従来のデータ転送装置のブロック図、第４図はそのタイ
ムチャートである。
第２図はその動作を説明するタイムチャート、第３図は
従来のデータ転送装置のブロック図、第４図はそのタイ
ムチャートである。
Claims (1)
- ホストステーションと外部ディバイスとの間でデータ転
送を行うデータ転送装置において、前記ホストステーシ
ョンから外部ディバイスへデータを転送するか又は前記
外部ディバイスからホストステーションへデータを転送
するかを選択する方向制御信号を伝える方向制御ライン
と、この方向制御信号によりデータ方向が切替えられる
双方向バス、双方向ストローブライン及び双方向アクノ
リッジラインとを備えたことを特徴とするデータ転送装
置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18567386A JPS6340956A (ja) | 1986-08-07 | 1986-08-07 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18567386A JPS6340956A (ja) | 1986-08-07 | 1986-08-07 | デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340956A true JPS6340956A (ja) | 1988-02-22 |
Family
ID=16174867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18567386A Pending JPS6340956A (ja) | 1986-08-07 | 1986-08-07 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340956A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05501023A (ja) * | 1989-10-06 | 1993-02-25 | コミュニケーション・インテリジェンス・コーポレイション | キーなし平坦パネル携帯用コンピューター―コンピュータ援助ノート |
-
1986
- 1986-08-07 JP JP18567386A patent/JPS6340956A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05501023A (ja) * | 1989-10-06 | 1993-02-25 | コミュニケーション・インテリジェンス・コーポレイション | キーなし平坦パネル携帯用コンピューター―コンピュータ援助ノート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566345A (en) | SCSI bus capacity expansion controller using gating circuits to arbitrate DMA requests from a plurality of disk drives | |
| US6070210A (en) | Timing mode selection apparatus for handling both burst mode data and single mode data in a DMA transmission system | |
| JPS6340956A (ja) | デ−タ転送装置 | |
| JP2563807B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPS62212754A (ja) | 送受信デ−タの転送制御方式 | |
| JP2671743B2 (ja) | マイクロコンピュータ | |
| JP2948380B2 (ja) | データ通信装置 | |
| JPH0113575B2 (ja) | ||
| JPH03290750A (ja) | Ｄｍａ転送方法 | |
| JPH05134968A (ja) | 周辺処理装置 | |
| JPS6368958A (ja) | デ−タ転送装置 | |
| JPS61288254A (ja) | デ−タ送受信回路 | |
| JPH04205365A (ja) | データ通信装置 | |
| JPS6345661A (ja) | バツフアメモリ回路 | |
| JPH0581167A (ja) | データ伝送処理装置 | |
| JPH05265923A (ja) | データ転送装置 | |
| JPH01180058A (ja) | 情報処理装置 | |
| JPH07160625A (ja) | データ転送装置 | |
| JPS59172027A (ja) | デ−タ転送方式 | |
| JPH09134325A (ja) | Ｄｍａコントロ−ラ | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JPS61102850A (ja) | セントロニクスインタフエイスの利用方式 | |
| JPS59216225A (ja) | デ−タ転送制御方式 | |
| JPS59168530A (ja) | インタフエ−ス制御方式 | |
| JPS6127790B2 (ja) |