JPH0581167A - データ伝送処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 共通バスの利用効率を高めてＣＰＵの負担を
軽減するデータ伝送処理装置の提供。 【構成】 共通の伝送バス１の入出力チャネルに接続し
た複数のデータ入出力装置２，３と、メモリシステム４
との間でＤＭＡ転送する、ＤＭＡ制御装置を含むデータ
伝送処理装置において、上記データ入出力装置２は内蔵
したバッファメモリに、ある程度の転送すべきデータを
取込むと、使用中の共通バス１を一時的に解放して、デ
ータをメモリシステム４にＤＭＡ伝送し、その伝送によ
りバッファメモリのデータ量が減少すると、再度上記共
通バス１の使用を要求する機能を有し、上記、一時的に
解放した共通バス１を他のデータ入出力装置３に使用さ
せる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共通バスに接続した複
数のデータ入力出力装置と、メモリシステムとの間の、
ＤＭＡ(ダイレクト・メモリ・アクセス)によるデータ伝
送処理装置に関する。

【０００２】

【従来の技術】近年のデータ伝送は制御系の分散化傾向
に伴い、共通バスに複数のデータ入出力装置を接続し
て、相互にデータ転送を行なっている。

【０００３】さらに近時は、高演算処理プロセッサや、
大容量メモリ等の出現に伴って、取扱うデータ容量が膨
大になり、そのため高速、かつ、効率的なデータ処理の
要求が高まっている。

【０００４】従来から、接続したデータ入出力装置が多
い大規模で、かつ、高速性が要求されるデータ伝送シス
テムにおいては、ＣＰＵの負担を軽減するためにＤＭＡ
制御装置を用いて、データ入出力装置とメモリシステム
との間を制御して直接のデータ転送を行なわせている。

【０００５】そのような従来のＤＭＡシステムは、例え
ばインテル社製の８２３７Ａを含むシステムでは、ＤＭ
Ａ転送時には各データ入出力装置からＤＲＥＱ信号(デ
ータ要求信号)を送出して、上記の共通バスの使用を要
求している。ＤＭＡ制御装置では予め決められているＤ
ＲＥＱ信号の優先順位に従って、優先順位がより高いＤ
ＲＥＱ信号を用いてデータ送出を要求するデータ入出力
装置に対して、共通バスの使用を許可するＤＡＣＫ信号
(データ送信肯定信号)を、前記ＤＲＥＱ信号によりデー
タ伝送を要求したデータ入出力装置に返送することによ
り、各データ入出力装置に知らせる。上記、ＤＡＣＫ信
号により開始したデータ伝送が終了すると、次の優先順
位の他のデータ入出力装置が発したＤＲＥＱ信号に対応
してＤＡＣＫ信号を送出することによって、次の共通バ
スの使用を上記他のデータ入出力装置に許可している。

【０００６】

【発明が解決しようとする課題】しかしながら、近時の
データ入出力装置には、伝送速度、システムのパフォー
マンス等を向上させるために、データ入出力装置には例
えば、先入れ先出し(ＦＩＦＯ)のバッファメモリを内蔵
しているのが一般であり、したがって、データ入出力装
置によっては転送するデータを大量に、上記バッファメ
モリに溜め込んでおり、しばらくの間はそのデータだけ
でデータ入出力装置の処理を行うことが可能な状態にも
かかわらず共通バスが占有されることになる。したがっ
て、その大量データの処理が完全に終了するまでは、次
の優先順位の他のデータ入出力装置はデータ伝送ができ
ないことになる。これは優先順位は最上位ではないが、
少量のデータ転送のために、先順位のデータ入出力装置
が伝送するデータのために、必要以上の待ち時間を要す
る大きなデータ処理上の問題点となっている。

【０００７】本発明は上述に鑑み、上記、先順位のデー
タ入出力装置がバッファメモリに有するデータをＤＭＡ
転送している間に、優先順位に関係なく他のデータ入出
力装置に共通バスを使用させてデータ転送を行なわせる
ことにより、全体のパフォーマンス、処理効率が向上す
るデータ伝送処理装置の提供を目的とする。

【０００８】

【課題を解決するための手段】本発明は上記の目的を、
共通バスに接続した複数のデータ入出力装置と、メモリ
システムとの間でＤＭＡ転送する、ＤＭＡ制御装置を含
むデータ伝送処理装置において、上記データ入出力装置
は内蔵したバッファメモリに、ある量の転送すべきデー
タを取込むと、使用中の共通バスを一時的に解放して、
バッファメモリのデータをメモリシステムにＤＭＡ伝送
し、それによりバッファメモリのデータ量が減少してく
ると、再度上記共通バスの使用を要求する機能を備え、
上記、一時的に解放した共通バスを他のデータ入出力装
置に使用させるデータ伝送処理装置によって達成する。

【０００９】

【作用】したがって本発明によれば、複数のデータ入出
力装置が共通のデータバスに接続されたデータ伝送処理
装置において、あるデータ入出力装置が、そのバッファ
メモリに取込んだ大量のデータの転送を行なう場合、デ
ータバッファに取込んでいるデータ量に応じて制御信号
を出し、バッファにデータが存在している間、他の入出
力装置に上記共通のデータバスを明渡してデータ転送を
行なわせるから、共通のデータバスの使用効率を極めて
高くすることが可能になる。

【００１０】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。

【００１１】図１は本発明の一実施例の構成を示すブロ
ック図であり、共通バス１に複数(図では２)のデータ入
出力装置２，３と、メモリシステムを接続し、上記のデ
ータ入出力装置２，３は、それぞれに設けたバッファメ
モリのデータ容量に応じて、ＤＭＡ制御装置５との間に
送受信する制御信号６，７の送受を可能とした構成を特
徴としており、８，９はそれぞれ、第１のＤＲＥＱ(Ｄ
ＭＡデータ転送の要求信号)(1)、および第２のＤＲＥＱ
(2)であり、ここでは、その優先順位は前者、ＤＲＥＱ
(1)を優位とする。また、10，11はそれぞれ、前記、第
１，第２のＤＲＥＱ(1)およびＤＲＥＱ(2)に対応する、
データ転送を許可するＤＡＣＫ(肯定応答信号)(1)およ
び(2)であり、12はアドレスバスで、ＤＭＡ制御装置５
は少なくともインテル８２３７ＡのＤＭＡ機能を有する
ものとする。

【００１２】以上のように構成された本発明は、以下の
ように動作する。まず、データ入出力装置２内に設けた
バッファメモリに、ある程度の量のデータが記憶された
時点で、制御信号６をＤＭＡ制御装置５に送出させ、そ
れと同時に、データ入出力装置２にＤＭＡデータ転送の
要求信号ＤＲＥＱ(1)８の送出を不可能にする。

【００１３】次に、制御信号６を受けたＤＭＡ制御装置
５は、たとえ転送バイトが中途であっても制御対象を変
更することが可能な機能を有している。ここでＤＭＡ制
御装置５は制御信号６、または７が入力されると、当
然、内部レジスタの内容は保持されなければならない。

【００１４】つぎに、他のデータ入出力装置３に対しデ
ータ転送を肯定するＤＡＣＫ(2)11を出力することによ
り、メモリシステム４にデータ入出力装置３のデータ転
送が開始される。それによりデータ入出力装置３の内部
バッファメモリのデータが減少すると、再度、制御信号
６を立ち下げることで、ＤＲＥＱ(1)８の送出が可能に
なって転送できることになる。これにより、ＤＭＡ制御
装置５の優先順位の判定にしたがってデータ入出力装置
２は、共通バス１を使用できる。なお、本発明の上述の
機能は各データ入出力装置によって自由に選択できても
よい。

【００１５】以上のように本発明は、従来のＤＭＡで不
足している回線切断・再接続機能を新たに追加・拡張し
て行なうＤＭＡデータ伝送処理装置である。

【００１６】

【発明の効果】以上説明して明らかなように本発明は、
共通のバスに接続された複数のデータ入出力装置と、メ
モリシステム間のデータ転送において、共通バスを複数
のデータ入出力装置によって効率的に運用可能であるか
ら、用いてＣＰＵの負担を軽減する顕著な効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【符号の説明】

１…共通バス、 ２，３…データ入出力装置、 ４…メ
モリシステム、 ５…ＤＭＡ制御装置、 ６，７…制御
信号、 ８，９…ＤＲＥＱ信号(ＤＭＡデータ転送の要
求信号)、 10，11…ＤＡＣＫ信号(肯定応答信号)、 1
2…アドレスバス。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 共通バスに接続した複数のデータ入出力
   装置と、メモリシステムとの間でＤＭＡ転送する、ＤＭ
   Ａ制御装置を含むデータ伝送処理装置において、上記デ
   ータ入出力装置は内蔵したバッファメモリに、ある量の
   転送すべきデータを取込むと、使用中の共通バスを一時
   的に解放して、バッファメモリのデータをメモリシステ
   ムにＤＭＡ伝送し、それによりバッファメモリのデータ
   量が減少してくると、再度上記共通バスの使用を要求す
   る機能を備え、上記、一時的に解放した共通バスを他の
   データ入出力装置に使用させることを特徴とするデータ
   伝送処理装置。