JP3120794B2 - Ａｔｍ装置およびａｔｍ物理レイヤ制御処理方法 - Google Patents
Ａｔｍ装置およびａｔｍ物理レイヤ制御処理方法Info
- Publication number
- JP3120794B2 JP3120794B2 JP26599298A JP26599298A JP3120794B2 JP 3120794 B2 JP3120794 B2 JP 3120794B2 JP 26599298 A JP26599298 A JP 26599298A JP 26599298 A JP26599298 A JP 26599298A JP 3120794 B2 JP3120794 B2 JP 3120794B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- management information
- register
- management
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ（Ａｓｙｎｃ
ｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）装置、
特にその物理レイヤの制御処理技術に関する。
ｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）装置、
特にその物理レイヤの制御処理技術に関する。
【０００２】
【従来の技術】「通信の時代」とも言われる２１世紀を
目前にしたここ数年の間に最も注目された通信技術はＡ
ＴＭであろう。ＡＴＭは、周知のように、音声，文字，
絵図等さまざまな形態の情報をすべて、セルと呼ばれる
情報単位に分割し、超高速で転送・交換し、受信側で元
の情報に組み立てる方式であり、２１世紀の「通信イン
フラ」であるＢ−ＩＳＤＮ（Ｂｒｏａｄｂａｎｄ ＩＳ
ＤＮ）、すなわち広帯域ＩＳＤＮの実現技術として注目
されている。セルは、ＣＣＩＴＴ標準のセルの場合、制
御情報を含む５バイトのヘッダと、ユーザ情報を含む４
８バイトの情報部とで構成される。
目前にしたここ数年の間に最も注目された通信技術はＡ
ＴＭであろう。ＡＴＭは、周知のように、音声，文字，
絵図等さまざまな形態の情報をすべて、セルと呼ばれる
情報単位に分割し、超高速で転送・交換し、受信側で元
の情報に組み立てる方式であり、２１世紀の「通信イン
フラ」であるＢ−ＩＳＤＮ（Ｂｒｏａｄｂａｎｄ ＩＳ
ＤＮ）、すなわち広帯域ＩＳＤＮの実現技術として注目
されている。セルは、ＣＣＩＴＴ標準のセルの場合、制
御情報を含む５バイトのヘッダと、ユーザ情報を含む４
８バイトの情報部とで構成される。
【０００３】従来のこの種のＡＴＭ装置は、図１０に示
すように、セルを制御する上位レイヤ１４と、通信回線
などの伝送媒体である物理媒体を制御する物理レイヤ２
５とから構成され、上位レイヤ１４と物理レイヤ２５と
の間は、一般データ（ユーザ情報）を授受するためのデ
ータ・インターフェース３と、物理レイヤを制御するた
めのマネージメント・インターフェース３０とが設けら
れている。
すように、セルを制御する上位レイヤ１４と、通信回線
などの伝送媒体である物理媒体を制御する物理レイヤ２
５とから構成され、上位レイヤ１４と物理レイヤ２５と
の間は、一般データ（ユーザ情報）を授受するためのデ
ータ・インターフェース３と、物理レイヤを制御するた
めのマネージメント・インターフェース３０とが設けら
れている。
【０００４】このＡＴＭ装置では、マスタ装置としての
ＣＰＵ４が他のＣＰＵと通信を行うときは、先ず、上位
レイヤ１４とマネージメント・インターフェース３０を
介して、物理レイヤ２５が有するレジスタ２０に、この
物理レイヤ２５を活性化するためのイネーブル信号や通
信レート等を書き込み、また、レジスタ２０から回線の
回線情報を読み出すことが必要である。そして、この後
にデータ・インターフェース３と、上位レイヤ１４を介
して一般データを授受する。このとき、上位レイヤ１４
は、上述のように、ＣＰＵ４からの一般データにヘッダ
を付けセルに組み立て物理レイヤ２５に送出し、また物
理レイヤ２５からの一般データに対しては、ヘッダを外
して、セルを分解した後にＣＰＵ４に送出する。なお、
マネージメント情報の読み書きは、通信終了時にも行わ
れる。
ＣＰＵ４が他のＣＰＵと通信を行うときは、先ず、上位
レイヤ１４とマネージメント・インターフェース３０を
介して、物理レイヤ２５が有するレジスタ２０に、この
物理レイヤ２５を活性化するためのイネーブル信号や通
信レート等を書き込み、また、レジスタ２０から回線の
回線情報を読み出すことが必要である。そして、この後
にデータ・インターフェース３と、上位レイヤ１４を介
して一般データを授受する。このとき、上位レイヤ１４
は、上述のように、ＣＰＵ４からの一般データにヘッダ
を付けセルに組み立て物理レイヤ２５に送出し、また物
理レイヤ２５からの一般データに対しては、ヘッダを外
して、セルを分解した後にＣＰＵ４に送出する。なお、
マネージメント情報の読み書きは、通信終了時にも行わ
れる。
【０００５】
【発明が解決しようとする課題】上述した従来のＡＴＭ
装置では、データ・インターフェースとマネージメント
・インターフェースとを物理的に個別に備えているた
め、上位レイヤと物理レイヤそれぞれが別個のデバイス
であるときは、ＬＳＩのピン数が多く、配線も繁雑にな
り、また同一デバイスに収納されていても配線の繁雑化
は拒めないので、パッケージが大きくなり、ひいてはコ
スト上昇や装置の大型化を招くという問題点がある。
装置では、データ・インターフェースとマネージメント
・インターフェースとを物理的に個別に備えているた
め、上位レイヤと物理レイヤそれぞれが別個のデバイス
であるときは、ＬＳＩのピン数が多く、配線も繁雑にな
り、また同一デバイスに収納されていても配線の繁雑化
は拒めないので、パッケージが大きくなり、ひいてはコ
スト上昇や装置の大型化を招くという問題点がある。
【０００６】また、システム・オン・チップ等の統合Ｌ
ＳＩ開発においては、さまざまな用途にピンを割り当て
ねばならず、使用頻度の小さいマネージメント・インタ
ーフェースという特定用途にピンを割り当てるとなると
不経済であるという問題点もある。
ＳＩ開発においては、さまざまな用途にピンを割り当て
ねばならず、使用頻度の小さいマネージメント・インタ
ーフェースという特定用途にピンを割り当てるとなると
不経済であるという問題点もある。
【０００７】したがって、本発明の目的は、マネージメ
ント情報も一般データと同様にセル形式にして、データ
・インターフェースにより、上位レイヤと物理レイヤと
の間で授受する構成とし、マネージメント・インターフ
ェースを削除することにより、その部分に必要とされて
いた信号線やピンを無くし、チップのパッケージ、ひい
ては装置を小型化し、コストを低減するＡＴＭ装置およ
びＡＴＭ物理レイヤ制御処理方法を提供することにあ
る。
ント情報も一般データと同様にセル形式にして、データ
・インターフェースにより、上位レイヤと物理レイヤと
の間で授受する構成とし、マネージメント・インターフ
ェースを削除することにより、その部分に必要とされて
いた信号線やピンを無くし、チップのパッケージ、ひい
ては装置を小型化し、コストを低減するＡＴＭ装置およ
びＡＴＭ物理レイヤ制御処理方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】そこで、本発明の第１の
ＡＴＭ装置は、物理レイヤを制御するための少なくとも
１つのマネージメント情報をペイロード形式で記憶する
メモリと、マスタ装置からのマネージメント要求により
前記メモリを読み書きするメモリ・リードライト手段，
前記メモリを読み出すときは前記マネージメント情報を
一般データと識別するためのヘッダを付加し、また前記
メモリに書き込むときは前記ヘッダを削除するセル制御
手段および前記ヘッダ付きの一般データとマネージメン
ト情報とを送受信データとして同一のインターフェース
により前記物理レイヤと送受信するデータ送受信手段を
含む上位レイヤと、該上位レイヤと前記送受信データを
授受するデータ送受信手段，前記マネージメント情報中
のマネージメント・データを保持するレジスタ，前記送
受信データのヘッダが一般データを指定しているときは
他のマスタ装置と通信を行う通信手段，前記ペイロード
を構成する各マネージメント情報は、前記レジスタの読
み書きの指定および該レジスタのアドレスの指定からな
る語と、前記マネージメント・データを指定する語とで
構成されるものであって、前記送受信データのヘッダが
マネージメント情報を指定しているときは当該マネージ
メント情報中の読み書きの指定に基づいて前記レジスタ
を読み書きするレジスタ・リードライト手段および前記
マネージメント情報に基づいてマネージメント処理し、
前記レジスタに格納している第２のマネージメント情報
の読み出しを要求される場合に当該マネージメント情報
を前記レジスタから読み出してセル形式とした第２のマ
ネージメント情報を前記上位レイヤに送信するデータ制
御手段を含む少なくとも１つの物理レイヤとを有するこ
とを特徴とする。
ＡＴＭ装置は、物理レイヤを制御するための少なくとも
１つのマネージメント情報をペイロード形式で記憶する
メモリと、マスタ装置からのマネージメント要求により
前記メモリを読み書きするメモリ・リードライト手段，
前記メモリを読み出すときは前記マネージメント情報を
一般データと識別するためのヘッダを付加し、また前記
メモリに書き込むときは前記ヘッダを削除するセル制御
手段および前記ヘッダ付きの一般データとマネージメン
ト情報とを送受信データとして同一のインターフェース
により前記物理レイヤと送受信するデータ送受信手段を
含む上位レイヤと、該上位レイヤと前記送受信データを
授受するデータ送受信手段，前記マネージメント情報中
のマネージメント・データを保持するレジスタ，前記送
受信データのヘッダが一般データを指定しているときは
他のマスタ装置と通信を行う通信手段，前記ペイロード
を構成する各マネージメント情報は、前記レジスタの読
み書きの指定および該レジスタのアドレスの指定からな
る語と、前記マネージメント・データを指定する語とで
構成されるものであって、前記送受信データのヘッダが
マネージメント情報を指定しているときは当該マネージ
メント情報中の読み書きの指定に基づいて前記レジスタ
を読み書きするレジスタ・リードライト手段および前記
マネージメント情報に基づいてマネージメント処理し、
前記レジスタに格納している第２のマネージメント情報
の読み出しを要求される場合に当該マネージメント情報
を前記レジスタから読み出してセル形式とした第２のマ
ネージメント情報を前記上位レイヤに送信するデータ制
御手段を含む少なくとも１つの物理レイヤとを有するこ
とを特徴とする。
【０００９】また、本発明の第２のＡＴＭ装置は、一般
データまたは物理レイヤを制御するためのマネージメン
ト情報をマスタ装置と授受する第１のデータ送受信手
段，前記マスタ装置からマネージメント要求を受ける
と、その内容により前記マネージメント情報をペイロー
ド形式に変換または逆変換し、かつ、前記変換時には前
記マネージメント情報を一般データと識別するためのヘ
ッダを付加し、また前記逆変換時には前記ヘッダを削除
するセル制御手段および前記ヘッダ付きの一般データと
マネージメント情報とを送受信データとして同一のイン
ターフェースにより前記物理レイヤと送受信する第２の
データ送受信手段を含む上位レイヤと、該上位レイヤと
前記送受信データを授受するデータ送受信手段，前記マ
ネージメント情報中のマネージメント・データを保持す
るレジスタ，前記送受信データのヘッダがマネージメン
ト・データを指定していないときは他のマスタ装置と通
信を行う通信手段，前記ペイロードを構成する各マネー
ジメント情報は、前記レジスタの読み書きの指定および
該レジスタのアドレスの指定からなる語と、前記マネー
ジメント・データを指定する語とで構成されるものであ
って、前記送受信データのヘッダがマネージメント情報
を指定しているときは当該マネージメント情報中の読み
書きの指定に基づいて前記レジスタを読み書きするレジ
スタ・リードライト手段および前記各手段を制御し、前
記レジスタに格納している第２のマネージメント情報の
読み出しを要求される場合に当該マネージメント情報を
前記レジスタから読み出してセル形式とした第２のマネ
ージメント情報を前記上位レイヤに送信するデータ制御
手段を含む少なくとも１つの物理レイヤとを有すること
を特徴とする。
データまたは物理レイヤを制御するためのマネージメン
ト情報をマスタ装置と授受する第１のデータ送受信手
段，前記マスタ装置からマネージメント要求を受ける
と、その内容により前記マネージメント情報をペイロー
ド形式に変換または逆変換し、かつ、前記変換時には前
記マネージメント情報を一般データと識別するためのヘ
ッダを付加し、また前記逆変換時には前記ヘッダを削除
するセル制御手段および前記ヘッダ付きの一般データと
マネージメント情報とを送受信データとして同一のイン
ターフェースにより前記物理レイヤと送受信する第２の
データ送受信手段を含む上位レイヤと、該上位レイヤと
前記送受信データを授受するデータ送受信手段，前記マ
ネージメント情報中のマネージメント・データを保持す
るレジスタ，前記送受信データのヘッダがマネージメン
ト・データを指定していないときは他のマスタ装置と通
信を行う通信手段，前記ペイロードを構成する各マネー
ジメント情報は、前記レジスタの読み書きの指定および
該レジスタのアドレスの指定からなる語と、前記マネー
ジメント・データを指定する語とで構成されるものであ
って、前記送受信データのヘッダがマネージメント情報
を指定しているときは当該マネージメント情報中の読み
書きの指定に基づいて前記レジスタを読み書きするレジ
スタ・リードライト手段および前記各手段を制御し、前
記レジスタに格納している第２のマネージメント情報の
読み出しを要求される場合に当該マネージメント情報を
前記レジスタから読み出してセル形式とした第２のマネ
ージメント情報を前記上位レイヤに送信するデータ制御
手段を含む少なくとも１つの物理レイヤとを有すること
を特徴とする。
【００１０】また、本発明の第１のＡＴＭ物理レイヤ制
御処理方法は、物理レイヤを制御するための少なくとも
１つのマネージメント情報をペイロード形式でメモリに
記憶する手順と、前記物理レイヤの上位にある上位レイ
ヤにおける手順であって、マスタ装置からのマネージメ
ント要求により、前記メモリを読み書きする手順，前記
メモリを読み出すときは前記マネージメント情報を一般
データと識別するためのヘッダを付加し、また前記メモ
リに書き込むときは前記ヘッダを削除する手順および前
記ヘッダ付きの一般データまたはマネージメント情報を
送受信データとして同一のインターフェースにより前記
物理レイヤと送受信する手順と、前記物理レイヤにおけ
る手順であって、前記上位レイヤと前記送受信データを
授受する手順，前記マネージメント情報中のマネージメ
ント・データをレジスタに保持する手順，前記送受信デ
ータのヘッダがマネージメント・データを指定していな
いときは他のマスタ装置と通信を行う手順，前記ペイロ
ードを構成する各マネージメント情報は、前記レジスタ
の読み書きの指定および該レジスタのアドレスの指定か
らなる語と、前記マネージメント・データを指定する語
とで構成されるものであって、前記ヘッダがマネージメ
ント情報を指定しているときは当該マネージメント情報
中の読み書きの指定に基づいて前記レジスタを読み書き
する手順，および前記レジスタに格納している第２のマ
ネージメント情報の読み出しを要求される場合に当該マ
ネージメント情報を前記レジスタから読み出してセル形
式とした第２のマネージメント情報を前記上位レイヤに
送信する手順を含む手順とを有することを特徴とする。
御処理方法は、物理レイヤを制御するための少なくとも
１つのマネージメント情報をペイロード形式でメモリに
記憶する手順と、前記物理レイヤの上位にある上位レイ
ヤにおける手順であって、マスタ装置からのマネージメ
ント要求により、前記メモリを読み書きする手順，前記
メモリを読み出すときは前記マネージメント情報を一般
データと識別するためのヘッダを付加し、また前記メモ
リに書き込むときは前記ヘッダを削除する手順および前
記ヘッダ付きの一般データまたはマネージメント情報を
送受信データとして同一のインターフェースにより前記
物理レイヤと送受信する手順と、前記物理レイヤにおけ
る手順であって、前記上位レイヤと前記送受信データを
授受する手順，前記マネージメント情報中のマネージメ
ント・データをレジスタに保持する手順，前記送受信デ
ータのヘッダがマネージメント・データを指定していな
いときは他のマスタ装置と通信を行う手順，前記ペイロ
ードを構成する各マネージメント情報は、前記レジスタ
の読み書きの指定および該レジスタのアドレスの指定か
らなる語と、前記マネージメント・データを指定する語
とで構成されるものであって、前記ヘッダがマネージメ
ント情報を指定しているときは当該マネージメント情報
中の読み書きの指定に基づいて前記レジスタを読み書き
する手順，および前記レジスタに格納している第２のマ
ネージメント情報の読み出しを要求される場合に当該マ
ネージメント情報を前記レジスタから読み出してセル形
式とした第２のマネージメント情報を前記上位レイヤに
送信する手順を含む手順とを有することを特徴とする。
【００１１】また、本発明の第２のＡＴＭ物理レイヤ制
御処理方法は、物理レイヤの上位にある上位レイヤにお
ける手順であって、一般データまたは前記物理レイヤを
制御するためのマネージメント情報をマスタ装置と授受
する手順，前記マスタ装置からマネージメント要求を受
けると、その内容により前記マネージメント情報をペイ
ロード形式に変換または逆変換する手順，前記変換時に
は前記マネージメント情報を一般データと識別するため
のヘッダを付加し、また前記逆変換時には前記ヘッダを
削除する手順およびヘッダ付きの一般データまたはマネ
ージメント情報を送受信データとして前記物理レイヤと
同一のインターフェースにより送受信する手順を含む手
順と、前記物理レイヤにおける手順であって、前記上位
レイヤと前記送受信データを授受する手順，前記マネー
ジメント情報中のマネージメント・データをレジスタに
保持する手順，前記送受信データのヘッダがマネージメ
ント・データを指定していないときは他のマスタ装置と
通信を行う手順，前記ペイロードを構成する各マネージ
メント情報は、前記レジスタの読み書きの指定および該
レジスタのアドレスの指定からなる語と、前記マネージ
メント・データを指定する語とで構成されるものであっ
て、前記送受信データのヘッダがマネージメント情報を
指定しているときは当該マネージメント情報中の読み書
きの指定に基づいて前記レジスタを読み書きする手順，
および前記レジスタに格納している第２のマネージメン
ト情報の読み出しを要求される場合に当該マネージメン
ト情報を前記レジスタから読み出してセル形式とした第
２のマネージメント情報を前記上位レイヤに送信する手
順とを有することを特徴とする。
御処理方法は、物理レイヤの上位にある上位レイヤにお
ける手順であって、一般データまたは前記物理レイヤを
制御するためのマネージメント情報をマスタ装置と授受
する手順，前記マスタ装置からマネージメント要求を受
けると、その内容により前記マネージメント情報をペイ
ロード形式に変換または逆変換する手順，前記変換時に
は前記マネージメント情報を一般データと識別するため
のヘッダを付加し、また前記逆変換時には前記ヘッダを
削除する手順およびヘッダ付きの一般データまたはマネ
ージメント情報を送受信データとして前記物理レイヤと
同一のインターフェースにより送受信する手順を含む手
順と、前記物理レイヤにおける手順であって、前記上位
レイヤと前記送受信データを授受する手順，前記マネー
ジメント情報中のマネージメント・データをレジスタに
保持する手順，前記送受信データのヘッダがマネージメ
ント・データを指定していないときは他のマスタ装置と
通信を行う手順，前記ペイロードを構成する各マネージ
メント情報は、前記レジスタの読み書きの指定および該
レジスタのアドレスの指定からなる語と、前記マネージ
メント・データを指定する語とで構成されるものであっ
て、前記送受信データのヘッダがマネージメント情報を
指定しているときは当該マネージメント情報中の読み書
きの指定に基づいて前記レジスタを読み書きする手順，
および前記レジスタに格納している第２のマネージメン
ト情報の読み出しを要求される場合に当該マネージメン
ト情報を前記レジスタから読み出してセル形式とした第
２のマネージメント情報を前記上位レイヤに送信する手
順とを有することを特徴とする。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。
て説明する。
【００１７】図１は、本発明のＡＴＭ装置の概念を示す
ブロック図であり、セルを制御する上位レイヤ１と、通
信回線などの伝送媒体である物理媒体を制御する物理レ
イヤ２とから構成され、上位レイヤ１と物理レイヤ２と
の間はデータ・インターフェース３のみで接続される。
したがって、マネージメント情報も、一般データと同様
にセル形式で、データ・インターフェース３を介して上
位レイヤ１と物理レイヤ２との間で授受される。なお、
ＡＴＭの通信手順（プロトコル）を利用したＢ−ＩＳＤ
Ｎのプロトコル参照モデルは４階層で構成されるが、こ
こでは、セル形式のデータを取扱う物理レイヤ以外のす
べてのレイヤを上位レイヤとして単純化している。
ブロック図であり、セルを制御する上位レイヤ１と、通
信回線などの伝送媒体である物理媒体を制御する物理レ
イヤ２とから構成され、上位レイヤ１と物理レイヤ２と
の間はデータ・インターフェース３のみで接続される。
したがって、マネージメント情報も、一般データと同様
にセル形式で、データ・インターフェース３を介して上
位レイヤ１と物理レイヤ２との間で授受される。なお、
ＡＴＭの通信手順（プロトコル）を利用したＢ−ＩＳＤ
Ｎのプロトコル参照モデルは４階層で構成されるが、こ
こでは、セル形式のデータを取扱う物理レイヤ以外のす
べてのレイヤを上位レイヤとして単純化している。
【００１８】マスタ装置である、パソコンのＣＰＵ４
は、他のＣＰＵ（図示省略）と通信したり、通信を終了
したりするときには、先ず、物理レイヤ２中のレジスタ
２０を設定したり、レジスタ２０の値を取り込んだりす
る。このように、ＣＰＵ４がレジスタ２０を読み書き情
報をマネージメント情報といい、ＣＰＵ４が他のＣＰＵ
と授受する一般データとを区分する。マネージメント情
報は、ＡＴＭのセル形式どおり、５バイトのヘッダと４
８バイトの情報部とから成り、さらに、データ部は、読
み書きの別、レジスタを指定するためのアドレスおよび
データ（マネージメント・データという）から成る。
は、他のＣＰＵ（図示省略）と通信したり、通信を終了
したりするときには、先ず、物理レイヤ２中のレジスタ
２０を設定したり、レジスタ２０の値を取り込んだりす
る。このように、ＣＰＵ４がレジスタ２０を読み書き情
報をマネージメント情報といい、ＣＰＵ４が他のＣＰＵ
と授受する一般データとを区分する。マネージメント情
報は、ＡＴＭのセル形式どおり、５バイトのヘッダと４
８バイトの情報部とから成り、さらに、データ部は、読
み書きの別、レジスタを指定するためのアドレスおよび
データ（マネージメント・データという）から成る。
【００１９】ここで、レジスタ２０が保持するマネージ
メント・データについて説明する。マネージメント・デ
ータのうち最も重要なものは、物理レイヤ２内レジスタ
２０を動作させるためのイネーブル信号と、物理レイヤ
２内レジスタ２０の動作を停止させるためのディスエー
ブル信号である。すなわち、ＣＰＵ４が他のＣＰＵと通
信を開始するに当たっては、先ず、レジスタ２０にイネ
ーブル信号を設定することによって物理レイヤ２を起動
し、通信を終了するときはレジスタ２０にディスエーブ
ル信号を設定するのである。
メント・データについて説明する。マネージメント・デ
ータのうち最も重要なものは、物理レイヤ２内レジスタ
２０を動作させるためのイネーブル信号と、物理レイヤ
２内レジスタ２０の動作を停止させるためのディスエー
ブル信号である。すなわち、ＣＰＵ４が他のＣＰＵと通
信を開始するに当たっては、先ず、レジスタ２０にイネ
ーブル信号を設定することによって物理レイヤ２を起動
し、通信を終了するときはレジスタ２０にディスエーブ
ル信号を設定するのである。
【００２０】その他のマネージメント・データとして
は、割込みやエラー情報，通信レート，セルがいくつ送
られたか等のセル・カウント情報等を挙げることができ
る。
は、割込みやエラー情報，通信レート，セルがいくつ送
られたか等のセル・カウント情報等を挙げることができ
る。
【００２１】次に、実施例を示して本発明を具体的に説
明する。
明する。
【００２２】図２は本発明のＡＴＭ装置の第１の実施例
を示し、上位レイヤ１，物理レイヤ２，データ・インタ
ーフェース３およびメモリ６で構成される。本例はパソ
コンの通信部分であり、ＣＰＵ４はパソコンのＣＰＵ、
メモリ６はパソコンのメインメモリであり、上位レイヤ
１と物理レイヤ２はＡＴＭのボードに搭載される。
を示し、上位レイヤ１，物理レイヤ２，データ・インタ
ーフェース３およびメモリ６で構成される。本例はパソ
コンの通信部分であり、ＣＰＵ４はパソコンのＣＰＵ、
メモリ６はパソコンのメインメモリであり、上位レイヤ
１と物理レイヤ２はＡＴＭのボードに搭載される。
【００２３】メモリ６は、ＣＰＵ４と上位レイヤ１とで
共有され、マネージメント情報を記憶する。本例では、
１つのマネージメント情報のために２語を充当し、読み
書きの別およびアドレスに１語（４バイト）、マネージ
メント・データに１語を使用している。このマネージメ
ント情報は、送信時には、ＣＰＵ４によって、マネージ
メント・データに、読み書きの別およびアドレスが付加
されペイロード形式でメモリ６に書き込まれる。そし
て、そのままの形式で上位レイヤ１に読み出され、そこ
でヘッダが付されてセル形式にされる。また、受信時に
は、上位レイヤ１によって、ヘッダが外されてメモリ６
にペイロード形式で書き込まれ、ＣＰＵ４によって読み
出されると、そこでマネージメント・データが使用され
る。
共有され、マネージメント情報を記憶する。本例では、
１つのマネージメント情報のために２語を充当し、読み
書きの別およびアドレスに１語（４バイト）、マネージ
メント・データに１語を使用している。このマネージメ
ント情報は、送信時には、ＣＰＵ４によって、マネージ
メント・データに、読み書きの別およびアドレスが付加
されペイロード形式でメモリ６に書き込まれる。そし
て、そのままの形式で上位レイヤ１に読み出され、そこ
でヘッダが付されてセル形式にされる。また、受信時に
は、上位レイヤ１によって、ヘッダが外されてメモリ６
にペイロード形式で書き込まれ、ＣＰＵ４によって読み
出されると、そこでマネージメント・データが使用され
る。
【００２４】上位レイヤ１は、図３に示すように、ＣＰ
Ｕ４からのマネージメント要求によりメモリ６を読み書
きするメモリ・リードライト手段１０，メモリ６を読み
出すときはマネージメント情報を一般データと識別する
ためのヘッダを付加し、またメモリ６に書き込むときは
ヘッダを削除するセル制御手段１１およびヘッダ付きの
一般データまたはマネージメント情報を物理レイヤとデ
ータ・インターフェース３により送受信するデータ送受
信手段１２を含む。
Ｕ４からのマネージメント要求によりメモリ６を読み書
きするメモリ・リードライト手段１０，メモリ６を読み
出すときはマネージメント情報を一般データと識別する
ためのヘッダを付加し、またメモリ６に書き込むときは
ヘッダを削除するセル制御手段１１およびヘッダ付きの
一般データまたはマネージメント情報を物理レイヤとデ
ータ・インターフェース３により送受信するデータ送受
信手段１２を含む。
【００２５】また、物理レイヤ２は、図３に示すよう
に、上位レイヤ１と一般データおよびマネージメント情
報を授受するデータ送受信手段２１，マネージメント情
報中のマネージメント・データを保持するレジスタ２
０，上記データのヘッダがマネージメント・データを指
定していないときは他のＣＰＵと通信を行う通信手段２
３，上記データのヘッダがマネージメント情報を指定し
ているときはレジスタ２０を読み書きするレジスタ・リ
ードライト手段２２およびデータ送受信手段２１，レジ
スタ・リードライト手段２２，通信手段２３を制御する
データ制御手段２４を含む。
に、上位レイヤ１と一般データおよびマネージメント情
報を授受するデータ送受信手段２１，マネージメント情
報中のマネージメント・データを保持するレジスタ２
０，上記データのヘッダがマネージメント・データを指
定していないときは他のＣＰＵと通信を行う通信手段２
３，上記データのヘッダがマネージメント情報を指定し
ているときはレジスタ２０を読み書きするレジスタ・リ
ードライト手段２２およびデータ送受信手段２１，レジ
スタ・リードライト手段２２，通信手段２３を制御する
データ制御手段２４を含む。
【００２６】図４は、セル形式にされ、ヘッダが付され
たマネージメント情報を示し、レジスタ２０の数だけの
読み書きの別，アドレスおよびマネージメント・データ
から成る。ペイロードは４８バイト構成であるが、マネ
ージメント情報が４８バイト分に満たないときは、マネ
ージメント情報のうちの空き部分には“０”を詰めるも
のとする。
たマネージメント情報を示し、レジスタ２０の数だけの
読み書きの別，アドレスおよびマネージメント・データ
から成る。ペイロードは４８バイト構成であるが、マネ
ージメント情報が４８バイト分に満たないときは、マネ
ージメント情報のうちの空き部分には“０”を詰めるも
のとする。
【００２７】次に、図５〜図６のフローチャートを参照
して本実施例の動作について説明する。
して本実施例の動作について説明する。
【００２８】図５は、上位レイヤ１の動作を示すフロー
チャートである。上位レイヤ１がＣＰＵ４から指示を受
け取ると、先ず、その指示は、一般データに対するもの
か、またはマネージメント情報の授受に関するものかを
判断する（図５のステップＳ１）。マネージメント情報
の授受なら、メモリ・リードライト手段１０はメモリ６
を読み出す（Ｓ２）。このときには、図２に示したよう
に、既に、ＣＰＵ４によってメモリ６にはペイロード形
式でマネージメント情報が書き込まれている筈である。
チャートである。上位レイヤ１がＣＰＵ４から指示を受
け取ると、先ず、その指示は、一般データに対するもの
か、またはマネージメント情報の授受に関するものかを
判断する（図５のステップＳ１）。マネージメント情報
の授受なら、メモリ・リードライト手段１０はメモリ６
を読み出す（Ｓ２）。このときには、図２に示したよう
に、既に、ＣＰＵ４によってメモリ６にはペイロード形
式でマネージメント情報が書き込まれている筈である。
【００２９】セル制御手段１１は、メモリ６から読み出
したマネージメント情報のうちの読み書き別を調べ、ラ
イトなら（Ｓ３）、マネージメント情報にマネージメン
ト情報である旨のヘッダを付加し（Ｓ４）、データ送受
信手段１２はデータ・インターフェース３を介して物理
レイヤ２へ送出する（Ｓ５）。Ｓ３においてライトでな
いなら、リードであり、上位レイヤ１は物理レイヤ２に
対してレジスタ２０のリード指示をして（Ｓ６）待つ。
セル制御手段１１は、送受信手段１２が物理レイヤ２か
ら、データ・インターフェース３を介して受け取ると
（Ｓ７）、マネージメント情報からヘッダを削除し（Ｓ
８）、メモリ・リードライト手段１０がメモリ６に書き
込む（Ｓ９）。
したマネージメント情報のうちの読み書き別を調べ、ラ
イトなら（Ｓ３）、マネージメント情報にマネージメン
ト情報である旨のヘッダを付加し（Ｓ４）、データ送受
信手段１２はデータ・インターフェース３を介して物理
レイヤ２へ送出する（Ｓ５）。Ｓ３においてライトでな
いなら、リードであり、上位レイヤ１は物理レイヤ２に
対してレジスタ２０のリード指示をして（Ｓ６）待つ。
セル制御手段１１は、送受信手段１２が物理レイヤ２か
ら、データ・インターフェース３を介して受け取ると
（Ｓ７）、マネージメント情報からヘッダを削除し（Ｓ
８）、メモリ・リードライト手段１０がメモリ６に書き
込む（Ｓ９）。
【００３０】Ｓ１において、マネージメント情報の授受
でない、すなわち、一般データの授受の指示と判断さ
れ、かつ、それが送信指示なら（Ｓ１０）、ＣＰＵ４か
ら受け取った（Ｓ１１）一般データを、セル制御手段１
１がヘッダを付加し（Ｓ１２）、セルに組み立て（Ｓ１
３）、データ送受信手段１２がデータ・インターフェー
ス３を介して物理レイヤ２に送出する（Ｓ１４）。
でない、すなわち、一般データの授受の指示と判断さ
れ、かつ、それが送信指示なら（Ｓ１０）、ＣＰＵ４か
ら受け取った（Ｓ１１）一般データを、セル制御手段１
１がヘッダを付加し（Ｓ１２）、セルに組み立て（Ｓ１
３）、データ送受信手段１２がデータ・インターフェー
ス３を介して物理レイヤ２に送出する（Ｓ１４）。
【００３１】また、Ｓ１０において、送信指示でないな
ら、上位レイヤ１は物理レイヤ２に受信指示し（Ｓ１
５）、データ送受信手段１２が、データ・インターフェ
ース３を介して物理レイヤ２から受け取ったデータ（Ｓ
１６）からセル制御手段１１がヘッダを削除して分解し
（Ｓ１７）、ＣＰＵ４へ送出する（Ｓ１８）。
ら、上位レイヤ１は物理レイヤ２に受信指示し（Ｓ１
５）、データ送受信手段１２が、データ・インターフェ
ース３を介して物理レイヤ２から受け取ったデータ（Ｓ
１６）からセル制御手段１１がヘッダを削除して分解し
（Ｓ１７）、ＣＰＵ４へ送出する（Ｓ１８）。
【００３２】図６は、物理レイヤ２の動作を示すフロー
チャートである。データ送受信手段２１または通信手段
２３がデータを受け取ると、データ制御手段２４はその
データのヘッダを見てマネージメント情報か一般データ
かを判断する（Ｓ２１）。ここで、マネージメント情報
であるのは、データ送受信手段２１がデータを受けた場
合に限られる。マネージメント情報であるなら、セルを
分解・解釈して（Ｓ２２）、マネージメント情報の読み
書きの別がライト指示なら（Ｓ２３）、レジスタ・リー
ドライト手段２２は、マネージメント情報のアドレスで
指定されるレジスタ２０に、マネージメント・データを
書き込む（Ｓ２４）。また、Ｓ２３において、ライト指
示でないなら、レジスタ・リードライト手段２２は、マ
ネージメント情報のアドレスで指定されるレジスタ２０
を読み出し（Ｓ２５）、そのデータをマネージメント・
データとして、ペイロード中のデータ領域に嵌め込み
（Ｓ２６）、データ送受信手段２１がデータ・インター
フェース３を介して上位レイヤへ送出する（Ｓ２７）。
チャートである。データ送受信手段２１または通信手段
２３がデータを受け取ると、データ制御手段２４はその
データのヘッダを見てマネージメント情報か一般データ
かを判断する（Ｓ２１）。ここで、マネージメント情報
であるのは、データ送受信手段２１がデータを受けた場
合に限られる。マネージメント情報であるなら、セルを
分解・解釈して（Ｓ２２）、マネージメント情報の読み
書きの別がライト指示なら（Ｓ２３）、レジスタ・リー
ドライト手段２２は、マネージメント情報のアドレスで
指定されるレジスタ２０に、マネージメント・データを
書き込む（Ｓ２４）。また、Ｓ２３において、ライト指
示でないなら、レジスタ・リードライト手段２２は、マ
ネージメント情報のアドレスで指定されるレジスタ２０
を読み出し（Ｓ２５）、そのデータをマネージメント・
データとして、ペイロード中のデータ領域に嵌め込み
（Ｓ２６）、データ送受信手段２１がデータ・インター
フェース３を介して上位レイヤへ送出する（Ｓ２７）。
【００３３】また、Ｓ２１において、マネージメント情
報の授受でない場合は、送信と受信とに分かれる（Ｓ２
７）。送信なら、データ送受信手段２１がデータ・イン
ターフェース３を介して上位レイヤ１から受け取った一
般データを通信手段２３が他の物理レイヤへ送出する
（Ｓ２８）。受信なら、逆に、通信手段２３が他の物理
レイヤから受け取った一般データをデータ送受信手段２
１がデータ・インターフェース３を介して上位レイヤ１
に送出する（Ｓ２９）。
報の授受でない場合は、送信と受信とに分かれる（Ｓ２
７）。送信なら、データ送受信手段２１がデータ・イン
ターフェース３を介して上位レイヤ１から受け取った一
般データを通信手段２３が他の物理レイヤへ送出する
（Ｓ２８）。受信なら、逆に、通信手段２３が他の物理
レイヤから受け取った一般データをデータ送受信手段２
１がデータ・インターフェース３を介して上位レイヤ１
に送出する（Ｓ２９）。
【００３４】次に、場合に分けて説明する。先ず、ＣＰ
Ｕ４がマネージメント情報をレジスタ２０に書き込むと
きは、図５のＳ１→Ｓ２→Ｓ３→Ｓ４→Ｓ５と辿り、上
位レイヤ１がメモリ６から読み出したマネージメント情
報を物理レイヤ２に送出する。物理レイヤ２において
は、図６のＳ２１→Ｓ２２→Ｓ２３→Ｓ２４と辿り、上
記マネージメント情報をレジスタ２０に書き込む。
Ｕ４がマネージメント情報をレジスタ２０に書き込むと
きは、図５のＳ１→Ｓ２→Ｓ３→Ｓ４→Ｓ５と辿り、上
位レイヤ１がメモリ６から読み出したマネージメント情
報を物理レイヤ２に送出する。物理レイヤ２において
は、図６のＳ２１→Ｓ２２→Ｓ２３→Ｓ２４と辿り、上
記マネージメント情報をレジスタ２０に書き込む。
【００３５】ＣＰＵ４がマネージメント情報をレジスタ
２０から読み出すときは、上位レイヤ１において図５の
Ｓ１→Ｓ２→Ｓ３→Ｓ６→Ｓ７と辿り、物理レイヤ２か
らのマネージメント情報のデータ入力を待つ（Ｓ７）。
物理レイヤ２では、図６のＳ２１→Ｓ２２→Ｓ２３→Ｓ
２５→Ｓ２６と辿って、マネージメント・データを指定
されたレジスタ２０から読み出し、上位レイヤ１へ送出
する（Ｓ２６）。すると、上位レイヤ１では、再び図５
において、Ｓ７→Ｓ８→Ｓ９と辿り、マネージメント情
報をメモリ６に書き込む（Ｓ９）。
２０から読み出すときは、上位レイヤ１において図５の
Ｓ１→Ｓ２→Ｓ３→Ｓ６→Ｓ７と辿り、物理レイヤ２か
らのマネージメント情報のデータ入力を待つ（Ｓ７）。
物理レイヤ２では、図６のＳ２１→Ｓ２２→Ｓ２３→Ｓ
２５→Ｓ２６と辿って、マネージメント・データを指定
されたレジスタ２０から読み出し、上位レイヤ１へ送出
する（Ｓ２６）。すると、上位レイヤ１では、再び図５
において、Ｓ７→Ｓ８→Ｓ９と辿り、マネージメント情
報をメモリ６に書き込む（Ｓ９）。
【００３６】また、ＣＰＵ４が他の物理レイヤに一般デ
ータを送信するときは、図５のＳ１→Ｓ１０→Ｓ１１→
Ｓ１２→Ｓ１３→Ｓ１４および図６のＳ２１→Ｓ２７→
Ｓ２８と辿り、ＣＰＵ４が他の物理レイヤから一般デー
タを受信するときは、図６のＳ２１→Ｓ２７→Ｓ２９お
よび図５のＳ１→Ｓ１０→Ｓ１５→Ｓ１６→Ｓ１７→Ｓ
１８→Ｓ１９と辿る。
ータを送信するときは、図５のＳ１→Ｓ１０→Ｓ１１→
Ｓ１２→Ｓ１３→Ｓ１４および図６のＳ２１→Ｓ２７→
Ｓ２８と辿り、ＣＰＵ４が他の物理レイヤから一般デー
タを受信するときは、図６のＳ２１→Ｓ２７→Ｓ２９お
よび図５のＳ１→Ｓ１０→Ｓ１５→Ｓ１６→Ｓ１７→Ｓ
１８→Ｓ１９と辿る。
【００３７】以上に説明したように、本実施例では、マ
ネージメント情報であれ一般データであれ、上位レイヤ
１と物理レイヤ２との間で授受されるデータは、データ
・インターフェース３を介して行われるため、上位レイ
ヤ１と物理レイヤ２との間の配線数が少なくなり、ま
た、上位レイヤ１と物理レイヤ２が別個のデバイスであ
るときはチップのピン数も削減できる。さらに、マネー
ジメント情報はＣＰＵ４がペイロード形式でメモリ６に
格納することとしたため、上位レイヤ１の負担が軽減で
き、また一度に複数のマネージメント情報を読み書きで
きる。
ネージメント情報であれ一般データであれ、上位レイヤ
１と物理レイヤ２との間で授受されるデータは、データ
・インターフェース３を介して行われるため、上位レイ
ヤ１と物理レイヤ２との間の配線数が少なくなり、ま
た、上位レイヤ１と物理レイヤ２が別個のデバイスであ
るときはチップのピン数も削減できる。さらに、マネー
ジメント情報はＣＰＵ４がペイロード形式でメモリ６に
格納することとしたため、上位レイヤ１の負担が軽減で
き、また一度に複数のマネージメント情報を読み書きで
きる。
【００３８】次に、図７に本発明のＡＴＭ装置の第２の
実施例のブロック図を示す。本実施例では、図２に示し
た第１の実施例と異なりメモリ６を設けていない。ＣＰ
Ｕ４と上位レイヤ１３との間では、マネージメント情報
は、１組の読み書きの別，アドレスおよびマネージメン
ト・データだけが授受される。上位レイヤ１３は、この
ような情報から、図７に示すように、１組のマネージメ
ント情報の後にオール“０”を詰めて、４８バイトのペ
イロード形式に仕上げる。
実施例のブロック図を示す。本実施例では、図２に示し
た第１の実施例と異なりメモリ６を設けていない。ＣＰ
Ｕ４と上位レイヤ１３との間では、マネージメント情報
は、１組の読み書きの別，アドレスおよびマネージメン
ト・データだけが授受される。上位レイヤ１３は、この
ような情報から、図７に示すように、１組のマネージメ
ント情報の後にオール“０”を詰めて、４８バイトのペ
イロード形式に仕上げる。
【００３９】したがって、本実施例の上位レイヤ１３
は、一般データまたは物理レイヤを制御するためのマネ
ージメント情報をＣＰＵと授受するデータ送受信手段，
ＣＰＵ４からマネージメント要求を受けると、その内容
によりマネージメント情報をペイロード形式に変換また
は逆変換するセル制御手段，変換時にはマネージメント
情報を一般データと識別するためのヘッダを付加し、ま
た逆変換時にはヘッダを削除するヘッダ制御手段および
ヘッダ付きの一般データまたはマネージメント情報を物
理レイヤ２とデータ・インターフェース３により送受信
するデータ送受信手段を含む。
は、一般データまたは物理レイヤを制御するためのマネ
ージメント情報をＣＰＵと授受するデータ送受信手段，
ＣＰＵ４からマネージメント要求を受けると、その内容
によりマネージメント情報をペイロード形式に変換また
は逆変換するセル制御手段，変換時にはマネージメント
情報を一般データと識別するためのヘッダを付加し、ま
た逆変換時にはヘッダを削除するヘッダ制御手段および
ヘッダ付きの一般データまたはマネージメント情報を物
理レイヤ２とデータ・インターフェース３により送受信
するデータ送受信手段を含む。
【００４０】また、本実施例における物理レイヤ２は図
２における同名称のものと同構成であり、上位レイヤ１
３と一般データおよびマネージメント情報を授受するデ
ータ送受信手段，マネージメント情報中のマネージメン
ト・データを保持するレジスタ，上記データのヘッダが
マネージメント・データを指定していないときは他のＣ
ＰＵと通信を行う通信手段および上記データのヘッダが
マネージメント情報を指定しているときはレジスタ２０
を読み書きするレジスタ読み書き手段を含む。
２における同名称のものと同構成であり、上位レイヤ１
３と一般データおよびマネージメント情報を授受するデ
ータ送受信手段，マネージメント情報中のマネージメン
ト・データを保持するレジスタ，上記データのヘッダが
マネージメント・データを指定していないときは他のＣ
ＰＵと通信を行う通信手段および上記データのヘッダが
マネージメント情報を指定しているときはレジスタ２０
を読み書きするレジスタ読み書き手段を含む。
【００４１】第２の実施例と第１の実施例とでは重複す
る部分が多いので、第２の実施例については、上位レイ
ヤ１３と物理レイヤ２の詳細ブロック図およびこれらの
フローチャートの提示並びに説明は省略する。ただ、第
２の実施例では、上位レイヤ１３の負担は増えるが、マ
ネージメント情報記憶用のメモリを必要としないという
特徴を有するため、レジスタ２０の個数等システム構成
に応じて、いずれを採用するかを定めればよい。なお、
図８に、第２の実施例におけるマネージメント情報の形
式を示す。
る部分が多いので、第２の実施例については、上位レイ
ヤ１３と物理レイヤ２の詳細ブロック図およびこれらの
フローチャートの提示並びに説明は省略する。ただ、第
２の実施例では、上位レイヤ１３の負担は増えるが、マ
ネージメント情報記憶用のメモリを必要としないという
特徴を有するため、レジスタ２０の個数等システム構成
に応じて、いずれを採用するかを定めればよい。なお、
図８に、第２の実施例におけるマネージメント情報の形
式を示す。
【００４２】以上に説明した実施例においては、単純化
のため、物理レイヤ２は１つとしたが、図９に示すよう
に、複数個であってもよい。この本発明のＡＴＭ装置の
第３の実施例の場合には、ヘッダに、当該データがどの
物理レイヤについてのものであるかを表示する必要があ
る。
のため、物理レイヤ２は１つとしたが、図９に示すよう
に、複数個であってもよい。この本発明のＡＴＭ装置の
第３の実施例の場合には、ヘッダに、当該データがどの
物理レイヤについてのものであるかを表示する必要があ
る。
【００４３】また、マネージメント情報と一般データと
は、データ・インターフェースを使用するが、通常は、
後者を前者に優先して授受し、クリティカル、つまり緊
急を要するマネージメント情報についてのみ、その例外
とする。
は、データ・インターフェースを使用するが、通常は、
後者を前者に優先して授受し、クリティカル、つまり緊
急を要するマネージメント情報についてのみ、その例外
とする。
【００４４】また、上位レイヤと物理レイヤは別個のチ
ップであってもよいし、ＬＳＩ化がさらに進んで１つの
チップに収容されてもよい。
ップであってもよいし、ＬＳＩ化がさらに進んで１つの
チップに収容されてもよい。
【００４５】また、以上の実施例はパソコンへの利用を
想定しているが、このようなＡＴＭ装置は、本来はＡＴ
Ｍ交換機に使用されるものであり、本発明も当然にＡＴ
Ｍ交換機向けであってよい。
想定しているが、このようなＡＴＭ装置は、本来はＡＴ
Ｍ交換機に使用されるものであり、本発明も当然にＡＴ
Ｍ交換機向けであってよい。
【００４６】
【発明の効果】本発明は、以上に説明したように、マス
タ装置と、セル形式にしたマネージメント情報をセル形
式の一般的データと同じデータインターフェースを用い
て送受信する上位レイヤと、物理レイヤとを有し、前記
上位レイヤは、前記マスタ装置からの要求によりマネー
ジメント情報をセル形式の第１のマネージメント情報に
して前記物理レイヤに送信し、前記物理レイヤは、前記
上位レイヤからの第１のマネージメント情報によりマネ
ージメント処理し、当該物理レイヤに格納しているマネ
ージメント情報を要求される場合に当該マネージメント
情報をセル形式とした、第２のマネージメント情報を前
記上位レイヤに送信する構成としたため、上位レイヤと
物理レイヤ間の配線数を削減し、また両レイヤが別個の
デバイスで構成されるときにはチップのピン数も削減す
るので、装置を小型化するとともにコストの引き下げも
できるという効果を有する。
タ装置と、セル形式にしたマネージメント情報をセル形
式の一般的データと同じデータインターフェースを用い
て送受信する上位レイヤと、物理レイヤとを有し、前記
上位レイヤは、前記マスタ装置からの要求によりマネー
ジメント情報をセル形式の第１のマネージメント情報に
して前記物理レイヤに送信し、前記物理レイヤは、前記
上位レイヤからの第１のマネージメント情報によりマネ
ージメント処理し、当該物理レイヤに格納しているマネ
ージメント情報を要求される場合に当該マネージメント
情報をセル形式とした、第２のマネージメント情報を前
記上位レイヤに送信する構成としたため、上位レイヤと
物理レイヤ間の配線数を削減し、また両レイヤが別個の
デバイスで構成されるときにはチップのピン数も削減す
るので、装置を小型化するとともにコストの引き下げも
できるという効果を有する。
【図面の簡単な説明】
【図１】本発明のＡＴＭ装置の概念を示すブロック図
【図２】本発明のＡＴＭ装置の第１の実施例のブロック
図
図
【図３】図２に示した実施例における上位レイヤと物理
レイヤの詳細ブロック図
レイヤの詳細ブロック図
【図４】図２に示した実施例におけるマネージメント情
報の形式を示す図
報の形式を示す図
【図５】図２に示した実施例における上位レイヤのフロ
ーチャート
ーチャート
【図６】図２に示した実施例における物理レイヤのフロ
ーチャート
ーチャート
【図７】本発明のＡＴＭ装置の第２の実施例のブロック
図
図
【図８】図２に示した実施例におけるマネージメント情
報の形式を示す図
報の形式を示す図
【図９】本発明のＡＴＭ装置の第３の実施例のブロック
図
図
【図１０】従来のＡＴＭ装置の概念を示すブロック図
１，１３，１４ 上位レイヤ ２，２５ 物理レイヤ ３ データ・インターフェース ４ ＣＰＵ ５ マネージメント情報 ６ メモリ １０ メモリ・リードライト手段 １１ セル制御手段 １２，２１ データ送受信手段 ２０ レジスタ ２２ レジスタ・リードライト手段 ２３ 通信手段 ２４ データ制御手段 ３０ マネージメント・インターフェース
Claims (4)
- 【請求項１】物理レイヤを制御するための少なくとも１
つのマネージメント情報をペイロード形式で記憶するメ
モリと、マスタ装置からのマネージメント要求により前
記メモリを読み書きするメモリ・リードライト手段，前
記メモリを読み出すときは前記マネージメント情報を一
般データと識別するためのヘッダを付加し、また前記メ
モリに書き込むときは前記ヘッダを削除するセル制御手
段および前記ヘッダ付きの一般データとマネージメント
情報とを送受信データとして同一のインターフェースに
より前記物理レイヤと送受信するデータ送受信手段を含
む上位レイヤと、該上位レイヤと前記送受信データを授
受するデータ送受信手段，前記マネージメント情報中の
マネージメント・データを保持するレジスタ，前記送受
信データのヘッダが一般データを指定しているときは他
のマスタ装置と通信を行う通信手段，前記ペイロードを
構成する各マネージメント情報は、前記レジスタの読み
書きの指定および該レジスタのアドレスの指定からなる
語と、前記マネージメント・データを指定する語とで構
成されるものであって、前記送受信データのヘッダがマ
ネージメント情報を指定しているときは当該マネージメ
ント情報中の読み書きの指定に基づいて前記レジスタを
読み書きするレジスタ・リードライト手段および前記マ
ネージメント情報に基づいてマネージメント処理し、前
記レジスタに格納している第２のマネージメント情報の
読み出しを要求される場合に当該マネージメント情報を
前記レジスタから読み出してセル形式とした第２のマネ
ージメント情報を前記上位レイヤに送信するデータ制御
手段を含む少なくとも１つの物理レイヤとを有すること
を特徴とするＡＴＭ装置。 - 【請求項２】一般データまたは物理レイヤを制御するた
めのマネージメント情報をマスタ装置と授受する第１の
データ送受信手段，前記マスタ装置からマネージメント
要求を受けると、その内容により前記マネージメント情
報をペイロード形式に変換または逆変換し、かつ、前記
変換時には前記マネージメント情報を一般データと識別
するためのヘッダを付加し、また前記逆変換時には前記
ヘッダを削除するセル制御手段および前記ヘッダ付きの
一般データとマネージメント情報とを送受信デ ータとし
て同一のインターフェースにより前記物理レイヤと送受
信する第２のデータ送受信手段を含む上位レイヤと、該
上位レイヤと前記送受信データを授受するデータ送受信
手段，前記マネージメント情報中のマネージメント・デ
ータを保持するレジスタ，前記送受信データのヘッダが
マネージメント・データを指定していないときは他のマ
スタ装置と通信を行う通信手段，前記ペイロードを構成
する各マネージメント情報は、前記レジスタの読み書き
の指定および該レジスタのアドレスの指定からなる語
と、前記マネージメント・データを指定する語とで構成
されるものであって、前記送受信データのヘッダがマネ
ージメント情報を指定しているときは当該マネージメン
ト情報中の読み書きの指定に基づいて前記レジスタを読
み書きするレジスタ・リードライト手段および前記各手
段を制御し、前記レジスタに格納している第２のマネー
ジメント情報の読み出しを要求される場合に当該マネー
ジメント情報を前記レジスタから読み出してセル形式と
した第２のマネージメント情報を前記上位レイヤに送信
するデータ制御手段を含む少なくとも１つの物理レイヤ
とを有することを特徴とするＡＴＭ装置。 - 【請求項３】物理レイヤを制御するための少なくとも１
つのマネージメント情報をペイロード形式でメモリに記
憶する手順と、前記物理レイヤの上位にある上位レイヤ
における手順であって、マスタ装置からのマネージメン
ト要求により、前記メモリを読み書きする手順，前記メ
モリを読み出すときは前記マネージメント情報を一般デ
ータと識別するためのヘッダを付加し、また前記メモリ
に書き込むときは前記ヘッダを削除する手順および前記
ヘッダ付きの一般データまたはマネージメント情報を送
受信データとして同一のインターフェースにより前記物
理レイヤと送受信する手順と、前記物理レイヤにおける
手順であって、前記上位レイヤと前記送受信データを授
受する手順，前記マネージメント情報中のマネージメン
ト・データをレジスタに保持する手順，前記送受信デー
タのヘッダがマネージメント・データを指定していない
ときは他のマスタ装置と通信を行う手順，前記ペイロー
ドを構成する各マネージメント情報は、前記レジスタの
読み書きの指定および該レジスタのアドレスの指定から
なる語と、前記マネージメント・データを指定する語と
で構成されるものであって、前記ヘッダがマネージメン
ト情報を指定しているときは当該マネージメント情報中
の読み書きの指定に基づいて前記レジスタを読み書きす
る手順，および前記レジスタに格納している第２のマネ
ージメント情報の読み出しを要求される場合に当該マネ
ージメント情報を前記レジスタから読み出してセル形式
とした第２のマネージメント情報を前記上位レイヤに送
信する手順を含む手順とを有することを特徴とするＡＴ
Ｍ物理レイヤ制御処理方法。 - 【請求項４】物理レイヤの上位にある上位レイヤにおけ
る手順であって、一般データまたは前記物理レイヤを制
御するためのマネージメント情報をマスタ装置と授受す
る手順，前記マスタ装置からマネージメント要求を受け
ると、その内容により前記マネージメント情報をペイロ
ード形式に変換または逆変換する手順，前記変換時には
前記マネージメント情報を一般データと識別するための
ヘッダを付加し、また前記逆変換時には前記ヘッダを削
除する手順およびヘッダ付きの一般データまたはマネー
ジメント情報を送受信データとして前記物理レイヤと同
一のインターフェースにより送受信する手順を含む手順
と、前記物理レイヤにおける手順であって、前記上位レ
イヤと前記送受信データを授受する手順，前記マネージ
メント情報中のマネージメント・データをレジスタに保
持する手順，前記送受信データのヘッダがマネージメン
ト・データを指定していないときは他のマスタ装置と通
信を行う手順，前記ペイロードを構成する各マネージメ
ント情報は、前記レジスタの読み書きの指定および該レ
ジスタのアドレスの指定からなる語と、前記マネージメ
ント・データを指定する語とで構成されるものであっ
て、前記送受信データのヘッダがマネージメント情報を
指定しているときは当該マネージメント情報中の読み書
きの指定に基づいて前記レジスタを読み書きする手順，
および前記レジスタに格納している第２のマネージメン
ト情報の読み出しを要求される場合に当該マネージメン
ト情報を前記レジスタから読み出してセル形式とした第
２のマネージメント情報を前記上位レイヤに送信する手
順とを有することを特徴とするＡＴＭ物理レイヤ制御処
理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26599298A JP3120794B2 (ja) | 1998-09-21 | 1998-09-21 | Ａｔｍ装置およびａｔｍ物理レイヤ制御処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26599298A JP3120794B2 (ja) | 1998-09-21 | 1998-09-21 | Ａｔｍ装置およびａｔｍ物理レイヤ制御処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101587A JP2000101587A (ja) | 2000-04-07 |
| JP3120794B2 true JP3120794B2 (ja) | 2000-12-25 |
Family
ID=17424871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26599298A Expired - Fee Related JP3120794B2 (ja) | 1998-09-21 | 1998-09-21 | Ａｔｍ装置およびａｔｍ物理レイヤ制御処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120794B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6525704B2 (ja) * | 2015-04-16 | 2019-06-05 | シャープ株式会社 | 無線テレメータシステム及び無線通信装置 |
-
1998
- 1998-09-21 JP JP26599298A patent/JP3120794B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101587A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6065087A (en) | Architecture for a high-performance network/bus multiplexer interconnecting a network and a bus that transport data using multiple protocols | |
| JP3415567B2 (ja) | Ｕｓｂ転送制御方法およびｕｓｂコントローラ | |
| US6886083B2 (en) | Apparatus and method for controlling a card device | |
| US6631484B1 (en) | System for packet communication where received packet is stored either in a FIFO or in buffer storage based on size of received packet | |
| US7570646B2 (en) | Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode | |
| JPH0245856A (ja) | 中央相互接続部を有する情報処理システム | |
| KR101733203B1 (ko) | 아이디 컨버터를 포함하는 버스 시스템 및 그것의 변환 방법 | |
| CN106407151A (zh) | 信息处理方法和装置 | |
| JP3288712B2 (ja) | コンテキストデータ検索用のリンクキャッシュ | |
| EP1253520B1 (en) | Apparatus for issuing command for high-speed serial interface | |
| JPS5941033A (ja) | 電子式計算機装置 | |
| JP3120794B2 (ja) | Ａｔｍ装置およびａｔｍ物理レイヤ制御処理方法 | |
| US5163049A (en) | Method for assuring data-string-consistency independent of software | |
| JPH01213774A (ja) | 携帯可能記憶媒体処理装置 | |
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| TWI227979B (en) | Communication controller and communication method thereof | |
| JP2586134B2 (ja) | Ｃｐｕ外部バスアクセス方法 | |
| JPH07271654A (ja) | コントローラ | |
| JP2001175631A (ja) | Ｃｐｕカード及びデータ通信方法 | |
| JP3339442B2 (ja) | 通信処理システムネットワーク | |
| JPS605367A (ja) | 通信制御処理装置 | |
| JPH06244902A (ja) | 通信制御装置 | |
| KR100369403B1 (ko) | Ａａｌ 처리를 위한 호스트 인터페이스 장치 및 그 제어방법 | |
| JPH07143133A (ja) | メモリ共用多層プロトコル処理装置 | |
| JPH06119259A (ja) | 情報表現形式変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |