JPH0523091B2

JPH0523091B2 -

Info

Publication number: JPH0523091B2
Application number: JP58082288A
Authority: JP
Inventors: Tatatomi Goto; Ryozo Jin; Naoki Okamura
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1983-05-09
Filing date: 1983-05-09
Publication date: 1993-03-31
Also published as: JPS59205640A

Description

【発明の詳細な説明】＜技術分野＞本発明はプログラマブル・コントローラの制御
方法の改良に関し、更に詳細には複数のプログラ
マブル・コントローラ間をデータリンク用の伝送
路で結合し、相互にデータを転送することにより
複数のプログラマブル・コントローラによる並列
処理を可能としたプログラマブル・コントローラ
のデータリンク方法に関するものである。

＜従来技術＞最近、複数台のプログラマブル・コントローラ
（以下PCと略す）による並列処理を実現する場
合、PC間にデータ転送専用の伝送路を設け、直
列伝送する方法が採用されて来ている。

第１図はデータ転送専用の伝送路を設けた場合
のシステム構成を示すブロツク図である。

第１図において１，２，…５はそれぞれ相互に
データ交換の必要なPC群、６は該PC１〜５を相
互に並列接続するための伝送路である。

第２図はデータリンク機能を付加したPC（第１
図における１〜５）のブロツク図である。

第２図において６は伝送路、７は送受信回路、
８は送受信制御回路、９は送受信データ用バツフ
ア・メモリ、１０はデータリンク用データメモ
リ、１１はデータリンク機能以外のPCの機能ブ
ロツク、１１−１はPCの演算部である。

上記データリンク用データメモリ１０は送受信
制御回路８及びPCの演算部１１−１のいずれか
らも書込み、読出しが可能である。

送受信制御回路８は他のPCからの受信データ
を所定のアドレス領域に書込み、演算部１１−１
からの送信データを他のPCに送信する。

従来、このデータリンク用データメモリ１０
を、各PC間の送信、受信用とし割当てる場合に
採用されて来た方法としては (1) 転送先のPCに対応して分割された送信領域
と、転送元のPCに対応して分割された受信領
域を有する方法。

第３図に、この場合のデータリンク用データ
メモリ１０の分割例を示す。この様な分割をし
た場合、転送元と転送先でアドレスが異なり、
並列に接続されるPCの台数が増えると、極め
て煩雑なアドレスの管理が必要となる。

第４図に、この方法で１つの接点情報を複数
台のPCへ転送する場合のリレーラダー図の一
例を示す。第４図において(a)〜(d)はそれぞれ、
PC＃０〜PC＃３のプログラムを示している。

第４図において、PC＃０の1100(8)はPC＃１
へ、1200(8)はPC＃２へ、1300(8)はPC＃３への
送信用の出力である。一方これを受信するPC
＃１、＃２、＃３ではそれぞれアドレスが2000
(8)となり、送信側、受信側でアドレスが異な
る。

第５図に、この方法で異なる接点情報を複数
台のPCへ転送する場合のリレーラダー図の一
例を示し、(a)〜(d)はそれぞれPC＃０〜PC＃３
のプログラムを示している。

第５図において、送信側と受信側でアドレス
が異なるという欠点は第４図の場合と同様であ
るが、それ以上の欠点として、送信側では0001
(8)、0002(8)、0003(8)という全く意味の異なる接
点情報が、受信側のPCでは全て2000(8)という
同一のアドレスになつてしまうことである。

また、この方法には送受信制御回路８におい
てアドレスの変換が必要という欠点もある。

(2) 各PCが、並列に接続された他のPCのデータ
メモリの全領域を受信し、これをデータリンク
用メモリとする方法。

第６図に、この場合のデータメモリマツプの
例を示す。

第６図において、00000(8)〜07777(8)はPC
＃０の演算制御用に割当てられたデータメモリ
領域でPC＃０の演算部１１−１から読出し、
書込みが可能である。この領域はPC＃１、PC
＃２のデータリンク用メモリ00000(8)〜07777(8)
に送受信回路７、伝送路６を介して転送され
る。10000(8)〜17777(8)はPC＃１の20000(8)〜
27777(8)はPC＃２の演算制御用に割当てられ
る。

PC＃０では伝送路６、送受信回路７を介し
て、PC＃１、PC＃２から転送され、PC＃０
の10000(8)〜17777(8)、20000(8)〜27777(8)に格納
される。PC＃０では10000(8)〜27777(8)の領域
は接点情報として演算に用いることのできる読
出し専用の領域となる。

この方法の場合、全データメモリ領域が相互
に送受信され、各PCで同一内容になる。従つ
てデータ転送用のプログラムは不要である。ま
た(1)の方法の様に同一のアドレスがPCごとに
別の意味を持つというアドレス管理の煩雑さも
無い。

しかし、並列に接続された全てのPCの全デ
ータメモリ領域を受信し、記憶するため、次の
様な欠点を有することになる。

データリンク用メモリの容量が大きくなる。

データ転送に要する時間が長くなる。

したがつて、並列に接続されるPCの台数が
多くなると、実用性が乏しくなることが予想さ
れる。

(3) 並列に接続された全てのPCがアドレスを共
有するデータリンク用のデータメモリ領域をも
ち、該データメモリの領域を並列接続局数、転
送データ数に応じて分割し、これを各PCに送
信領域として割当て、並列に接続された全ての
PCの並列処理用メモリの同一アドレスに一様
に転送する方法。

第７図に、この場合のデータリンク用データ
メモリ１０の分割例を示す。

第７図においてPC＃０の1000(8)〜1077(8)に
書込まれたデータは送受信回路７、伝送路６を
介して他のPCのデータリンク用メモリの1000
(8)〜1077(8)に転送される。1100(8)〜1177(8)は
PC＃１から、1200(8)〜1277(8)はPC＃２から、
1300(8)〜1377(8)はPC＃３からの受信データが
格納される。

第８図にこの方法で１つの接点情報を他の
PCに転送する場合のリレーラダー図の一例を
示す。

第８図において、PC＃０の送信領域の接点
情報1000(8)はPC＃１、PC＃２、PC＃３の
1000(8)に書き込まれ、PC＃１の送信領域の接
点情報1100(8)は、PC＃０、PC＃２、PC＃３
の1100(8)に書き込まれる。

この方法によれば同一信号に対しては同一の
アドレスが割当てられ、方法(1)のようなアドレ
ス管理の煩雑さは無い。

また、各PCへの送信領域の割付けは、必要
な転送データ数により任意に設定できるため、
メモリの有効利用が計れる。

しかし、この方法の場合、送信側のPCから
転送されるデータメモリ領域は、並列接続され
た全てのPCの並列処理用メモリの受信領域に
一様に格納されるが、受信側のPCの中には、
そのデータを必要としない場合がある。

第７図で説明すると、PC＃１からの送信デ
ータ1100(8)〜1177(8)を必要とするPCはPC＃０
のみの場合、PC＃２、PC＃３では1100(8)〜
1177(8)は無意味にメモリを使用している事にな
る。

＜目的＞本発明は上記従来の方法の問題点を除去した
PCのデータリンク方法を提供することを目的と
して成されたものである。

＜実施例＞以下、本発明を実施例を挙げて説明する。

本発明は第１図に示したように１，２，…５を
伝送路６により相互に並列接続されたシステムに
適用され、各PC１，２，…５はデータリンク機
能を付加するために第９図に示したように構成さ
れている。

第９図は第２図に示した構成に比べ、通信制御
情報用メモリ１２が付加されている。

即ち、第９図において、６は伝送路、７は送受
信回路、８は送受信制御回路、９は送受信データ
用バツフア・メモリ、１０はデータリンク用デー
タメモリ、１１はデータリンク機能以外のPCの
機能ブロツク、１１−１はＰの演算部、１２は通
信制御情報用メモリである。

上記データリンク用データメモリ１０は送受信
制御回路８及びPCの演算部１１−１のいずれか
らも書込み、読出しが可能であり、送受信制御回
路８は他のPCからの受信データを所定のアドレ
ス領域に書込み、演算部１１−１からの送信デー
タを他のPCに送信する。

上記通信制御情報用メモリ１２は、送受信制御
回路８およびPCの演算部１１−１のいずれから
も読出し、書込みが可能である。該通信制御情報
用メモリ１２には、データリンク用データメモリ
１０を有効活用するためにデータリンク用データ
メモリの分割状況すなわち分割する領域ごとの (1) データ数 (2) 送信側となるPCの局番 (3) 受信すべきPCの局番の情報が格納される。

第１０図に本方法の通信制御情報用メモリ１２
の使用例を、第１１図に本方法のデータリンク用
データメモリ１０の分割例を示す。

第１０図に示す様に通信制御情報用メモリ１２
はデータリンク用データメモリ１０の最大分割数
ｎに応じてｎに分割されている。今、領域１を例
に説明すると、１２−１−ａにはデータリンク用
データメモリの１０−１に割当てるデータ数を登
録する。第１１図では１０−１の領域は1000(8)〜
1027(8)の３バイト（24点）であるから、データ数
として“３”を登録することになる。１２−１−
ｂには１０−１の領域を送信用として使用する
PCの局番を登録する。第１１図では１０−１は
PC＃０が送信として使用するので“０”を登録
することになる。１２−１−ｃには１０−１の領
域の転送データを受信する必要のあるPCを登録
する。なお、第１１図において白丸（○）印は受
信、黒丸（●）印は送信を表わしている。第１２
図に受信局登録の例を示す。

第１２図ａに示す如く並列に接続されるPC1台
に１ビツトを割当て、受信する必要のある局に対
応したビツト位置に“１”を、受信する必要のな
い局に対応したビツト位置には“０”を登録す
る。第１１図では１０−１の領域はPC＃１〜PC
＃×の全局が受信対象となるため、第１２図ｂに
示す如くPC＃０（送信局）以外のビツト位置に
“１”を登録する。１０−２の領域を受信する必
要のある局はPC＃０のみであるため、第１２図
ｃに示すごとく、PC＃０に対応したビツト位置
に“１”を登録する。

並列に接続されるPCに第１０図に示した様な
通信制御情報用メモリ１２を設ける事により、送
受信制御回路８は該通信制御情報用メモリ１２の
内容に基づき、データリンク用データメモリ１０
を各PC間で転送する。

第１１図の１０−２の領域をデータリンク用に
使用していないPC＃１〜PC＃×の各PCでは、
この領域をデータリンク以外の目的−たとえば
PC内で演算に使用する補助リレー、データレジ
スタ等に活用することができる。

さらに１０−４の領域はPC＃×からPC＃０
へ、１０−ｎの領域はPC＃×からPC＃１へとい
う様に、転送先を自由に指定することが可能とな
る。

また従来方法(2)のように並列に接続される全
PCの全データメモリ領域を相互に転送すると、
通信に相当の時間を要するが、本方法の場合必要
なデータを必要なPCのみへ転送できるので通信
に必要以上の時間を費すことがない。

各PCに設けた通信制御情報用メモリ１２への
通信制御情報の書込み方法としては、各PCの該
メモリにプログラマ等の周辺装置を用いて書込む
こともできるが、PCの台数が増えると同一内容
を個々のPCに書込む煩わしさは否めない。この
改善策として、並列に接続されるPCの内の１台
をマスタ局とし、このマスタ局に通信制御情報を
書込み、電源の投入等により通信が開始されると
き、他のPCの該通信制御情報メモリ１２に通信
制御情報を転送する方法をとることができる。

第１３図に、マスタ局から他のPCに通信制御
情報を転送する場合のフローチヤートを示す。

第１３図においてステツプn20にてマスタ局の
PC（＃０）の電源が投入されると、＃１局に対し
て通信制御情報を送信する（n21）。ステツプn22
にて＃１局からの応答を確認するまでステツプ
n21、22を繰返す。以下同様に最終の＃×局まで
通信制御情報を転送する（n23〜n25）。次にステ
ツプn26にて各局をデータ転送モードに設定する
コマンドをマスタ局は送信し、全局の応答が確認
されると（n27）、ステツプn28以後で正規のデー
トリンクが開始される。

＜変形実施例＞データリンク用データメモリの分割に於て、１
局当りの送信領域を１領域に限定し、通信制御情
報用メモリへの送信側PCの局番の登録を省略す
ることができる。第１４図にこの場合の通信制御
情報用メモリの使用例を、第１５図にデータリン
ク用データメモリの分割例を示す。

なお、第１４図において、ａはPC＃０よりの
送信データ用エリア、ｂはPC＃１よりの送信デ
ータ用エリア、ｃはPC＃×よりの送信データ用
エリアである。

また第１５図において白丸（○）印は送信、黒
丸（●）印は送信をそれぞれ表わしている。

＜効果＞以上述べたように、本発明によれば、各プログラマブル・コントローラのデータメ
モリはアドレスを共有するように成しているの
で、アドレスの変換を行う必要が無くなる。

データ転送は、各プログラマブル・コントロ
ーラの通信制御情報用メモリに格納された通信
制御情報を参照して行われるので、必要なデー
タのみを取り込むことが可能となり、データメ
モリの容量が小さくて済み、また、データ転送
にかかる時間が減少する。

複数のプログラマブル・コントローラの１つ
をマスタプログラマブル・コントローラとし
て、このマスタプログラマブル・コントローラ
にて通信制御情報をマスタプログラマブル・コ
ントローラの通信制御情報用メモリに書込み、
この書き込まれた情報をその他のプログラマブ
ル・コントローラの通信制御情報用メモリに転
送するだけで、各プログラマブル・コントロー
ラに共通の情報を保持でき、１つ１つのプログ
ラマブル・コントローラにて該情報を書込む必
要は無く、操作性が向上するだけでなく、プロ
グラマブル・コントローラの台数の関係無く処
理できる。

【図面の簡単な説明】

第１はデータ転送専用の伝送路を設けた場合の
システム構成を示すブロツク図、第２図はデータ
リンク機能を付加したプログラマブル・コントロ
ーラの構成を示すブロツク図、第３図は従来方法
におけるデータリンク用データメモリの分割例を
示す図、第４図は１つの接点情報を複数台のプロ
グラマブル・コントローラへ転送する場合のリレ
ーラダー図の一例を示す図、第５図は異なる接点
情報を複数台のプログラマブル・コントローラへ
転送する場合のリレーラダー図の一例を示す図、
第６図は従来方法におけるデータメモリマツプの
例を示す図、第７図は他の従来方法におけるデー
タリンク用データメモリの分割例を示す図、第８
図は他の従来方法における１つの接点情報を他の
プログラマブル・コントローラに転送する場合の
リレーラダー図の一例を示す図、第９図は本発明
に係るプログラマブル・コントローラの構成を示
すブロツク図、第１０図は本発明方法における通
信制御情報用メモリの使用例を示す図、第１１図
は本発明方法におけるデータリンク用データメモ
リの分割例を示す図、第１２図は受信局登録の例
を示す図、第１３図はマスタ局から他のプログラ
マブル・コントローラに通信制御情報を転送する
場合の動作フロー図、第１４図は本発明の他の実
施例における通信制御情報用メモリの使用例を示
す図、第１５図はデータリンク用データメモリの
分割例を示す図である。１〜５……プログラマブル・コントローラ、６
……伝送路、７……送受信回路、８……送受信制
御回路、９……送受信データ用バツフア・メモ
リ、１０……データリンク用データメモリ、１１
−１……演算部、１２……通信制御情報用メモ
リ。

Claims

【特許請求の範囲】１複数のプログラマブル・コントローラをデー
タリンク用の伝送路により並列に接続し、相互に
データを転送するデータリンク方法において、前記複数のプログラマブル・コントローラのそ
れぞれに、前記複数のプログラマブル・コントロ
ーラがアドレスを共有するように成されたデータ
メモリと、前記データメモリの分割する領域毎のデータ数
と受信側となるプログラマブル・コントローラの
局番とを含む通信制御情報を格納する通信制御情
報用メモリとを備え、前記複数のプログラマブル・コントローラの１
つをマスタプログラマブル・コントローラとし
て、該マスタプログラマブル・コントローラにお
いて、前記通信制御情報を該マスタプログラマブ
ル・コントローラの通信制御情報用メモリに書込
み、通信の開始と共に、該通信制御情報をその他
のプログラマブル・コントローラの通信制御情報
用メモリに転送し、各プログラマブル・コントロ
ーラは各々の通信制御情報用メモリの通信制御情
報を参照して、他のプログラマブル・コントロー
ラのデータメモリから前記伝送路を介して送られ
てきたデータが必要か否かを判断して、必要なデ
ータのみを各々のデータメモリに取り込むことを
特徴とするプログラマブル・コントローラのデー
タリンク方法。