JPH04370859A - 上位装置と下位装置とにおけるデータの送受信方式 - Google Patents

上位装置と下位装置とにおけるデータの送受信方式

Info

Publication number
JPH04370859A
JPH04370859A JP3148373A JP14837391A JPH04370859A JP H04370859 A JPH04370859 A JP H04370859A JP 3148373 A JP3148373 A JP 3148373A JP 14837391 A JP14837391 A JP 14837391A JP H04370859 A JPH04370859 A JP H04370859A
Authority
JP
Japan
Prior art keywords
data
command data
level device
command
buffer area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3148373A
Other languages
English (en)
Inventor
Kazuyuki Suzuki
一之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3148373A priority Critical patent/JPH04370859A/ja
Publication of JPH04370859A publication Critical patent/JPH04370859A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、上位装置1としての中
央処理装置(CC)とインターフェース装置等の下位装
置2との間における制御システムに適用して有効な技術
に関する。
【0002】
【従来の技術】デジタル通信網が高速化・マルチメディ
ア化してくると、データの転送方式においても、高帯域
非同期転送モード(ATM:Asynchronous
 Transfer Mode)を利用した高速かつ効
率的なデータ転送処理を行うことが要求される。
【0003】この種のデータ転送処理を制御する制御シ
ステムでは、上位装置1である中央処理装置(CC)に
対して下位装置2であるインターフェース装置を介して
主記憶装置(MM)等の制御端末が接続されており、こ
の上位装置1と下位装置2との間は通信回線等を経由し
てコマンドデータの送受が行われていた。
【0004】ところで、前記制御システムにおいて、上
位装置1から下位装置2にある特定の処理を行わせる場
合、下記の2通りの方法がとられていた。
【0005】第1の方法は、中央処理装置と下位装置2
とを1:1の関係として位置付けて、上位装置1では、
対応する下位装置2毎にコマンドデータを編集してそれ
ぞれの下位装置2毎にコマンドデータを送出する方法で
ある。
【0006】第2の方法は、中央処理装置が特定の下位
装置2に対してまとめてコマンドデータを送出する方法
である。
【0007】
【発明が解決しようとする課題】前者の方法は、データ
を送出する相手先の下位装置2が異なる場合、下位装置
2毎にデータを用意しなくてはならないため、上位装置
1の処理負担が増大していた。
【0008】後者の方法では、ある程度まとまったコマ
ンドデータを下位装置2に送出することができ、下位装
置2の宛先の切り換え処理は少なくてよいが、上位装置
1におけるデータ送信機能を長時間単一の下位装置2の
ために占有されてしまうため、他の下位装置2は占有し
ている下位装置2への処理が完了しなければコマンドデ
ータの送受信を開始することができず、ATM等の高速
処理が必要とされるシステムとしてみた場合には効率的
な処理が期待できなかった。
【0009】本発明は前記課題に鑑みてなされたもので
あり、その目的は、情報転送装置等における制御システ
ムにおいて、上位装置1と下位装置2とのデータの送受
を効率的に処理することが可能な技術を提供することに
ある。
【0010】
【課題を解決するための手段】本発明は、制御部3とメ
モリ部4とを備えた上位装置1において、メモリ部4内
に送受信データを格納する送受信データバッファ領域5
を設けるとともに、コマンドデータを格納するコマンド
バッファ領域6を設定した。
【0011】そして、前記コマンドバッファ領域6には
、コマンドデータ格納部7を固定長で設けるとともに、
このコマンドデータに対応して転送の許可または不許可
を示すフラグ部8を設けた。
【0012】
【作用】本発明によれば、原理図である図1に示すよう
に、上位装置1の制御部3は、コマンドデータの送信に
際して、前記フラグ部8を参照して、送信許可のフラグ
が立っているコマンドデータのみをまとめて下位装置2
に転送する。
【0013】そして、コマンドデ−タの送信が完了した
場合には、当該コマンドデ−タを消去して、このコマン
ドバッファ領域6に新たなコマンドデ−タの書き込みを
行う。
【0014】また、下位装置2から上位装置1へのデ−
タ受信に際しても、レスポンスバッファ領域6を設ける
ことにより、一括処理が容易となる。
【0015】また、このようなバッファ領域を設けるこ
とにより、バッファ内を効率よく使用でき、メモリを小
容量化できる。
【0016】
【実施例1】以下本発明の実施例を説明する。
【0017】図2は、本実施例における装置構成を示す
ブロック図である。本実施例において、上位装置1とし
ての中央制御装置(CC)を有しており、この中央制御
装置(CC)は下位装置2である複数のインターフェー
ス装置(INF)と通信回線を介して接続されている。 このインターフェース装置(INF)の下位にはさらに
図示しない他の制御システムの制御装置等が接続されて
いる。
【0018】上位装置1は、プロセッサを内蔵した制御
部3とメモリ部4等で構成されており、このメモリ部4
内には、図3のメモリマップに示すように、コマンドバ
ッファ領域6と、レスポンスバッファ領域10と、送受
信データバッファ領域5とを有している。
【0019】前記コマンドバッファ領域6は、図3に示
すように、フラグ部8とコマンドデータ格納部7とで構
成されている。
【0020】フラグ部8は、図4に示すように、それぞ
れが1ビットでかつコマンドバッファ数に対応した数で
構成されている。すなわちコマンドバッファが#n個で
ある場合には、フラグ部8は#nビットで構成されてい
る。このフラグ部8は、それぞれのコマンドバッファに
対応してコマンドデータの送信を許可するか否かを示す
”1”もしくは”0”が登録される。したがって、当該
下位装置2のサイクルでフラグ部8において1番目、3
番目および6番目のフラグが”1”となっている場合に
は、コマンド#1、コマンド#3およびコマンド#6を
当該下位装置2に送信することを意味する。
【0021】そして、前記フラグが”0”となっている
コマンドバッファにはぞれぞれ後続の下位装置2へのコ
マンドデータが順次格納されていく。
【0022】なお、レスポンスバッファ領域10は、下
位装置2からのレスポンスデータを一時的に格納するた
めに設けられており、固定長に分割された複数の格納領
域を有している。なお、このレスポンスバッファ領域1
0にはフラグ部8を設ける必要はない。
【0023】前記装置構成において、まずコマンド送出
の要求があると(501)、上位装置1の制御部3は前
記コマンドバッファ領域6を参照して#1〜#nのいず
れかに空いている領域を探す(502)。そして、空き
領域がある場合には、メモリ部4よりコマンドデータを
読み出して当該空き領域に格納する(503)。
【0024】次に、複数の下位装置2に対して順次コマ
ンドバッファ領域6を割り当てる(504)。この割り
当てサイクルにしたがって、フラグ部8は順次更新され
ていく。この時、下位装置2に対する該当サイクルにお
いて、フラグ部8が”1”を示している(許可表示され
ている)コマンドデータのみをコマンドバッファ領域6
から下位装置2に対して送信する(505)。そして、
前記コマンドデータを送信し終えると、制御部3はこの
コマンドデータを消去して、この領域に新たなコマンド
データの書き込みを可能な状態にする(506)。
【0025】最後にフラグ部8のフラグデータを更新し
て(507)後続の下位装置2にコマンドバッファ領域
6を割り当てて前記と同様の処理を繰り返す。
【0026】次に、下位装置2からのレスポンスデータ
を上位装置1が受信する場合の処理手順について図6を
用いて説明する。
【0027】レスポンスデータの受信要求があると(6
01)、制御部3はレスポンスバッファを参照する(6
02)。そして、空き領域がある場合には当該空き領域
に対して下位装置2から受信したレスポンスデータを一
旦格納した後(603)、制御部3がこれを読み出して
所定の処理を行った後(604)、当該レスポンスデー
タを消去し、次のレスポンスデータの書き込みを可能な
状態とする(605)。
【0028】
【実施例2】図7は、本発明における他の実施例を示す
処理フローである。
【0029】同図に示すように、本実施例では、まずコ
マンド送出の要求があると(701)、上位装置1の制
御部3は前記コマンドバッファ領域6を参照して#1〜
#nのいずれかに空いている領域を探す(702)。そ
して、空き領域がある場合には、メモリ部4よりコマン
ドデータを読み出して当該空き領域に格納する(703
)。
【0030】次に、複数の下位装置2に対して順次コマ
ンドバッファ領域6を割り当てる(704)。この割り
当てサイクルにしたがって、フラグ部8は順次更新され
ていく。この時、下位装置2に対する該当サイクルにお
いて、フラグ部8が”1”を示している(許可表示され
ている)コマンドデータのみをコマンドバッファ領域6
から下位装置2に対して送信する(705)。
【0031】次に、制御部3は、次のサイクル以降で割
り当てられている下位装置2が、本サイクルで送信した
コマンドデータを再度送信する必要があるか否かを参照
する(705a)。そして、後続の、たとえば次の下位
装置2のサイクルでも当該コマンドデータの送信が必要
である場合には、このコマンドデータはコマンドバッフ
ァ領域6内に保持しておく(705b)。そして、後続
の下位装置2においても送信要求のないコマンドデータ
である場合には、このコマンドデータを消去して次の新
たなコマンドデータの書き込みが可能な状態としておく
(706)。
【0032】最後にフラグ部8のフラグデータを更新し
て(707)後続の下位装置2にコマンドバッファ領域
6を割り当てて前記と同様の処理を繰り返す。
【0033】このように、本実施例2では、制御部3が
後続の下位装置2に対する送信要求を参照してコマンド
バッファ領域6のデータの保持・消去を制御するため、
たとえば同一のコマンドデータを下位装置2の割当サイ
クル毎に書き換える必要がなく、高速な処理が可能とな
る。
【0034】本実施例は、同一のコマンド、たとえば下
位装置2への障害試験コマンド等のように、多数の下位
装置2に対してコマンドを一斉に送信する必要がある場
合には特に有効である。
【0035】前記各実施例の説明では、フラグ部8を下
位装置への割り当てサイクルで順次更新する構成とした
が、これに限らず、フラグ部8のビット数を拡大して、
下位装置のアドレス等の情報も含めた構成としてもよい
【0036】
【発明の効果】本発明によれば、コマンドデータを格納
するコマンドバッファ領域と、レスポンスデータを格納
するレスポンスバッファ領域とを設け、ここに送信デー
タ、受信データを一時蓄積しておくことにより、単一の
コマンドデータを複数の下位装置に送出する際に、一括
処理が可能となり、データの転送処理を効率化できる。
【0037】また、コマンドバッファ領域にフラグ部を
設けることにより、一つの下位装置に対するバッファ領
域の割当時間を短縮することができ、複数の下位装置が
接続されたシステム構成においても下位装置毎に平均化
した処理が可能となる。
【0038】さらに、バッファ内を効率良く使用できる
ため、メモリを小容量化できる。
【図面の簡単な説明】
【図1】本発明の原理図
【図2】本発明の実施例1のシステム構成を示すブロッ
ク図
【図3】実施例1においてメモリ部内の各領域の配置を
示すメモリマップ図
【図4】実施例1においてフラグ部の構成を示すブロッ
ク構成図
【図5】実施例1における送信処理手順を示すフロー図
【図6】実施例1における受信処理手順を示すフロー図
【図7】実施例2における送信処理手順を示すフロー図
【符号の説明】
1・・上位装置 2・・下位装置 3・・制御部 4・・メモリ部 5・・送受信データバッファ領域 6・・コマンドバッファ領域 7・・コマンドデータ格納部 8・・フラグ部 10・・レスポンスバッファ領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  上位装置(1)で発生されたコマンド
    データを下位装置(2)に送信し、下位装置(2)では
    受信したコマンドデータに基づいて特定のレスポンスデ
    ータを前記上位装置(1)に返信する情報処理装置にお
    いて、前記上位装置(1)には制御部(3)とメモリ部
    (4)とを備えており、このメモリ部(4)内には送受
    信データを格納する送受信データバッファ領域(5)と
    ともに、コマンドデータを格納するコマンドバッファ領
    域(6)を備えており、前記コマンドバッファ領域(6
    )は、固定長で構成されたコマンドデータ格納部(7)
    と、各コマンドデータに対応して転送の許可・不許可を
    示すフラグ部(8)とからなり、前記上位装置(1)の
    制御部(3)は、前記フラグ部(8)において許可が示
    されているコマンドデータのみを下位装置(2)に送信
    した後、当該コマンドデータを新規なコマンドデータに
    書き換えることを特徴とする上位装置と下位装置とにお
    けるデータの送受信方式。
  2. 【請求項2】  上位装置(1)で発生されたコマンド
    データを下位装置(2)に送信し、下位装置(2)では
    受信したコマンドデータに基づいて特定のレスポンスデ
    ータを前記上位装置(1)に返信する情報処理装置にお
    いて、前記上位装置(1)には制御部(3)とメモリ部
    (4)とを備えており、このメモリ部(4)内には送受
    信データを格納する送受信データバッファ領域(5)と
    ともに、コマンドデータを格納するコマンドバッファ領
    域(6)を備えており、前記コマンドバッファ領域(6
    )は、固定長で構成されたコマンドデータ格納部(7)
    と、各コマンドデータに対応して転送の許可・不許可を
    示すフラグ部(8)とからなり、前記上位装置(1)の
    制御部(3)は、前記フラグ部(8)において許可が示
    されているコマンドデータのみを下位装置(2)に送信
    した後、後続の下位装置(2)において当該コマンドデ
    ータの送信が要求されているか否かを判断し、不要であ
    る場合にのみ当該コマンドファッファ領域のコマンドデ
    ータを書き換えることを特徴とする請求項1記載の上位
    装置と下位装置とにおけるデータの送受信方式。
  3. 【請求項3】  前記メモリ部(4)内には前記送受信
    データを格納する送受信データバッファ領域(5)と、
    前記コマンドデータを格納するコマンドバッファ領域(
    6)とに加えて、前記下位装置(2)からのレスポンス
    データを一時格納するレスポンスバッファ領域(10)
    を備えていることを特徴とする請求項1または2記載の
    上位装置と下位装置とにおけるデータの送受信方式。
JP3148373A 1991-06-20 1991-06-20 上位装置と下位装置とにおけるデータの送受信方式 Withdrawn JPH04370859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3148373A JPH04370859A (ja) 1991-06-20 1991-06-20 上位装置と下位装置とにおけるデータの送受信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3148373A JPH04370859A (ja) 1991-06-20 1991-06-20 上位装置と下位装置とにおけるデータの送受信方式

Publications (1)

Publication Number Publication Date
JPH04370859A true JPH04370859A (ja) 1992-12-24

Family

ID=15451313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3148373A Withdrawn JPH04370859A (ja) 1991-06-20 1991-06-20 上位装置と下位装置とにおけるデータの送受信方式

Country Status (1)

Country Link
JP (1) JPH04370859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040750A1 (ja) * 2013-09-20 2015-03-26 富士通株式会社 データ転送装置、情報処理装置及びio制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040750A1 (ja) * 2013-09-20 2015-03-26 富士通株式会社 データ転送装置、情報処理装置及びio制御方法
JP6037029B2 (ja) * 2013-09-20 2016-11-30 富士通株式会社 データ転送装置、情報処理装置及びio制御方法
JPWO2015040750A1 (ja) * 2013-09-20 2017-03-02 富士通株式会社 データ転送装置、情報処理装置及びio制御方法

Similar Documents

Publication Publication Date Title
USRE40467E1 (en) Method and apparatus for managing the flow of data within a switching device
KR950002709B1 (ko) 데이타 전송 방법
JP2983167B2 (ja) ネットワーク・インタフェース装置およびネットワーク・インタフェースにおけるパケット処理方法
JPH0962558A (ja) データベース管理システム及び方法
US20010007565A1 (en) Packet receiving method on a network with parallel and multiplexing capability
JPS58217069A (ja) マルチ・マイクロコンピユ−タの通信方式
JP2002050184A (ja) 連想メモリ
US5737634A (en) Storage device control system with an internal bus wherein a network interface has a data line for memory transfer
JPH04370859A (ja) 上位装置と下位装置とにおけるデータの送受信方式
CN117312201B (zh) 一种数据传输方法、装置及加速器设备、主机和存储介质
JP2738314B2 (ja) N+1冗長構成回線制御装置の切替方式
JPH03296841A (ja) キャッシュ制御方式
JPH06284453A (ja) Atmセルスイッチ
JPH05216745A (ja) メモリ管理装置
US5875299A (en) disk access apparatus for performing a stride processing of data
JP2000137676A (ja) バッファ制御方式
JP3343460B2 (ja) Hdlcフレーム処理装置
EP0446335A4 (en) Packet/fast packet switch for voice and data
JPH11196097A (ja) データ通信制御装置、及びデータ通信制御方法
KR100243010B1 (ko) 이더넷 버퍼메모리 제어기
JP3259095B2 (ja) データ転送方法
JPH11234614A (ja) ビデオサーバのアクセス管理方法およびビデオサーバ
JP2826780B2 (ja) データ転送方法
JPH09326832A (ja) 共用バッファ装置及びその制御方法
JP2552025B2 (ja) データ転送方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903