JPH09326832A - 共用バッファ装置及びその制御方法 - Google Patents

共用バッファ装置及びその制御方法

Info

Publication number
JPH09326832A
JPH09326832A JP8166840A JP16684096A JPH09326832A JP H09326832 A JPH09326832 A JP H09326832A JP 8166840 A JP8166840 A JP 8166840A JP 16684096 A JP16684096 A JP 16684096A JP H09326832 A JPH09326832 A JP H09326832A
Authority
JP
Japan
Prior art keywords
buffer
value
data
address
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8166840A
Other languages
English (en)
Inventor
Satoru Makimoto
哲 牧本
Kojiro Matsumoto
光二郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8166840A priority Critical patent/JPH09326832A/ja
Publication of JPH09326832A publication Critical patent/JPH09326832A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 2つの処理系間で異なる伝送速度をもつ複数
のデータの伝送に用いる共用バッファにおいて、データ
領域の削除に伴うバッファ再配置を処理系間のデータ伝
送を持続したまま行うこと。 【解決手段】 バッファ2内で使用されているデータ領
域の再配置を行う場合、バッファ管理部13は新しい開
始番地22Aと新しい終了番地24Aを設定し、処理系
11に再配置を要求する。処理系11は書込みポインタ
25Pが終了番地23Aに達したときに、書込みポイン
タ25P及び開始番地21Aの両方を新しい開始番地2
2Aに設定する。処理系12は読出しポインタ26Pが
再度終了番地23Aに達するのを待ち、読出しポインタ
26Pを新しい開始番地22Aに設定する。そして終了
番地23Aを新しい終了番地24Aに置き換える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の処理系を直
列接続した形で構成される大規模の処理系において、2
つの処理系間でデータを伝送する際に用いる共用バッフ
ァ装置及びその制御方法に関する。
【0002】
【従来の技術】2つの処理系の間で、異なる伝送速度を
持つ複数のデータを、2つの処理系で共用する1つのバ
ッファを用いて伝送する場合、各データ毎に伝送速度に
応じた大きさのデータ領域をバッファに対し割り当て
る。この割り当てられたデータ領域を用いて各データは
2つの処理系間を伝送される。2つの処理系の間で伝送
されるデータ数が増減する場合、バッファのデータ領域
の追加及び削除の処理を行ってバッファを効率的に利用
し、バッファの総量を削減する。
【0003】しかしデータ領域の追加及び削除の処理を
ある程度行うと、データ領域の削除によって生み出され
た小さな未使用領域がバッファ中に点在するようにな
る。そのため次にデータ領域を追加する場合に、バッフ
ァ全体の未使用領域の大きさの合計は追加するデータ領
域の大きさを上回るにもかかわらず、バッファ中で連続
した領域が確保できないためにデータ領域の追加が不可
能となる事態を生じる。このような事態を防ぐため、デ
ータ領域の削除を行った場合、バッファ中における使用
中のデータ領域を集中するように既存のデータ領域の再
配置を実施し、バッファ中の連続した未使用領域ができ
るだけ大きくなるようにする。
【0004】図8は従来のバッファにおける再配置の方
法を示す概念図である。図8において、2はバッファ装
置である。11は2つの処理系のうちの送り側の処理
系、12は2つの処理系のうちの受け側の処理系であ
る。バッファ2は処理系11と処理系12とで共用され
る。処理系11は処理系12に送るデータを一旦バッフ
ァ2に書込み、処理系12はこのデータをバッファ2よ
り読出す。処理系11よりバッファ2に書込むデータ伝
送速度は一定でなくてもよく、又処理系12の読出し速
度も一定でなくてもよく、設定されたデータ領域内で書
込み位置を超えなければよい。
【0005】書込みデータ線51は処理系11からバッ
ファ2にデータを書き込む際のデータ線であり、読出し
データ線52は処理系12がバッファ2からデータを読
出す際のデータ線である。又信号線61は処理系11か
ら処理系12に対する再配置通知の信号線であり、信号
線62は処理系11から処理系12に対する再配置完了
通知の信号線である。バッファ2内はあるデータ伝送の
ためにデータ領域100が設定されているものとする。
【0006】さてバッファ2内においてデータ領域10
0の再配置を行う場合、まず処理系11は再配置通知信
号線61を通して処理系12に再配置を通知する。処理
系12は再配置通知信号を受け取ると、一旦バッファ2
からのデータの読出しを停止する。続いて処理系11は
ブロック転送を用いてバッファ2内のデータ領域100
の内容を再配置先に転送する。転送が終了すると、処理
系11は再配置完了通知信号線62を通して処理系12
に再配置完了を通知する。処理系12は再配置完了通知
信号を受け取るとバッファ2からのデータの読出しを再
開する。
【0007】
【発明が解決しようとする課題】このような従来の技術
におけるバッファ装置においては、データ領域の再配置
時に2つの処理系間の当該データの伝送が停止する。こ
のため再配置が頻繁に発生する処理系の場合には、平均
データ転送速度が著しく低下するという欠点がある。
【0008】本発明は、2つの処理系間の当該データの
伝送を持続したままでデータ領域の再配置を実施し、2
つの処理系間の平均データ転送速度を向上することを目
的とする。
【0009】
【課題を解決するための手段】この課題を解決するため
に、本発明は、前記バッファにおいて前記各データ毎に
通常状態の他に再配置状態という特別の動作状態を設
け、前記再配置状態のときに前記2つの処理系共に前記
バッファに対するポインタの処理のみを実施することで
再配置を実現するようにしたものである。
【0010】これにより、前記2つの処理系間の当該デ
ータの伝送を持続したままで前記データ領域の再配置を
実現できることから、前記2つの処理系間の平均データ
転送速度を向上することが可能となる。
【0011】本願の請求項1記載の発明は、伝送データ
の種類毎にデータ領域が設定されたバッファを有し、前
記バッファに対する書込みポインタの値を格納する書込
みポインタメモリと、前記バッファに対する読出しポイ
ンタの値を格納する読出しポインタメモリと、前記バッ
ファに対する開始番地を格納する開始番地格納メモリ
と、前記バッファに対する終了番地を格納する終了番地
格納メモリとを前記各データ毎に有し、更に前記バッフ
ァに対する再配置時の新しい開始番地を格納する新開始
番地格納メモリと、前記バッファに対する再配置時の新
しい終了番地を格納する新終了番地格納メモリとを有
し、送り側の処理系より受け側の処理系へ異なる伝送速
度を持つ複数のデータを伝送する際に、伝送データを一
時保持する共用バッファ装置を制御する共用バッファ装
置の制御方法であって、前記各データ毎に通常状態及び
再配置状態という2つの動作状態を有し、前記再配置状
態のときには、前記書込みポインタの値が前記終了番地
の値に達したときに、前記送り側の処理系において前記
書込みポインタの値及び前記開始番地の値の両方を前記
再配置時の新しい開始番地の値に設定し直し、又前記受
け側の処理系において前記読出しポインタの値が前記終
了番地の値に達したときに、前記読出しポインタの値を
設定し直された前記開始番地の値に設定し直すと共に、
前記終了番地の値を前記再配置時の新しい終了番地の値
に設定し直すことを特徴とするものである。
【0012】これにより、前記送り側の処理系、前記受
け側の処理系共に、前記バッファに対するデータの書込
み及び読出しを持続したまま、前記書込みポインタ及び
前記読出しポインタに対する処理のみで前記バッファ内
におけるデータの格納領域の再配置を行うことができ
る。
【0013】本願の請求項2記載の発明は、伝送データ
の種類毎にデータ領域が設定されたバッファを有し、前
記バッファに対する書込みポインタの値を格納する書込
みポインタメモリと、前記バッファに対する読出しポイ
ンタの値を格納する読出しポインタメモリと、前記バッ
ファに対する開始番地を格納する開始番地格納メモリ
と、前記バッファに対する終了番地を格納する終了番地
格納メモリとを前記各データ毎に有し、更に前記バッフ
ァに対する再配置時の新しい開始番地を格納する新開始
番地格納メモリと、前記バッファに対する再配置時の新
しい終了番地を格納する新終了番地格納メモリとを有
し、送り側の処理系より受け側の処理系へ異なる伝送速
度を持つ複数のデータを伝送する際に、伝送データを一
時保持する共用バッファ装置を制御する共用バッファ装
置の制御方法であって、前記バッファにおいて、前記各
データ毎に通常状態及び再配置状態という2つの動作状
態を有し、開始番地と終了番地との間に新しい開始番地
が設定される再配置状態のときには、前記送り側の処理
系においてまず前記終了番地の値を前記再配置時の新し
い終了番地の値に設定し直し、前記送り側の処理系にお
いて前記書込みポインタの値が設定し直された前記終了
番地の値に達したときに、前記書込みポインタの値及び
前記開始番地の値の両方を前記再配置時の新しい開始番
地の値に設定し直し、又前記受け側の処理系において前
記読出しポインタの値が設定し直された前記終了番地の
値に達したときに、前記読出しポインタの値を設定し直
された前記開始番地の値に設定し直すことを特徴とする
ものである。
【0014】これにより、前記請求項1に記載の発明で
は、前記再配置時の新しい開始番地の値が前記開始番地
と終了番地の間にある場合、データ領域の大きさが、そ
れまでの前記終了番地の値と前記開始番地との差から、
前記終了番地の値と前記再配置時の新しい開始番地の値
との差に、前記再配置中に一時的に縮小してしまう問題
点があるが、前記請求項2に記載の発明ではこの問題点
を回避することができる。すなわち、前記共用バッファ
内におけるデータの領域の再配置において、前記再配置
時に前記再配置時の新しい開始番地の値がいかなる値で
あったとしても、一時的なデータ領域の縮小を伴うこと
なく再配置を実施することができるという作用を有す
る。
【0015】本願の請求項3記載の発明は、前記再配置
状態において、前記再配置時の新しい開始番地の値、及
び前記再配置時の新しい終了番地の値を、前記2つの処
理系間の前記各データ毎の伝送速度に基づいて設定する
ことを特徴とするものである。
【0016】これにより、前記伝送速度の増減に伴う前
記バッファ内のデータ領域の拡大及び縮小を、2つの処
理系間での当該データの伝送を持続したままで行うこと
ができることから、前記2つの処理系間のデータの伝送
速度の動的な増減に対応することができるという作用を
有する。
【0017】本願の請求項4記載の発明は、前記バッフ
ァ装置に複数のデータ領域が設定され、バッファの特定
のアドレス方向へのデータ領域を隣接させるべく複数の
データ領域を順次再配置中に、他のデータ領域の再配置
を要する特定のデータ領域が削除されたときに、再配置
中のデータ領域の再配置の終了後にデータ領域が削除さ
れたデータ領域に隣接するデータ領域より順次再配置す
ることを特徴とするものである。
【0018】これにより、前記バッファ全体の複数のデ
ータ領域を再配置中に新たにデータの領域削除が行われ
た場合に、この領域削除に伴う前記バッファ全体の再配
置処理を最短時間で実行することができるという作用を
有する。
【0019】本願の請求項5記載の発明は、バッファを
有し、送り側の処理系より受け側の処理系へ異なる伝送
速度を持つ複数のデータを伝送する際にデータを一時記
憶する共用バッファ装置において、前記2つの処理系で
共用するバッファと、前記各データ毎に設けられ、前記
バッファに対する書込みポインタの値を格納する書込み
ポインタ格納メモリと、前記バッファに対する読出しポ
インタの値を格納する読出しポインタ格納メモリと、前
記2つの処理系のうち送り側の処理系のみから書込み可
能な前記バッファに対する開始番地を格納する開始番地
格納メモリと、前記2つの処理系のうち受け側の処理系
のみから書込み可能な前記バッファに対する終了番地を
格納する終了番地格納メモリと、更に前記送り側の処理
系から読出し可能な前記バッファに対する再配置時の新
しい開始番地を格納するメモリと、前記受け側の処理系
から読出し可能な前記バッファに対する再配置時の新し
い終了番地を格納するメモリと、データ再配置時の新し
い開始番地及び終了番地を前記夫々のメモリに設定する
バッファ管理部と、を設けると共に、再配置状態への移
行を要求する信号線と、再配置状態への移行完了を通知
する信号線と、再配置時の新しい番地の設定を要求する
信号線と、再配置時の新しい番地の設定の完了を通知す
る信号線とを、前記2つの処理系間に設けたことを特徴
とするものである。
【0020】これにより、再配置状態移行要求信号線及
び再配置状態移行応答信号線により再配置状態への移行
を前記2つの処理系で同期して行うことができ、又新番
地設定要信号線及び新番地設定応答信号線により再配置
時の新番地への移行が前記2つの処理系で同期して行う
ことができることから、前記請求項1に記載の発明を実
現するバッファ装置とすることができるという作用を有
する。
【0021】本願の請求項6記載の発明は、前記終了番
地を格納するメモリを前記送り側の処理系から書込み可
能とし、前記再配置時の新しい終了番地を格納するメモ
リを前記送り側の処理系から読出し可能としたことを特
徴とするものである。
【0022】これにより、再配置時の前記終了番地格納
メモリの変更を前記送り側の処理系が行うことができる
ことから、終了番地変更状態への移行を前記2つの処理
系で同期して行うことができ、前記請求項3に記載の発
明を実現するバッファ装置とすることができるという作
用を有する。
【0023】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1から図7を用いて説明する。 (実施の形態1)図1に本発明の請求項1に記載の発明
による制御方法を実現した本発明の請求項5に記載の発
明によるバッファ装置のブロック図を示す。図1におい
て、送り側の処理系11と受け側の処理系12との間に
バッファ装置1が設けられる。バッファ装置1はバッフ
ァ2と後述するメモリ21〜26及びバッファ管理部1
3を含んで構成される。
【0024】バッファ2は処理系11と処理系12とで
共用される。処理系11は処理系12に送るデータをバ
ッファ2に書込み、処理系12はこのデータをバッファ
2より読出す。13はバッファ2の使用状態を監視し、
新しい開始,終了番地を書込むバッファ管理部である。
21はバッファ2中のデータの格納領域の開始番地21
Aを格納する開始番地格納メモリである。開始番地格納
メモリ21への書込みは処理系11のみ可能である。2
2はバッファ2中のデータの格納領域の再配置時の新し
い開始番地22Aを格納する再配置時の新しい開始番地
格納メモリである。再配置時の新しい開始番地22Aの
読出しは処理系11からのみ可能である。
【0025】23はバッファ2中のデータの格納領域の
終了番地23Aを格納する終了番地格納メモリである。
終了番地格納メモリ23への書込みは処理系12からの
み可能である。24はバッファ2中のデータの格納領域
の再配置時の新しい終了番地24Aを格納する再配置時
の新しい終了番地格納メモリである。再配置時の新しい
終了番地24Aの読出しは処理系12からのみ可能であ
る。25は処理系11がバッファ2中にデータを書き込
む番地である書込みポインタ25Pの値を格納する書込
みポインタ格納メモリである。26は処理系12がバッ
ファ2中からデータを読出す番地である読出しポインタ
26Pの値を格納する読出しポインタ格納メモリであ
る。開始番地21A,終了番地23A,書込みポインタ
25P,及び読出しポインタ26Pは、いずれも処理系
11及び処理系12から読出し可能とする。
【0026】31は処理系11から処理系12へ再配置
状態への移行を要求する再配置状態移行要求信号線であ
る。32は処理系12から処理系11へ再配置状態への
移行完了を通知する再配置状態移行応答信号線である。
33は処理系11から処理系12へ再配置時の新しい開
始番地の設定を要求する新番地設定要求信号線である。
34は処理系12から処理系11へ再配置時の新しい開
始番地の設定完了を通知する新番号設定応答信号線であ
る。36はバッファ管理部13にデータ追加、データ削
除、及びデータ転送速度の各情報を与えるデータ情報信
号線である。37はバッファ管理部13から処理系11
の制御を行うための制御信号線である。38は処理系1
1の状態、即ち通常状態と再配置の状態をバッファ管理
部13に通知する状態通知信号線である。
【0027】41はバッファ管理部13が再配置時の新
しい開始番地22Aの値、及び再配置時の新しい終了番
地24Aの値を置き換えるための番地情報伝送信号線で
ある。51は処理系11からバッファ2にデータを書き
込む際の書込みデータ線である。52は処理系12がバ
ッファ2からデータを読出す際の読出しデータ線であ
る。
【0028】次に本実施形態の動作について説明する。
図2は本実施形態の動作を示す図であり、図3(a)〜
(d)は夫々図2の(a)〜(d)に示す各時点におけ
るバッファ1の状態遷移図である。これらの図を用いて
本実施形態の動作を説明する。
【0029】通常状態では、処理系11はバッファ2の
書込みポインタ25Pで示された位置にデータを書き込
むと共に、書込みポインタ25Pの値を進める。一方処
理系12はバッファ2の読出しポインタ26Pで示され
た位置からデータを読出すと共に、読出しポインタ26
Pの値を進める。処理系11は書込みポインタ25Pの
値が終了番地の値に達した場合には、書込みポインタ2
5Pの値を開始番地21Aの値に設定し直す。又処理系
12は読出しポインタ26Pの値が終了番地23Aの値
に達した場合には、読出しポインタ26Pの値を開始番
地21Aの値に設定し直す。この時のバッファ2の使用
状態を図3(a)に示す。開始番地21Aと終了番地2
3Aの間はこの伝送のために設定されたバッファ2内の
データ領域であり、書込みポインタ25Pと読出しポイ
ンタ26Pはこの間をサイクリックに移動する。このと
き読出しポインタ26Pは書込みポインタ25Pを追い
越さないようにする必要がある。図3(a)で示すハッ
チングの部分は、このデータ領域の中で書込まれたデー
タをまだ読出していない部分を示している。
【0030】バッファ2においてそれまで確保されてい
た他のデータ領域を削除したことにより残されたデータ
領域の再配置を行う場合、図2に示すようにバッファ管
理部13は制御信号線37を通して処理系11に対して
バッファ再配置処理を要求し、同時に番地情報伝送信号
線41を通してバッファ再配置時の新しい開始番地22
Aの値と、再配置時の新しい終了番地24Aの値とを設
定する。
【0031】バッファ再配置処理を要求された処理系1
1は再配置状態に移行し、再配置状態移行要求信号線3
1を通して処理系12に対して再配置状態への移行を要
求する。
【0032】再配置状態への移行を要求された処理系1
2は、読出しポインタ26Pの値が終了番地23Aの値
に達するのを待つ。終了番地23Aに達すると、読出し
ポインタ26Pの値を開始番地21Aの値に設定すると
共に、再配置状態移行応答信号線32を通して処理系1
1に対して再配置状態への移行完了を通知する。この時
のバッファ2の使用状態を図3(b)に示す。
【0033】再配置状態への移行完了を通知された処理
系11は、新番地設定要求信号線33を通して処理系1
2に対して新番地の設定を要求する。続いて書込みポイ
ンタ25Pの値が終了番地23Aの値に達したときに
は、書込みポインタ25Pの値を開始番地21Aの値で
はなく再配置時の新しい開始番地22Aの値に設定す
る。同時に開始番地21Aの値も再配置時の新しい開始
番地22Aの値に置き換える。この時のバッファ2の使
用状態を図3(c)に示す。これ以後は新しい開始番地
22Aより新たなデータ領域にデータを書込んでいく。
【0034】新番地の設定を要求された処理系12は、
読出しポインタ26Pの値が再度終了番地23Aの値に
達するのを待ち、終了番地23Aに達すると、読出しポ
インタ26Pの値を既に再配置時の新しい開始番地22
Aの値に置き換えられた開始番地21Aの値に設定す
る。同時に終了番地23Aの値を再配置時の新しい終了
番地24Aの値に置き換える。続いて新番地設定応答信
号線34を通して処理系11に対して新番地の設定完了
を通知する。この時点で処理系12は通常状態に移行す
る。この時のバッファ2の使用状態を図3(d)に示
す。
【0035】新番地の設定完了を通知された処理系11
は、状態通知信号線38を通してバッファ管理部13に
対してバッファ使用領域の再配置の完了を通知する。こ
の時点で処理系11も通常状態に移行する。こうすれば
データ伝送を継続しつつデータ領域の再配置を行うこと
ができる。バッファ使用領域の再配置の完了を通知され
たバッファ管理部13は、必要があれば再度別のデータ
のバッファ使用領域の再配置処理を開始する。
【0036】(実施の形態2)本発明の請求項3に記載
の発明の実施の形態は、請求項1に記載の発明の実施の
形態と基本的に同一であるので図1を用いて説明する。
バッファ管理部13が番地情報伝送信号線41を通して
再配置時の新しい開始番地22Aの値と、再配置時の新
しい終了番地24Aの値とを設定する際に、データ情報
信号線36より与えられたデータ伝送速度の情報に基づ
いて新しい開始番地22Aの値と新しい終了番地24A
の値とを決定する。
【0037】新しい終了番地24Aの設定値と新しい開
始番地22Aの設定値との差を、終了番地23Aの値と
開始番地21Aの値との差よりも大きくすることで、再
配置後のバッファ領域が拡大される。又、新しい終了番
地24Aの設定値と新しい開始番地22Aの設定値との
差を、終了番地23Aの値と開始番地21Aの値との差
よりも小さくすることで、再配置後のバッファ領域が縮
小される。通常はデータ伝送速度が大きくなればデータ
領域を拡大し、伝送速度が小さくなればデータ領域を縮
小する。又データ伝送速度の変動が大きい場合にはデー
タ領域を拡大し、データ伝送速度の変動が少ない場合に
はデータ領域を縮小する。
【0038】(実施の形態3)次に実施の形態3につい
て説明する。本実施形態はバッファ2に再配置されるデ
ータ領域が書込み及び読出しポインタが進行する方向に
元のデータ領域を含んでシフトする場合に、一時的にデ
ータ領域が減少し、これによって生じる可能性がある不
具合を防止するようにしたものである。従って新しい開
始番地22Aが元の開始番地21A,終了番地23Aの
間に設けられる場合に適用されるものである。
【0039】図4に本発明の請求項2に記載の発明によ
る制御方法を実現した本発明の請求項6に記載の発明に
よるバッファ装置のブロック図を示す。図5に請求項6
に記載の発明によるバッファ装置の動作を示す。図4に
おいて、バッファ2、処理系11、処理系12、バッフ
ァ管理部13、開始番地格納メモリ21、再配置時の新
しい開始番地格納メモリ22、書込みポインタ格納メモ
リ25、読出しポインタ格納メモリ26、再配置状態移
行要求信号線31、再配置状態移行応答信号線32、新
番地設定要求信号線33、新番地設定応答信号線34、
データ情報信号線36、制御信号線37、状態通知信号
線38、番地情報伝送信号線41、書込みデータ線5
1、読出しデータ線52は、実施の形態1における図1
の場合と同一であり、詳細な説明を省略する。
【0040】23はバッファ2中のデータの格納領域の
終了番地を格納する終了番地格納メモリである。終了番
地格納メモリ23への書込み及び読出しは処理系11及
び処理系12の両方から可能である。24はバッファ2
中のデータの格納領域の再配置時の新しい終了番地を格
納する再配置時の新しい終了番地格納メモリである。再
配置時の新しい終了番地格納メモリ24からの読出しは
処理系11及び処理系12の両方から可能である。35
は処理系11から処理系12へ終了番地の変更を通知す
る終了番地変更通知信号線である。
【0041】次に本実施形態の動作について説明する。
図5は本実施形態の動作を示す図であり、図6は図5に
示した動作におけるバッファ2の状態遷移図を示す。以
下において図5及び図6に基づいて図4の動作を説明す
る。
【0042】図5において、処理系11が再配置状態移
行要求信号を処理系12に送り、続いて処理系12が再
配置状態移行応答信号を処理系11に送るまでの動作
は、実施の形態1における図2の場合と同一である。こ
の時のバッファ2の使用状態を図6(b)に示す。
【0043】再配置状態移行応答信号を受けた処理系1
1は、まず終了番地23Aの値を再配置時の新しい終了
番地24Aの値に置き換え、この終了番地の変更を終了
番地変更通知信号線35を通して処理系12に対して通
知する。これと同時に新番地設定要求信号線33を通し
て処理系12に対して新番地の設定を要求する。続いて
書込みポインタ25Pの値が新しい終了番地24Aの値
に置き換える前の終了番地23Aの値に達したときに
は、そのまま書込みを続行する。この時のバッファ2の
使用状態を図6(c)に示す。続いて書込みポインタ2
5Pの値が既に再配置時の新しい終了番地24Aの値に
置き換えられた終了番地23Aの値に達したときに、書
込みポインタ25Pの値を再配置時の新しい開始番地2
2Aの値に設定する。同時に開始番地21Aの値も再配
置時の新しい開始番地22Aの値に置き換える。この時
のバッファ2の使用状態を図6(d)に示す。
【0044】終了番地の変更と新番地の設定とを要求さ
れた処理系12は、読出しポインタ26Pの値が既に再
配置時の新しい終了番地24Aの値に置き換えられた終
了番地23Aの値に達するのを待つ。終了番地23Aに
達すると、読出しポインタ26Pの値を既に再配置時の
新しい開始番地22Aの値に置き換えられた開始番地2
1Aの値に設定すると共に、新番地設定応答信号線34
を通して処理系11に対して新番地の設定完了を通知す
る。この時点で処理系12は通常状態に移行する。この
時のバッファ2の使用状態を図6(e)に示す。
【0045】図5において、新番地への設定完了を通知
された後の処理系11及びバッファ管理部13の動作
は、実施の形態1における図2の場合と同一である。こ
うすればデータ伝送を継続しつつデータ領域を再配置す
ることができる。又再配置時に一時的にもデータ領域が
減少することがなく、これに基づく不具合が防止される
こととなる。
【0046】(実施の形態4)本発明の請求項4に記載
の発明の実施の形態は、請求項1に記載の発明の実施の
形態と同じ図1である。本発明の請求項4に記載の発明
の実施によるバッファ2の状態遷移図の例を図7に示
す。図7において、101,102,103,104,
105は夫々バッファ2内に設定された異なるデータ領
域である。110はバッファ2内に残された未使用領域
である。
【0047】以下において図7を説明する。図7(a)
においてデータ領域102が削除された場合、データ領
域102の領域削除によって生み出された未使用領域に
よって未使用領域110を拡大するため、データ領域1
03,データ領域104,データ領域105の再配置が
この順番で行われる。再配置は書込み及び読出しポイン
タ25P,26Pの歩進方向とは逆方向に、隙間なくデ
ータ領域をつめるようにする。ところが図7(b)に示
すように、データ領域104の再配置中にデータ領域1
01が更に削除されたものとする。この場合この削除に
よって既に再配置を終えたデータ領域103,再配置中
のデータ領域104及び再配置前のデータ領域105の
再配置が更に必要となる。従って、続いて行うべきデー
タ領域105の再配置は保留し、図7(c)に示すよう
にデータ領域103及びデータ領域104の再配置を再
度行った後、図7(d)に示すようにデータ領域105
の再配置を一度で行う。そして最終的にデータ領域10
1及びデータ領域102の両方の領域削除によって生み
出された未使用領域による未使用領域110の領域拡大
を完了する。このように複数のデータ領域の再配置を各
データ領域毎に順次行っている場合に、他のデータ領域
の領域削除により再配置前のデータ領域の複数回の再配
置をすることなく、他の領域の再配置を行った後に再配
置を行うようにしている。以上の動作により、本来必要
であったデータ領域105の再配置1回分に要する時間
が不要となるため、バッファ2全体の領域再配置を最短
時間で終了することができる。
【0048】
【発明の効果】以上のように本発明によれば、直列接続
された2つの処理系の間での、異なる伝送速度を持つ複
数のデータの伝送に用いる共用バッファ装置において、
バッファ内における特定のデータを格納するデータ領域
の再配置及び拡大・縮小を、2つの処理系間での当該デ
ータの伝送を持続したままで行うことができ、これによ
り2つの処理系の間の平均データ転送速度を向上させる
ことができるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1による構成を示すブロッ
ク図である。
【図2】本発明の実施の形態1による構成の動作説明図
である。
【図3】本発明の実施の形態1におけるバッファ2の状
態遷移図である。
【図4】本発明の実施の形態3による構成を示すブロッ
ク図である。
【図5】本発明の実施の形態3による構成の動作説明図
である。
【図6】本発明の実施の形態3におけるバッファ2の状
態遷移図である。
【図7】本発明の実施の形態4におけるバッファ2の状
態遷移図である。
【図8】従来のバッファにおける再配置の実施の形態に
よる構成例を示すブロック図である。
【符号の説明】
1 共用バッファ装置 2 バッファ 11 処理系 12 処理系 13 バッファ管理部 21 開始番地格納メモリ 22 再配置時の新しい開始番地格納メモリ 23 終了番地格納メモリ 24 再配置時の新しい終了番地格納メモリ 25 書込みポインタ格納メモリ 26 読出しポインタ格納メモリ 31 再配置状態移行要求信号線 32 再配置状態移行応答信号線 33 新番地設定要求信号線 34 新番地設定応答信号線 35 終了番地変更通知信号線 36 データ情報信号線 37 制御信号線 38 状態通知信号線 41 番地情報伝送信号線 51 書込みデータ線 52 読出しデータ線 61 再配置通知信号線 62 再配置完了通知信号線 100〜105 データ領域 110 未使用領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 伝送データの種類毎にデータ領域が設定
    されたバッファを有し、 前記バッファに対する書込みポインタの値を格納する書
    込みポインタメモリと、前記バッファに対する読出しポ
    インタの値を格納する読出しポインタメモリと、前記バ
    ッファに対する開始番地を格納する開始番地格納メモリ
    と、前記バッファに対する終了番地を格納する終了番地
    格納メモリとを前記各データ毎に有し、 更に前記バッファに対する再配置時の新しい開始番地を
    格納する新開始番地格納メモリと、前記バッファに対す
    る再配置時の新しい終了番地を格納する新終了番地格納
    メモリとを有し、 送り側の処理系より受け側の処理系へ異なる伝送速度を
    持つ複数のデータを伝送する際に、伝送データを一時保
    持する共用バッファ装置を制御する共用バッファ装置の
    制御方法であって、 前記各データ毎に通常状態及び再配置状態という2つの
    動作状態を有し、 前記再配置状態のときには、前記書込みポインタの値が
    前記終了番地の値に達したときに、前記送り側の処理系
    において前記書込みポインタの値及び前記開始番地の値
    の両方を前記再配置時の新しい開始番地の値に設定し直
    し、 又前記受け側の処理系において前記読出しポインタの値
    が前記終了番地の値に達したときに、前記読出しポイン
    タの値を設定し直された前記開始番地の値に設定し直す
    と共に、前記終了番地の値を前記再配置時の新しい終了
    番地の値に設定し直すことを特徴とする共用バッファ装
    置の制御方法。
  2. 【請求項2】 伝送データの種類毎にデータ領域が設定
    されたバッファを有し、 前記バッファに対する書込みポインタの値を格納する書
    込みポインタメモリと、前記バッファに対する読出しポ
    インタの値を格納する読出しポインタメモリと、前記バ
    ッファに対する開始番地を格納する開始番地格納メモリ
    と、前記バッファに対する終了番地を格納する終了番地
    格納メモリとを前記各データ毎に有し、 更に前記バッファに対する再配置時の新しい開始番地を
    格納する新開始番地格納メモリと、前記バッファに対す
    る再配置時の新しい終了番地を格納する新終了番地格納
    メモリとを有し、 送り側の処理系より受け側の処理系へ異なる伝送速度を
    持つ複数のデータを伝送する際に、伝送データを一時保
    持する共用バッファ装置を制御する共用バッファ装置の
    制御方法であって、 前記バッファにおいて、前記各データ毎に通常状態及び
    再配置状態という2つの動作状態を有し、 開始番地と終了番地との間に新しい開始番地が設定され
    る再配置状態のときには、前記送り側の処理系において
    まず前記終了番地の値を前記再配置時の新しい終了番地
    の値に設定し直し、 前記送り側の処理系において前記書込みポインタの値が
    設定し直された前記終了番地の値に達したときに、前記
    書込みポインタの値及び前記開始番地の値の両方を前記
    再配置時の新しい開始番地の値に設定し直し、 又前記受け側の処理系において前記読出しポインタの値
    が設定し直された前記終了番地の値に達したときに、前
    記読出しポインタの値を設定し直された前記開始番地の
    値に設定し直すことを特徴とする共用バッファ装置の制
    御方法。
  3. 【請求項3】 前記再配置状態において、前記再配置時
    の新しい開始番地の値、及び前記再配置時の新しい終了
    番地の値を、前記2つの処理系間の前記各データ毎の伝
    送速度に基づいて設定することを特徴とする請求項1又
    は2記載の共用バッファ装置の制御方法。
  4. 【請求項4】 前記バッファ装置に複数のデータ領域が
    設定され、バッファの特定のアドレス方向へのデータ領
    域を隣接させるべく複数のデータ領域を順次再配置中
    に、他のデータ領域の再配置を要する特定のデータ領域
    が削除されたときに、再配置中のデータ領域の再配置の
    終了後にデータ領域が削除されたデータ領域に隣接する
    データ領域より順次再配置することを特徴とする請求項
    1記載の共用バッファ装置の制御方法。
  5. 【請求項5】 バッファを有し、送り側の処理系より受
    け側の処理系へ異なる伝送速度を持つ複数のデータを伝
    送する際にデータを一時記憶する共用バッファ装置にお
    いて、 前記2つの処理系で共用するバッファと、 前記各データ毎に設けられ、前記バッファに対する書込
    みポインタの値を格納する書込みポインタ格納メモリ
    と、前記バッファに対する読出しポインタの値を格納す
    る読出しポインタ格納メモリと、前記2つの処理系のう
    ち送り側の処理系のみから書込み可能な前記バッファに
    対する開始番地を格納する開始番地格納メモリと、前記
    2つの処理系のうち受け側の処理系のみから書込み可能
    な前記バッファに対する終了番地を格納する終了番地格
    納メモリと、 更に前記送り側の処理系から読出し可能な前記バッファ
    に対する再配置時の新しい開始番地を格納するメモリ
    と、前記受け側の処理系から読出し可能な前記バッファ
    に対する再配置時の新しい終了番地を格納するメモリ
    と、 データ再配置時の新しい開始番地及び終了番地を前記夫
    々のメモリに設定するバッファ管理部と、を設けると共
    に、 再配置状態への移行を要求する信号線と、再配置状態へ
    の移行完了を通知する信号線と、再配置時の新しい番地
    の設定を要求する信号線と、再配置時の新しい番地の設
    定の完了を通知する信号線とを、前記2つの処理系間に
    設けたことを特徴とする共用バッファ装置。
  6. 【請求項6】 前記終了番地を格納するメモリを前記送
    り側の処理系から書込み可能とし、前記再配置時の新し
    い終了番地を格納するメモリを前記送り側の処理系から
    読出し可能としたことを特徴とする請求項5記載の共用
    バッファ装置。
JP8166840A 1996-06-05 1996-06-05 共用バッファ装置及びその制御方法 Pending JPH09326832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8166840A JPH09326832A (ja) 1996-06-05 1996-06-05 共用バッファ装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8166840A JPH09326832A (ja) 1996-06-05 1996-06-05 共用バッファ装置及びその制御方法

Publications (1)

Publication Number Publication Date
JPH09326832A true JPH09326832A (ja) 1997-12-16

Family

ID=15838635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8166840A Pending JPH09326832A (ja) 1996-06-05 1996-06-05 共用バッファ装置及びその制御方法

Country Status (1)

Country Link
JP (1) JPH09326832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272676B2 (en) 2003-05-20 2007-09-18 Seiko Epson Corporation Data transmission controller that restarts data transmission when reconstruction is completed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272676B2 (en) 2003-05-20 2007-09-18 Seiko Epson Corporation Data transmission controller that restarts data transmission when reconstruction is completed

Similar Documents

Publication Publication Date Title
JP3273202B2 (ja) 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ
JP3271125B2 (ja) データを転送する方法と装置及びデータ転送をインタリーブする装置
US6801991B2 (en) Method and apparatus for buffer partitioning without loss of data
US5890203A (en) Data transfer device for transfer of data distributed and stored by striping
US5737634A (en) Storage device control system with an internal bus wherein a network interface has a data line for memory transfer
JPH09326832A (ja) 共用バッファ装置及びその制御方法
JP3751536B2 (ja) データ伝送装置
US6633928B2 (en) Fast process context switching buffer
US5875299A (en) disk access apparatus for performing a stride processing of data
JP2826780B2 (ja) データ転送方法
JP3259095B2 (ja) データ転送方法
JP2007241922A (ja) 共有資源利用のための調停方法及びその調停装置
JPH09218749A (ja) データバッファ装置およびデータサーバシステム
JPH03296841A (ja) キャッシュ制御方式
JP2504193B2 (ja) 緩衝記憶付き制御装置
JP2533958B2 (ja) デ―タ先行セット装置
CN115801814A (zh) 一种基于串口双fifo缓冲区结构的数据传输方法、系统及存储介质
JPH11202906A (ja) 工程管理システム及びデータ収集装置及びその制御方法及び記憶媒体
JP2001216227A (ja) インターフェース制御装置およびインターフェース制御方法および外部記憶サブシステム
JPH11175312A (ja) データ転送制御装置
JPH0387941A (ja) 分散データベース処理方式
JP2000132498A (ja) Dma転送制御装置
JP2001156839A (ja) ネットワークシステム、帯域管理装置および帯域管理方法
JPH03245234A (ja) メモリ領域割り当て方法
JP2002073521A (ja) データ転送回路