JPH11175312A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＦＩＦＯとして用いるバッファメモリの利用
効率を向上させたデータ転送制御装置を提供する。 【解決手段】 一つのメモリを４つのＦＩＦＯブロック
（各ブロックのサイズをＢ１，Ｂ２，Ｂ３，Ｂ４とす
る）として機能させ、例えば、第２のＦＩＦＯブロック
に対する書込要求において、そのサイズ（Ｂ２）が書込
データのパケットサイズ（ＰＳ）よりも小さい場合に、
他のＦＩＦＯブロックがエンプティか否かを判断し（ス
テップ３，ステップ４，ステップ６、ステップ９、ステ
ップ１３）、エンプティのときには、当該エンプティの
ＦＩＦＯブロックを使用して書き込むことができるかど
うかを判断し（ステップ５，ステップ７，ステップ８，
ステップ１０、ステップ１１、ステップ１２，ステップ
１４）、書込可能であれば書込処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、先入れ先だしメモ
リ（ＦＩＦＯ）を用いる場合のデータ転送制御装置に関
する。

【０００２】

【従来の技術】特公平３−７５９０６号公報には、ＦＩ
ＦＯの使用効率を向上させたバッファメモリ制御装置が
開示されている。この装置は、バッファメモリの読出／
書込指令に応じてカウンタの計数値をアップダウンして
バッファメモリ内のデータ量が一定値以下になったとき
に、データ転送要求信号を出力するものであり、且つ、
インターリーブ構成の主記憶装置に対応できるように、
カウンタの計数値をインターリーブ段数分、加算できる
ようにしたものである。

【０００３】特公平７−７８７８１号公報には、転送用
バッファを使用してデータ転送を行う場合の情報伝送方
法が開示されている。この方法は、データ転送において
転送用バッファの状況を取得し、転送元がこの状況を知
って転送先が受信可能かどうかを判断し、受信可能とな
るまで転送元がデータ転送を待つようにした技術であ
る。

【０００４】米国特許公報ＵＳＰ５０９７４４２には、
ＦＩＦＯの段数をレジスタによって可変とし、フル／エ
ンプティの判断やその他のステータスフラグの制御を行
うようにした技術が開示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、前記特
公平３−７５９０６号公報の技術では、パケットデータ
のごときフォーマットが一つ或いは複数の種類で予め決
まっていてパケット単位で処理が必要な場合において、
バッファメモリの空き量がパケットのデータサイズより
も小さかった場合には、途中までデータを書き込んだ後
にオーバーフローが判明することになり、データ転送要
求処理が滞るということがある。

【０００６】また、前記特公平７−７８７８１号公報の
技術では、シリアルバスインターフェースなどのように
連続して書込データを転送するように転送元が構成され
るような場合には、対応できないうという欠点がある。

【０００７】そして、米国特許公報ＵＳＰ５０９７４４
２の技術では、使用するＦＩＦＯの段数を変更できるよ
うに構成したとしても、予め使用するＦＩＦＯの段数を
決めておくものであるため、パケット等のデータサイズ
が一定していないデータブロックを扱うときには、メモ
リ不足を生じることがある。

【０００８】この発明は、上記の事情に鑑み、バッファ
メモリの利用効率を向上させるとともに、データ転送要
求処理を滞らせることなく、また、データの転送元が書
込データを連続して転送するように構成される場合にも
対応できるデータ転送制御装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】この発明のデータ転送制
御装置は、上記の課題を解決するために、データ転送元
とデータ転送先との間に介在して転送データの一時的保
持を行うデータ転送制御装置において、一つのメモリを
複数のＦＩＦＯブロックとして機能させるために各ＦＩ
ＦＯブロックについての初期値としての書込開始アドレ
ス及び書込終了アドレスを保持する初期値保持レジスタ
と、ＦＩＦＯブロックのサイズの拡張を可能にするため
に拡張書込開始アドレス及び拡張書込終了アドレスを保
持する拡張値保持レジスタと、各ＦＩＦＯブロックごと
に設けられ、書込と読出に対応してカウントされるカウ
ンタと、各ＦＩＦＯブロックがエンプティか否かを判断
する判断手段と、或るＦＩＦＯブロックに対して書込要
求が発生した場合で、それに隣接するアドレス拡張が可
能な他のＦＩＦＯブロックがエンプティのときには前記
拡張書込開始アドレス及び拡張書込終了アドレスに基づ
いて書込／読出処理を行わせる制御手段と、を備えたこ
とを特徴とする。

【００１０】上記の構成によれば、或るＦＩＦＯブロッ
クに対してデータ書込を行う場合に空いているＦＩＦＯ
ブロックがあればこれを利用してデータ書込を行うの
で、サイズが大きい転送データ（書込データ）に対する
書込の失敗を低減することができる。

【００１１】各ＦＩＦＯブロックの拡張が行われるとき
には、書込開始側または書込終了側のいずれか一方のア
ドレスが変更されるようにしてもよい。これによれば、
書込開始側と書込終了側の両アドレスを変更する場合に
比べて拡張制御が容易に行えることになる。

【００１２】また、この発明のデータ転送制御装置は、
データ転送元とデータ転送先との間に介在して転送デー
タの一時的保持を行うデータ転送制御装置において、一
つのメモリを複数のＦＩＦＯブロックとして機能させる
ために各ＦＩＦＯブロックについての初期値としての書
込開始アドレス及び書込終了アドレスを保持する初期値
保持レジスタと、各ＦＩＦＯブロックごとに設けられ、
書込と読出に対応してカウントされるカウンタと、各Ｆ
ＩＦＯブロックがエンプティか否かを判断する判断手段
と、書き込むべき転送データのサイズを検出するサイズ
検出手段と、或るＦＩＦＯブロックに対して書込要求が
発生し、転送データのサイズが当該ＦＩＦＯブロックの
初期割当サイズより大きい場合で、当該ＦＩＦＯブロッ
クのアドレス下位側又は上位側の他のＦＩＦＯブロック
がエンプティのときには当該エンプティのＦＩＦＯブロ
ックを使用して書込／読出処理を行わせる制御手段と、
を備えたことを特徴とする。

【００１３】上記の構成であれば、或るＦＩＦＯブロッ
クに対してデータ書込を行う場合でそのブロックの容量
では足りないとされる場合に、空いているＦＩＦＯブロ
ックを転送データ（書込データ）のサイズに対応して必
要な分だけ利用してデータ書込を行うので、必要以上に
ＦＩＦＯブロックを確保することなく、サイズが大きい
転送データに対する書込の失敗を低減することができ
る。

【００１４】各ＦＩＦＯブロックにおける使用不許可領
域を外部から設定するための手段を備え、エンプティで
ある他のＦＩＦＯブロックであるとして使用される際に
は、前記使用不許可領域以外の領域が用いられ、当該使
用不許可領域はそのＦＩＦＯブロックとしての使用が確
保されるように構成されていてもよい。これによれば、
各ＦＩＦＯブロックとして一定量の領域が確保されるの
で、各ＦＩＦＯブロックに対するアクセスを保証するこ
とができる。

【００１５】転送データのサイズが当該ＦＩＦＯブロッ
クの初期割当サイズより大きい場合で、当該ＦＩＦＯブ
ロックのアドレス下位側又は上位側の他のＦＩＦＯブロ
ックの使用も行えない場合に、データの受け取り不可能
を示す情報をデータ転送元に転送する制御手段を備えて
もよい。これによれば、データ転送元が転送要求状態の
まま待たされるといったことが無くなる。即ち、データ
転送元では、前記データの受け取り不可能を示す情報を
受け取ったときには、任意の他の処理を進めるといった
ことが可能になる。そして、前記制御手段による処理
は、ＣＰＵを用いたソフト処理で行うのではなく、前記
制御手段がＦＩＦＯを見てハード的に行うから処理が速
いという利点がある。

【００１６】複数のＦＩＦＯブロックのうち、幾つかが
データ転送元から送られてくるデータを保持する受信用
に、他の幾つかがデータ転送元に送信するデータを保持
する送信用に適宜用いられるように構成されているとと
もに、前記送信用のＦＩＦＯブロックについてのエンプ
ティを示す信号をマスクする手段を備えていてもよい。
ここで、前記送信用のＦＩＦＯブロックがエンプティで
あると判断されて当該ＦＩＦＯブロックに書込を開始し
た後に受領未完の応答があると、再び送信データを当該
ＦＩＦＯブロックに書き込む処理が必要になり、データ
転送処理が滞ることになるが、エンプティを示す信号を
マスクする（例えば、受領完の応答が得られるまで）の
で、送信データの消去はなされず、再送が必要な場合に
迅速に対応できる。

【００１７】

【発明の実施の形態】（実施の形態１）以下、この発明
の実施の形態を図に基づいて説明する。

【００１８】図１に示すように、この実施の形態では、
一つのメモリ１は複数の先入れ先出しメモリ（ＦＩＦ
Ｏ）として機能させられる。即ち、図示しないメモリコ
ントローラは、メモリ１を複数のＦＩＦＯのようにアク
セスする制御を行う。ここで、同図（ａ）は二つのＦＩ
ＦＯブロックを構成した場合を、同図（ｂ）は三つのＦ
ＩＦＯブロックを構成した場合を、同図（ｃ）は四つの
ＦＩＦＯブロックを構成した場合をそれぞれ示してい
る。なお、同図（ｂ）においては、第１ＢＬＫのサイズ
を拡張する際には、矢示Ａ部分が変化することを示し、
第２ＢＬＫ及び第３ＢＬＫのサイズを拡張する際には矢
示Ｂ部分が変化することを示している。また、同図
（ｃ）においては、第１ＢＬＫ及び第２ＢＬＫのサイズ
を拡張する際には、矢示Ｃ部分が変化することを示し、
第３ＢＬＫ及び第４ＢＬＫのサイズを拡張する際には矢
示Ｄ部分が変化することを示し、矢示Ｅ部分は固定であ
ることを示している。

【００１９】以下、図１（ａ）に示した一つのメモリ１
を二つのＦＩＦＯとして機能させる場合を例に説明をし
ていく。図２に示しているように、第１ＢＬＫの書込終
了アドレスはＥＯＢ１で表し、第２ＢＬＫの書込開始ア
ドレスはＢＯＢ２で表している。これらＥＯＢ１，ＢＯ
Ｂ２は、図示しないレジスタに保持され、外部から初期
値として設定することができる。一方、第１ＢＬＫの書
込開始アドレス、及び第２ＢＬＫの書込終了アドレス
は、固定である。なお、アドレスは、メモリ全体に対し
てリニアにつけられているとする（例えば、１Ｋｂｙｔ
であれば０００ｈ〜３ＦＦｈ）。そして、各ＢＬＫにお
いては、そのサイズを変更（拡張）することが可能にな
っている。図２では、第１ＢＬＫにおける拡張終了アド
レスをＥＸＥＯＢ１で表し、第２ＢＬＫの拡張開始アド
レスをＥＸＢＯＢ２で表している。これらＥＸＥＯＢ
１，ＥＸＢＯＢ２は、図示しないレジスタに保持され、
外部から設定することができる。

【００２０】図３は、第１ＢＬＫにおけるＦＵＬＬ／Ｅ
ＭＰＴＹ出力回路を示したブロック図である。セレクタ
回路５の入力端子部には、ＥＯＢ１、ＥＸＥＯＢ１、Ｅ
ＭＰＴＹ２、及びライトリクエスト（ＷｒｉｔｅＲｅｑ
ｅｓｔ）といった各種信号が入力される。前記のＥＭＰ
ＴＹ２は、後述する図４の回路の出力信号である。セレ
クタ回路５は、初期設定時には前記のＥＯＢ１を選択し
て出力する。また、第１ＢＬＫにおいて書込要求が発生
した場合（前記ライトリクエスト信号で判断できる）で
あって、前記のＥＭＰＴＹ２により、第２ＢＬＫがＥＭ
ＰＴＹであることが確認されたときには、ＥＸＥＯＢ１
を選択して出力し、第２ＢＬＫがＥＭＰＴＹでないとさ
れたときには、ＥＯＢ１を選択して出力する。

【００２１】ライトカウンタ６は、データ書込の度に発
生するライトパルス（Ｗｒｉｔｅｐｕｌｓｅ）を入力し
て書込アドレスを生成して出力する。リードカウンタ７
は、データ読出の度に発生するリードパルス（Ｒｅａｄ
ｐｕｌｅｓ）を入力して読出アドレスを生成して出力す
る。比較器８は、前記ライトカウンタ６が出力する書込
アドレスと前記セレクタ５が出力するＥＯＢ１又はＥＸ
ＥＯＢ１とを入力し、これらを比較し、その差（メモリ
残量）が０であるか否かによってフル状態を示す信号
（ＦＵＬＬ１）を出力する。また、比較器９は、前記ラ
イトカウンタ６が出力する書込アドレスと前記リードカ
ウンタ７が出力する読出アドレスとを比較し、メモリ内
にデータが無いか否かによってエンプティ状態を示す信
号（ＥＭＰＴＹ１）を出力する。

【００２２】図４は、第２ＢＬＫにおけるＦＵＬＬ／Ｅ
ＭＰＴＹ出力回路を示したブロック図である。セレクタ
回路１０の入力端子部には、ＥＭＰＴＹ１、及びライト
リクエスト（ＷｒｉｔｅＲｅｑｅｓｔ）といった信号が
入力される。前記のＥＭＰＴＹ１は、前述した図３の回
路の出力信号である。セレクタ回路１０は、第２ＢＬＫ
において書込要求が発生した場合（前記ライトリクエス
ト信号で判断できる）であって、前記のＥＭＰＴＹ１に
より、第１ＢＬＫがＥＭＰＴＹであることが確認された
ときには、ライトカウンタ１１およびリードカウンタ１
２において、ＥＸＢＯＢ２を選択させるようにＬＯＡＤ
信号を出力する。即ち、第１ＢＬＫがエンプティであれ
ば、カウンタ１１，１２の初期値をＥＸＢＯＢ２に変更
してここから書き込みを始めることになる。一方、第１
ＢＬＫがエンプティでなければ、カウンタ１１，１２の
初期値は変更されない。

【００２３】ライトカウンタ１１は、データ書込の度に
発生するライトパルス（Ｗｒｉｔｅｐｕｌｓｅ）を入力
して書込アドレスを生成して出力する一方、前記ＬＯＡ
Ｄ信号に基づき、ＥＸＢＯＢ２を比較器１３に出力する
ことができる。リードカウンタ７は、データ読出の度に
発生するリードパルス（Ｒｅａｄｐｕｌｅｓ）を入力し
て読出アドレスを生成して出力する一方、前記ＬＯＡＤ
信号に基づき、ＥＸＢＯＢ２を比較器１４に出力するこ
とができる。比較器１３は、前記ライトカウンタ１１が
出力するアドレスとＥＯＢ２とを入力し、これらを比較
し、その差（メモリ残量）が０であるか否かによってフ
ル状態を示す信号（ＦＵＬＬ２）を出力する。また、比
較器１４は、前記リードカウンタ１２が出力する読出ア
ドレスと前記ライトカウンタ１１が出力する書込アドレ
スとを比較し、メモリ内にデータが無いか否かによって
エンプティ状態を示す信号（ＥＭＰＴＹ２）を出力す
る。

【００２４】このように、各ＢＬＫに対して書込要求が
発生した場合に、アドレス拡張で浸食を受ける側にある
ＢＬＫがエンプティであることを条件に、書込要求がな
されたＢＬＫに対する拡張がダイナミックに行われるこ
とになる。

【００２５】なお、図１（ｂ）、（ｃ）に示した３分割
或いは４分割の場合において、各ＦＩＦＯブロックの拡
張を行うときには、同図に示しているごとく、書込開始
側または書込終了側のいずれか一方のアドレスを変更す
ることで、上述した２分割と同様の構成でアドレスを生
成することができ、書込開始側と書込終了側の両アドレ
スを変更する場合に比べて拡張制御が容易に行えること
になる。

【００２６】（実施の形態２）図５に示すように、この
実施の形態では、一つのメモリ１５は四つの先入れ先だ
しメモリ（ＦＩＦＯ）として機能させられる。即ち、図
６，図７にて示される回路等から成るメモリコントロー
ラは、メモリ１５を四つのＦＩＦＯのようにアクセスす
る制御を行う。また、この図では、第１ＢＬＫ、第２Ｂ
ＬＫ、第３ＢＬＫ、及び第４ＢＬＫの書込開始アドレス
はＢＯＢ１、ＢＯＢ２、ＢＯＢ３、及びＢＯＢ４で表
し、第１ＢＬＫ、第２ＢＬＫ、第３ＢＬＫ、及び第４Ｂ
ＬＫの書込終了アドレスはＥＯＢ１、ＥＯＢ２、ＥＯＢ
３、及びＥＯＢ４で表している。各ＢＬＫについて、書
込アドレスを示すライトカウンタ１６，１８，２０，２
２が設けられ、また、読出アドレスを示すリードカウン
タ１７，１９，２１，２３が設けられている。なお、図
５の４分割構成は、図１（ｃ）の４分割構成とは異な
る。

【００２７】図６は、前記メモリ１５における第２ＢＬ
Ｋのサイズ変更を担う回路を示したブロック図である。
ＢＯＢ１、ＢＯＢ２、ＥＯＢ２、ＥＯＢ３、及びＥＯＢ
４は、図示しないレジスタに保持され、外部から設定す
ることができる。

【００２８】ＭＵＸ２６、ＭＵＸ２７、ＭＵＸ３５、及
びＭＵＸ３６は、ＢＯＢ１、ＢＯＢ２、ＢＯＢ３、ＢＯ
Ｂ４、ＥＯＢ１、ＥＯＢ２、ＥＯＢ３、及びＥＯＢ４を
図に示すごとく入力し、ステート設定部３４からの信号
（Ｓｅｌ１，Ｓｅｌ３，Ｓｅｌ４，Ｓｅｌ５）に基づい
て入力信号のいずれかを選択して出力する。ＭＵＸ２６
にて選択された信号は、ＥＯＢレジスタ２８に保持さ
れ、ＭＵＸ２７にて選択された信号は、ＢＯＢレジスタ
２９に保持される。この二つの保持された信号は、減算
器３０に入力され、その減算結果はＭＵＸ３２に供給さ
れる。ここで、例えば、第２ＢＬＫに対する書込要求が
なされたときには、ＭＵＸ２６にてＥＯＢ２が選択さ
れ、ＭＵＸ２７にてＢＯＢ２が選択される。従って、減
算結果は第２ＢＬＫのブロックサイズ（Ｂ２）を示すこ
とになる。ＭＵＸ３２は、ステート設定部３４からの信
号（Ｓｅｌ２）に基づいて、前記の減算結果若しくはＭ
ＵＸ２５の出力のいずれかを選択して比較器３３に与え
る。

【００２９】レジスタ（ＰＳ）３１は、ライトリクエス
トを受けた際に書込要求サイズ情報（ＤＢ）を保持し、
これを比較器３３に与える。比較器３３は、前記ＤＢ
（以下、ＰＳと表記する）と前記のＭＵＸ３２を経て出
力されたブロックサイズＢＳ（第２ＢＬＫであればＢ
２）とを比較し、ＢＳ＞ＰＳか、ＢＳ＝ＰＳか、ＢＳ＜
ＰＳかの結果をステート設定部３４に与える。この結果
に基づくステート設定部３４の処理内容については、後
に図８のフローチャートを用いて詳述する。

【００３０】また、かかる図６の回路では、前述した第
２ＢＬＫのブロックサイズ（Ｂ２）の生成の他、第１Ｂ
ＬＫから第２ＢＬＫまでのトータルのブロックサイズ
（Ｂ１＋Ｂ２）、第２ＢＬＫから第３ＢＬＫまでのトー
タルのブロックサイズ（Ｂ２＋Ｂ３）、第２ＢＬＫから
第４ＢＬＫまでのトータルのブロックサイズ（Ｂ２＋Ｂ
３＋Ｂ４）、第１ＢＬＫから第３ＢＬＫまでのトータル
のブロックサイズ（Ｂ１＋Ｂ２＋Ｂ３）、及び第１ＢＬ
Ｋから第４ＢＬＫまでのトータルのブロックサイズ（Ｂ
１＋Ｂ２＋Ｂ３＋Ｂ４）の生成も行う。かかる演算は、
ＭＵＸ３５，３６にて選択された信号を減算器３７で減
算することによって算出され、その結果はラッチ３８，
３９，４０，４１に保持される。さらに、これらの結果
をＭＵＸ３２で選択し、比較器３３によって、ＰＳとの
比較を行うことで、Ｂ１＋Ｂ２＞ＰＳ、Ｂ２＋Ｂ３＞Ｐ
Ｓ、Ｂ２＋Ｂ３＋Ｂ４＞ＰＳ、Ｂ１＋Ｂ２＋Ｂ３＞Ｐ
Ｓ、及びＢ１＋Ｂ２＋Ｂ３＋Ｂ４＞ＰＳの演算を行う。

【００３１】第１ＢＬＫ、第３ＢＬＫ，第４ＢＬＫにお
けるＦＵＬＬ／ＥＭＰＴＹ出力回路も、図６と同様に構
成される。

【００３２】図７は、第２ＢＬＫにおけるＦＵＬＬ／Ｅ
ＭＰＴＹ出力回路を示したブロック図である。ＭＵＸ４
２は、ＢＯＢ１及びＢＯＢ２を入力し、ＳｅｌＢＯＢに
基づいていずれかを選択して出力する。ＳｅｌＢＯＢ
は、ステート設定部３４から出力される信号であり、拡
張なしであればＢＯＢ２を選択させ、第１ＢＬＫを用い
た拡張を行うときには、ＢＯＢ１を選択させる。リード
カウンタ４３は、リードパルス（Ｒｅａｄｐｕｌｓｅ）
をカウントすることで読出アドレスを生成するものであ
り、そのカウント初期値はＭＵＸ４２からの出力値を採
る。ＭＵＸ４２からの出力値を採るか否か（即ち初期値
を設定するか否か）はＬｏａｄ２にて制御される。Ｌｏ
ａｄ２はステート設定部３４から出力される。その出力
タイミングは、拡張するかどうかの判断がなされたとき
である。ライトカウンタ４４は、ライトパルス（Ｗｒｉ
ｔｅｐｕｌｓｅ）をカウントすることで書込アドレスを
生成するものであり、そのカウント初期値はＭＵＸ４２
からの出力値を採る。ＭＵＸ４２からの出力値を採るか
否かはＬｏａｄ２にて制御される。比較器４５は、前記
リードカウンタ４３が出力する読出アドレスと前記ライ
トカウンタ４４が出力する書込アドレスとを比較し、メ
モリ内にデータが無いか否かによってエンプティ状態を
示す信号（ＥＭＰＴＹ２）を出力する。比較器４６は、
前記ライトカウンタ４４が出力する書込アドレスと前記
ＥＯＢレジスタ２８に格納されている値（拡張なし→Ｅ
ＯＢ２、拡張あり→ＥＯＢ３ｏｒＥＯＢ４）とを入力
し、これらを比較し、その差（メモリ残量）が０となっ
たときにフル状態を示す信号（ＦＵＬＬ２）を出力す
る。

【００３３】第１ＢＬＫ、第３ＢＬＫ，第４ＢＬＫにお
けるＦＵＬＬ／ＥＭＰＴＹ出力回路も、図７と同様に構
成される。

【００３４】次に、図８のフローチャートを用い、第２
ＢＬＫに対して書込要求が発生した場合を例に主に前記
ステート設定部３４が行う処理の内容を説明していく。
まず、ライトリクエストの有無を判断する（ステップ
１）。ライトリクエストが無ければ、アイドル状態を採
り、ライトリクエストが有ればステートＳＴ１に移行す
る。ステートＳＴ１では、Ｂ２＞ＰＳか否かを判断する
（ステップ２）。ＹＥＳの場合、即ち、書込データサイ
ズよりも第２ＢＬＫのサイズの方が大きければ、データ
書込処理に移行することになる。一方、ＮＯの場合に
は、ＥＭＰＴＹ１がエンプティを示しているか否かを判
断する（ステップ３）。ＹＥＳの場合、即ち、第１ＢＬ
Ｋにデータが無い場合には、第１ＢＬＫを使用してデー
タ書込が行えるか否かを調べるステートＳＴ２に移行す
る。

【００３５】ステートＳＴ２では、Ｂ１＋Ｂ２＞ＰＳか
否かを判断する（ステップ５）。ＹＥＳの場合、即ち、
書込データサイズよりも第２ＢＬＫと第１ＢＬＫの合計
サイズの方が大きければ、第１ＢＬＫを利用したデータ
書込処理に移行することになる。ＮＯの場合には、ＥＭ
ＰＴＹ３がエンプティを示しているか否かを判断する
（ステップ６）。ステップ６でＮＯとされた場合には、
データ書込処理へは移行しないことになる。一方、ステ
ップ６でＹＥＳとされた場合、即ち、第３ＢＬＫにデー
タが無い場合には、第３ＢＬＫを使用してデータ書込が
行えるか否かを調べるステートＳＴ３に移行する。

【００３６】ステートＳＴ３では、まず、Ｂ２＋Ｂ３＞
ＰＳか否かを判断する（ステップ７）。ＹＥＳの場合、
即ち、書込データサイズよりも第２ＢＬＫと第３ＢＬＫ
の合計サイズの方が大きければ、第３ＢＬＫを利用した
データ書込処理に移行することになる。ＮＯの場合に
は、Ｂ１＋Ｂ２＋Ｂ３＞ＰＳか否かを判断する（ステッ
プ８）。ステップ８でＹＥＳとされた場合、即ち、書込
データサイズよりも第１ＢＬＫと第２ＢＬＫと第３ＢＬ
Ｋのその時点の合計サイズの方が大きければ、第１ＢＬ
Ｋ及び第３ＢＬＫを利用したデータ書込処理に移行する
ことになる。一方、ステップ８でＮＯとされた場合に
は、ＥＭＰＴＹ４がエンプティを示しているか否かを判
断する（ステップ９）。ステップ９でＮＯとされた場合
には、データ書込処理へは移行しないことになる。一
方、ステップ９でＹＥＳとされた場合、即ち、第４ＢＬ
Ｋにデータが無い場合には、第４ＢＬＫを使用してデー
タ書込が行えるか否かを調べるステートＳＴ４に移行す
る。

【００３７】ステートＳＴ４では、まず、Ｂ２＋Ｂ３＋
Ｂ４＞ＰＳか否かを判断する（ステップ１０）。ＹＥＳ
の場合、即ち、書込データサイズよりも第２ＢＬＫと第
３ＢＬＫと第４ＢＬＫの合計サイズの方が大きければ、
第３ＢＬＫ及び第４ＢＬＫを利用したデータ書込処理に
移行することになる。ＮＯの場合には、Ｂ１＋Ｂ２＋Ｂ
３＋Ｂ４＞ＰＳか否かを判断する（ステップ１１）。ス
テップ１１でＹＥＳとされた場合、即ち、書込データサ
イズよりも第１ＢＬＫと第２ＢＬＫと第３ＢＬＫと第４
ＢＬＫの合計サイズの方が大きければ、第１ＢＬＫ、第
３ＢＬＫ、及び第４ＢＬＫを利用したデータ書込処理に
移行することになる。一方、ステップ１１でＮＯとされ
た場合には、データ書込処理へは移行しないことにな
る。

【００３８】前記のステップ３でＮＯとされた場合に
は、ＥＭＰＴＹ３がエンプティを示しているか否かを判
断する（ステップ４）。ステップ４でＮＯとされた場合
には、データ書込処理へは移行しないことになる。一
方、ステップ４でＹＥＳとされた場合、即ち、第３ＢＬ
Ｋにデータが無い場合には、Ｂ２＋Ｂ３＞ＰＳか否かを
判断する（ステップ１２）。ステップ１２でＹＥＳとさ
れた場合には第３ＢＬＫを利用したデータ書込処理に移
行する。一方、ステップ１２でＮＯとされた場合には、
ＥＭＰＴＹ４がエンプティを示しているか否かを判断す
る（ステップ１３）。ステップ１３でＮＯとされた場合
には、データ書込処理へは移行しないことになる。ステ
ップ１３でＹＥＳとされた場合、即ち、第４ＢＬＫにデ
ータが無い場合には、第４ＢＬＫを使用してデータ書込
が行えるか否かを調べるステートＳＴ５に移行する。

【００３９】ステートＳＴ５では、Ｂ２＋Ｂ３＋Ｂ４＞
ＰＳか否かを判断する（ステップ１４）。ステップ１４
でＹＥＳとされた場合には、データ書込処理に移行し、
ＮＯとされた場合には、データ書込処理へは移行しない
ことになる。

【００４０】図９は、図６に記載のＭＵＸ３６に入力さ
れるＥＯＢ３及びＥＯＢ４を加工生成することで、第３
ＢＬＫ又は第４ＢＬＫにおいて所定のサイズの領域を確
保し、これら第３ＢＬＫ又は第４ＢＬＫに対するアクセ
スを保証することを可能にする回路である。即ち、ＢＯ
ＢＸレジスタ４７には第３ＢＬＫ又は第４ＢＬＫの本来
的な最終アドレスを格納し、ミニサイズレジスタ４８に
は確保しておきたいサイズを外部から設定しておき、減
算器４９でそれらの減算結果（ＥＯＢＸ）をＭＵＸ３６
に与えるようにしてある。なお、第１ＢＬＫを用いた拡
張を行う場合において、この第１ＢＬＫに一定領域を確
保するときには、その本来的な開始アドレスに一定領域
に相当するサイズを加算した結果を開始アドレスとして
出力するようにすればよい。

【００４１】図１０は、データ転送制御装置の全体構成
を示した概略のブロック図である。バスインターフェー
ス５３には、例えば、図示しないＩＥＥＥ１３９４対応
のディジタルビデオが接続される。そして、このディジ
タルビデオからの映像データは、バスインターフェース
５３にて受信され、パケットコントローラにてデータが
抽出される。そして、かかるデータは、メモリコントロ
ーラ５１にてメモリ（ＦＩＦＯ）５０に転送される。そ
して、かかるメモリ５０から例えば図示しないホストの
ハードディスクに前記映像データが格納されていく。な
お、図１０のメモリコントーラ５１は、図６，図７の回
路等を備えて構成されるものである。

【００４２】ここで、図６に示したように、ステート設
定部３４からは、書き込み不能とされた場合にＷｒｉｔ
ｅＦａｉｌ信号が出力される。図１０のパケットコント
ローラ５２は、前記のＷｒｉｔｅＦａｉｌ信号を受け取
ると、受信パケットのデータの書き込みに失敗したこと
を通知するためのパケットを生成する。バスインターフ
ェース５３は、当該パケットをデータ転送元に送出す
る。これにより、データ転送元では、図１０の回路側で
の書込失敗に対してそれを知らずに待たされるといった
ことが無くなる。即ち、転送処理の滞りを回避し、処理
の迅速性及び信頼性を向上できる。

【００４３】また、図１０のデータ転送制御装置におい
て、メモリ（ＦＩＦＯ）５０に存在する複数のＦＩＦＯ
ブロックのうち、幾つかがデータ転送元から送られてく
るデータを保持する受信用に、他の幾つかがデータ転送
元に送信するデータを保持する送信用に適宜用いられる
ように構成される場合がある。送信用のＦＩＦＯブロッ
クに格納されている送信データは、メモリコントローラ
５１及びパケットコントローラ５２を経てデータ転送元
に送出される。送信データの送信が完了したときには、
そのＦＩＦＯブロックはエンプティと判断され、拡張用
に用いられることが可能な状態となるのであるが、この
場合において、以下のような不具合が考えられる。デー
タ転送元が前記送信データの受信に失敗したときに、そ
の旨を返送（アクノリッジ送出）するプロトコルが採用
されるシステムにおいては、当該返送に応えて送信デー
タを再度送信することになるが、前述のごとく、ＦＩＦ
Ｏブロックがエンプティと判断され、拡張用に用いられ
てしまった場合には、当該ＦＩＦＯブロックには送信デ
ータは無くなっており、再び送信データを書き込まなく
てはならず、データ転送処理が滞る。

【００４４】そこで、前記送信用のＦＩＦＯブロックが
エンプティと判断されても、このエンプティを示す信号
をマスクすることを案出した。図１１は、これを実現す
る回路図である。ステート設定部３４に入力される第１
ＢＬＫ、第３ＢＬＫ、及び第４ＢＬＫについての各エン
プティ信号（ＥＭＰＴＹ１′，ＥＭＰＴＹ３′，ＥＭＰ
ＴＹ４′）は、図７と同様に構成される第１ＢＬＫ、第
３ＢＬＫ、及び第４ＢＬＫの各ＦＵＬＬ／ＥＭＰＴＹ出
力回路のエンプティ出力（ＥＭＰＴＹ１，ＥＭＰＴＹ
３，ＥＭＰＴＹ４）と、エンプティマスクレジスタ５
７，５８，５９にそれぞれ格納されているマスク信号
（マスクを行う場合はＬｏｗ信号）との論理積をアンド
回路５４，５５，５６にて各々得ることで生成される。
即ち、データの消去を防止したいとするＦＩＦＯブロッ
クについては、その対応するエンプティマスクレジスタ
にＬｏｗ信号を例えば外部から設定しておけばよい。な
お、パケットの種類に応じてエンプティマスクレジスタ
の設定を自動的に行うようにしてもよい。また、受領完
を示す信号を受け取ったときにはマスクレジスタにＨｉ
ｇｈ信号を自動設定するようにしてもよいものである。

【００４５】

【発明の効果】以上説明したように、この発明によれ
ば、或るＦＩＦＯブロックに対してデータ書込を行う場
合に空いているＦＩＦＯブロックをダイナミックに利用
してデータ書込を行うので、サイズが大きい転送データ
（書込データ）に対する書込の失敗を低減することがで
きる。また、或るＦＩＦＯブロックに対してデータ書込
を行う場合でそのブロックの容量では足りないとされる
場合に、空いているＦＩＦＯブロックを必要な分利用し
てデータ書込を行うことができるので、必要以上にＦＩ
ＦＯブロックを確保することなく、サイズが大きい転送
データに対する書込の失敗を低減することができる。ま
た、各ＦＩＦＯブロックとして一定量の領域が確保され
るので、各ＦＩＦＯブロックに対するアクセスを保証す
ることができる。また、データ転送元を転送要求状態の
まま待たしてしまうのを回避することができる。また、
エンプティ信号をマスクすることで、送信データの再書
込を防止できるという効果を奏する。

【図面の簡単な説明】

【図１】この発明のデータ転送制御装置においてメモリ
を複数のＦＩＦＯブロックに分割する例を示した説明図
である。

【図２】図１（ａ）の分割態様において、各々のＦＩＦ
Ｏブロック（第１ＢＬＫ，第２ＢＬＫ）に他のＦＩＦＯ
ブロック（第２ＢＬＫ，第１ＢＬＫ）が使用するのを許
可しない一定量の領域を確保した場合を示した説明図で
ある。

【図３】図２の第１ＢＬＫにおけるＦＵＬＬ／ＥＭＰＴ
Ｙ出力回路を示したブロック図である。

【図４】図２の第２ＢＬＫにおけるＦＵＬＬ／ＥＭＰＴ
Ｙ出力回路を示したブロック図である。

【図５】この発明のデータ転送制御装置においてメモリ
を４つのＦＩＦＯブロックに分割し、各ＦＩＦＯブロッ
クについてライトカウンタ及びリードカウンタを備えた
例を示した説明図である。

【図６】図５の分割態様のメモリを用いる場合のデータ
転送制御装置の回路の要部を示したブロック図である。

【図７】図５の第２ＢＬＫにおけるＦＵＬＬ／ＥＭＰＴ
Ｙ出力回路を示したブロック図である。

【図８】この発明の第２ＢＬＫに書込要求があった場合
の書込可能／不可能の判断処理を示したフローチャート
である。

【図９】図５の分割態様において、各々のＦＩＦＯブロ
ックが他のＦＩＦＯブロックが使用するのを許可しない
一定量の領域を確保するための回路部分を示したブロッ
ク図である。

【図１０】この発明のデータ転送制御装置の全体の概略
構成を示したブロック図である。

【図１１】この発明のエンプティ信号をマスクする回路
を備えた構成を示したブロック図である。

【符号の説明】

１，２，３，１５，５０ メモリ ５ セレクタ ６ ライトカウンタ ７ リードカウンタ ８ 比較器 ９ 比較器 １０ セレクタ １１ ライトカウンタ １２ リードカウンタ １３ 比較器 １４ 比較器 ２５，２６，２７，３２，３５，３６ ＭＵＸ ３３ 比較器 ３４ ステート設定部 ５１ メモリコントローラ ５２ パケットコントローラ ５３ バスインターフェース

Claims (6)

【特許請求の範囲】
1. 【請求項１】 データ転送元とデータ転送先との間に介
   在し、転送データをメモリに書き込む処理と、メモリか
   らデータを読み出す処理を行うデータ転送制御装置にお
   いて、 一つのメモリを複数のＦＩＦＯブロックとして機能させ
   るために各ＦＩＦＯブロックについての初期値としての
   書込開始アドレス及び書込終了アドレスを保持する初期
   値保持レジスタと、ＦＩＦＯブロックのサイズの拡張を
   可能にするために拡張書込開始アドレス及び拡張書込終
   了アドレスを保持する拡張値保持レジスタと、各ＦＩＦ
   Ｏブロックごとに設けられ、書込と読出に対応してカウ
   ントされるカウンタと、各ＦＩＦＯブロックがエンプテ
   ィか否かを判断する判断手段と、或るＦＩＦＯブロック
   に対して書込要求が発生した場合で、それに隣接するア
   ドレス拡張が可能な他のＦＩＦＯブロックがエンプティ
   のときには前記拡張書込開始アドレス及び拡張書込終了
   アドレスに基づいて書込／読出処理を行わせる制御手段
   と、を備えたことを特徴とするデータ転送制御装置。
2. 【請求項２】 各ＦＩＦＯブロックの拡張が行われると
   きには、書込開始側または書込終了側のいずれか一方の
   アドレスが変更されることを特徴とする請求項１に記載
   のデータ転送制御装置。
3. 【請求項３】 データ転送元とデータ転送先との間に介
   在し、転送データをメモリに書き込む処理と、メモリか
   らデータを読み出す処理を行うデータ転送制御装置にお
   いて、 一つのメモリを複数のＦＩＦＯブロックとして機能させ
   るために各ＦＩＦＯブロックについての初期値としての
   書込開始アドレス及び書込終了アドレスを保持する初期
   値保持レジスタと、各ＦＩＦＯブロックごとに設けら
   れ、書込と読出に対応してカウントされるカウンタと、
   各ＦＩＦＯブロックがエンプティか否かを判断する判断
   手段と、書き込むべき転送データのサイズを検出するサ
   イズ検出手段と、或るＦＩＦＯブロックに対して書込要
   求が発生し、転送データのサイズが当該ＦＩＦＯブロッ
   クの初期割当サイズより大きい場合で、当該ＦＩＦＯブ
   ロックのアドレス下位側又は上位側の他のＦＩＦＯブロ
   ックがエンプティのときには当該エンプティのＦＩＦＯ
   ブロックを使用して書込／読出処理を行わせる制御手段
   と、を備えたことを特徴とするデータ転送制御装置。
4. 【請求項４】 各ＦＩＦＯブロックにおける使用不許可
   領域を外部から設定するための手段を備え、エンプティ
   である他のＦＩＦＯブロックであるとして使用される際
   には、前記使用不許可領域以外の領域が用いられ、当該
   使用不許可領域はそのＦＩＦＯブロックとしての使用が
   確保されるように構成されていることを特徴とする請求
   項１乃至請求項３のいずれかに記載のデータ転送制御装
   置。
5. 【請求項５】 転送データのサイズが当該ＦＩＦＯブロ
   ックの初期割当サイズより大きい場合で、当該ＦＩＦＯ
   ブロックのアドレス下位側又は上位側の他のＦＩＦＯブ
   ロックの使用も行えない場合に、データの受け取り不可
   能を示す情報をデータ転送元に転送する制御手段を備え
   たことを特徴とする請求項３又は請求項４に記載のデー
   タ転送制御装置。
6. 【請求項６】 複数のＦＩＦＯブロックのうち、幾つか
   がデータ転送元から送られてくるデータを保持する受信
   用に、他の幾つかがデータ転送元に送信するデータを保
   持する送信用に適宜用いられるように構成されていると
   ともに、前記送信用のＦＩＦＯブロックについてのエン
   プティを示す信号をマスクする手段を備えたことを特徴
   とする請求項１乃至請求項５のいずれかに記載のデータ
   転送制御装置。