JP2773198B2 - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JP2773198B2 JP2773198B2 JP1070005A JP7000589A JP2773198B2 JP 2773198 B2 JP2773198 B2 JP 2773198B2 JP 1070005 A JP1070005 A JP 1070005A JP 7000589 A JP7000589 A JP 7000589A JP 2773198 B2 JP2773198 B2 JP 2773198B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- buffers
- variable
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、可変長データを扱うデータ転送装置に利用
する。特に、バッファ制御手段に関する。
する。特に、バッファ制御手段に関する。
本発明は、上位と下位とのデータ転送速度の差を吸収
するバッファを有し、可変長データを受信するデータ転
送装置において、 最大長のデータを格納できるメインバッファとこのメ
インバッファにいったん格納されたデータを複数に分割
したサブバッファに移送することにより、 バッファ容量を有効に利用することができるようにし
たものである。
するバッファを有し、可変長データを受信するデータ転
送装置において、 最大長のデータを格納できるメインバッファとこのメ
インバッファにいったん格納されたデータを複数に分割
したサブバッファに移送することにより、 バッファ容量を有効に利用することができるようにし
たものである。
従来、この種のデータ転送装置は、可変長データのう
ちの最大長のデータを格納できる容量のバッファを装置
の上位および下位のデータ転送速度に応じて要求される
個数分を備えていた。
ちの最大長のデータを格納できる容量のバッファを装置
の上位および下位のデータ転送速度に応じて要求される
個数分を備えていた。
このような従来例装置は、最大長のデータを格納でき
る大きさの多数のバッファを備えるので、装置の上位と
下位とのデータ転送速度に大きな差がある場合に、バッ
ファの総数が膨大になる欠点がある。また、データが可
変長であるので、バッファの一部分が使用されない状態
が生じ、ハードウェア資源が有効に活用できない欠点が
ある。
る大きさの多数のバッファを備えるので、装置の上位と
下位とのデータ転送速度に大きな差がある場合に、バッ
ファの総数が膨大になる欠点がある。また、データが可
変長であるので、バッファの一部分が使用されない状態
が生じ、ハードウェア資源が有効に活用できない欠点が
ある。
本発明はこのような欠点を除去するもので、バッファ
容量を有効に利用できるデータ転送装置を提供すること
を目的とする。
容量を有効に利用できるデータ転送装置を提供すること
を目的とする。
本発明は、可変長データが到来する受信部と、この受
信部に到来した可変長データを一時記憶するバッファ
と、このバッファに一時記憶された可変長データを上記
受信部に到来した可変長データの転送速度と異なる転送
速度で送出する送信部とを備えたデータ転送装置におい
て、上記バッファは、複数のメインバッファと、自装置
に滞留する可変長データの総データ長の最大長に相当の
データを一時記憶する記憶容量以上の記憶容量を複数に
分割した記憶容量を有する複数のサブバッファとで構成
され、上記メインバッファのひとつに一時記憶された可
変長データを、そのデータ長によることなく、その可変
長データをこの可変長データを一時記憶するのに相応の
数の空きのサブバッファに移送し、この移送中に上記受
信部に到来する可変長データをそのメインバッファとは
別のメインバッファに一時記憶させる制御部を備えたこ
とを特徴とする。
信部に到来した可変長データを一時記憶するバッファ
と、このバッファに一時記憶された可変長データを上記
受信部に到来した可変長データの転送速度と異なる転送
速度で送出する送信部とを備えたデータ転送装置におい
て、上記バッファは、複数のメインバッファと、自装置
に滞留する可変長データの総データ長の最大長に相当の
データを一時記憶する記憶容量以上の記憶容量を複数に
分割した記憶容量を有する複数のサブバッファとで構成
され、上記メインバッファのひとつに一時記憶された可
変長データを、そのデータ長によることなく、その可変
長データをこの可変長データを一時記憶するのに相応の
数の空きのサブバッファに移送し、この移送中に上記受
信部に到来する可変長データをそのメインバッファとは
別のメインバッファに一時記憶させる制御部を備えたこ
とを特徴とする。
最大長のデータを格納できる大きさのメインバッファ
を整数個に分割した大きさを持つサブバッファの空きを
見つけ、メインバッファのデータをこのサブバッファへ
移送する。この間に到来するデータは他のメインバッフ
ァに一時記憶する。
を整数個に分割した大きさを持つサブバッファの空きを
見つけ、メインバッファのデータをこのサブバッファへ
移送する。この間に到来するデータは他のメインバッフ
ァに一時記憶する。
以下、本発明の一実施例を図面に基づき説明する。第
１図は、この実施例の構成を示すブロック構成図であ
る。
１図は、この実施例の構成を示すブロック構成図であ
る。
この実施例は、第１図に示すように、制御部21と、受
信部22と、送信部23と、メインバッファ１および２と、
サブバッファ３ないし18とを備える。すなわち、この実
施例は、可変長データが到来する受信部22と、この受信
部に到来した可変長データを一時記憶するバッファと、
このバッファに一時記憶された可変長データを上記受信
部に到来した可変長データの転送速度と異なる転送速度
で送出する送信部23とを備え、さらに、本発明の特徴と
する手段として、上記バッファは、複数のメインバッフ
ァ１および２と、自装置に滞留する可変長データの総デ
ータ長の最大長に相当のデータを一時記憶する記憶容量
以上の記憶容量を複数に分割した記憶容量を有する複数
のサブバッファ３ないし18とで構成され、メインバッフ
ァ１および２のひとつに一時記憶された可変長データを
この可変長データを一時記憶するのに相応の数の空きの
サブバッファに移送し、この移送中に受信部22に到来す
る可変長データをそのメインバッファとは別のメインバ
ッファに一時記憶させる制御部21を備える。
信部22と、送信部23と、メインバッファ１および２と、
サブバッファ３ないし18とを備える。すなわち、この実
施例は、可変長データが到来する受信部22と、この受信
部に到来した可変長データを一時記憶するバッファと、
このバッファに一時記憶された可変長データを上記受信
部に到来した可変長データの転送速度と異なる転送速度
で送出する送信部23とを備え、さらに、本発明の特徴と
する手段として、上記バッファは、複数のメインバッフ
ァ１および２と、自装置に滞留する可変長データの総デ
ータ長の最大長に相当のデータを一時記憶する記憶容量
以上の記憶容量を複数に分割した記憶容量を有する複数
のサブバッファ３ないし18とで構成され、メインバッフ
ァ１および２のひとつに一時記憶された可変長データを
この可変長データを一時記憶するのに相応の数の空きの
サブバッファに移送し、この移送中に受信部22に到来す
る可変長データをそのメインバッファとは別のメインバ
ッファに一時記憶させる制御部21を備える。
次に、この実施例の動作を第１図に基づき説明する。
制御部21はデータの受信送信およびメインバッファ１お
よび２からサブバッファ３ないし18へのデータ移送を制
御する。受信部22で受信したデータはまず、メインバッ
ファ１に格納される。次に、制御部21は空いているサブ
バッファを検索し、メインバッファ１のデータを空いて
いるサブバッファに移送する。このときにデータ長が１
つのサブバッファの容量より小さければサブバッファの
うちの１つを、また大きければ２つ以上のデータ長に合
わせた個数のサブバッファが使用される。データ移送中
にさらに受信部22で受信したデータはメインバッファ２
に格納される。受信部22から見たメインバッファのビジ
ー状態をなくすために、メインバッファ１および２から
サブバッファ３ないし18へのデータの移送は最小長のデ
ータ受信に要する時間より速く行われる。メインバッフ
ァ１または２からサブバッファ３ないし18に分割して送
られた一群のデータ（例えば、パケット）が格納される
サブバッファは制御部21に記憶され、サブバッファ上で
データのチェックまたは変換、加工が行われ、送信部23
を経由して外部装置へ送られる。
制御部21はデータの受信送信およびメインバッファ１お
よび２からサブバッファ３ないし18へのデータ移送を制
御する。受信部22で受信したデータはまず、メインバッ
ファ１に格納される。次に、制御部21は空いているサブ
バッファを検索し、メインバッファ１のデータを空いて
いるサブバッファに移送する。このときにデータ長が１
つのサブバッファの容量より小さければサブバッファの
うちの１つを、また大きければ２つ以上のデータ長に合
わせた個数のサブバッファが使用される。データ移送中
にさらに受信部22で受信したデータはメインバッファ２
に格納される。受信部22から見たメインバッファのビジ
ー状態をなくすために、メインバッファ１および２から
サブバッファ３ないし18へのデータの移送は最小長のデ
ータ受信に要する時間より速く行われる。メインバッフ
ァ１または２からサブバッファ３ないし18に分割して送
られた一群のデータ（例えば、パケット）が格納される
サブバッファは制御部21に記憶され、サブバッファ上で
データのチェックまたは変換、加工が行われ、送信部23
を経由して外部装置へ送られる。
第２図はこの実施例のバッファ構成を示す構成図であ
る。第２図に示すように、受信されたデータはメインバ
ッファ１および２の一方にいったん格納される。メイン
バッファにいったん格納されたデータはそのデータ長に
応じてサブバッファ３ないし18へサブバッファの容量分
に分割されて移送される。
る。第２図に示すように、受信されたデータはメインバ
ッファ１および２の一方にいったん格納される。メイン
バッファにいったん格納されたデータはそのデータ長に
応じてサブバッファ３ないし18へサブバッファの容量分
に分割されて移送される。
メインバッファは受信データをサブバッファヘ移送し
ている間に受信したデータを保障するために２個以上設
けられる。
ている間に受信したデータを保障するために２個以上設
けられる。
また、上位伝送路と下位伝送路とのデータ転送速度差
によりデータ伝送装置内に滞在するデータの総データ長
の最大値はサブバッファの容量の総計を超えない。
によりデータ伝送装置内に滞在するデータの総データ長
の最大値はサブバッファの容量の総計を超えない。
また、メインバッファ、サブバッファは同一メモリ上
に展開されてもまたそれぞれ別個のメモリ上に展開され
てもよい。
に展開されてもまたそれぞれ別個のメモリ上に展開され
てもよい。
〔発明の効果〕 本発明は、以上説明したように、メインバッファにい
ったん格納したデータを分解してサブバッファに格納す
るので、バッファの総数を最小限にすることができ、ま
た、比較的簡単な制御でハードウェア資源を有効に利用
することができる効果がある。
ったん格納したデータを分解してサブバッファに格納す
るので、バッファの総数を最小限にすることができ、ま
た、比較的簡単な制御でハードウェア資源を有効に利用
することができる効果がある。
第１図は本発明実施例の全体を示すブロック構成図。 第２図は本発明実施例の部分を示すブロック構成図。 １、２……メインバッファ、３〜18……サブバッファ、
21……制御部、22……受信部、23……送信部。
21……制御部、22……受信部、23……送信部。
Claims (1)
- 【請求項１】可変長データが到来する受信部と、 この受信部に到来した可変長データを一時記憶するバッ
ファと、 このバッファに一時記憶された可変長データを上記受信
部に到来した可変長データの転送速度と異なる転送速度
で送出する送信部と を備えたデータ転送装置において、 上記バッファは、複数のメインバッファと、自装置に滞
留する可変長データの総データ長の最大長に相当するデ
ータを一時記憶する記憶容量以上の記憶容量を複数に分
割した記憶容量を有する複数のサブバッファとで構成さ
れ、 上記メインバッファのひとつに一時記憶された可変長デ
ータを、そのデータ長によることなく、その可変長デー
タを一時記憶するのに相応の数の空きのサブバッファに
移送し、この移送中に上記受信部に到来する可変長デー
タをそのメインバッファとは別のメインバッファに一時
記憶させる制御部を備えた ことを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070005A JP2773198B2 (ja) | 1989-03-22 | 1989-03-22 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070005A JP2773198B2 (ja) | 1989-03-22 | 1989-03-22 | データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02249024A JPH02249024A (ja) | 1990-10-04 |
| JP2773198B2 true JP2773198B2 (ja) | 1998-07-09 |
Family
ID=13419057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070005A Expired - Lifetime JP2773198B2 (ja) | 1989-03-22 | 1989-03-22 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773198B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113224A (en) * | 1978-02-24 | 1979-09-04 | Japanese National Railways<Jnr> | Receiving buffer control system |
| JPS6033627A (ja) * | 1983-08-05 | 1985-02-21 | Hitachi Ltd | バツフア制御方法 |
-
1989
- 1989-03-22 JP JP1070005A patent/JP2773198B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02249024A (ja) | 1990-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU767085B2 (en) | Optimizing the transfer of data packets between LANs | |
| US7450583B2 (en) | Device to receive, buffer, and transmit packets of data in a packet switching network | |
| US5151895A (en) | Terminal server architecture | |
| US4916692A (en) | TDM bus controller | |
| EP0195589B1 (en) | Switching system for transmission of data | |
| US5590304A (en) | Circuits, systems and methods for preventing queue overflow in data processing systems | |
| US7782849B2 (en) | Data switch and switch fabric | |
| US5574885A (en) | Modular buffer memory with separately controllable logical output queues for use in packet switched networks | |
| US6941391B2 (en) | Fencepost descriptor caching mechanism and method therefor | |
| IL125515A (en) | Burst descriptors | |
| JP2773198B2 (ja) | データ転送装置 | |
| JPS58105344A (ja) | バツフアメモリ管理方式 | |
| JPH01180156A (ja) | パケットスイッチング回路 | |
| CA1270574A (en) | Method for operating a memory apparatus serving as a clock interface and an apparatus for carrying out the method | |
| EP0299264A2 (en) | A byte queing/dequeuing apparatus for handling variable-length data words/instructions in a single clock cycle | |
| JPH02268046A (ja) | パケット多重化装置 | |
| JPH02230345A (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JPH031633A (ja) | パケットスイッチング回路の送受信バッファ管理方式 | |
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPH0635865A (ja) | 並列処理システム | |
| JPH0311142B2 (ja) | ||
| JPS61279969A (ja) | デ−タバツフア管理方式 | |
| JPH0766356B2 (ja) | チャネル装置 | |
| JPH03278643A (ja) | パケット交換装置 | |
| JPH0523096B2 (ja) |