JPH0146892B2 - - Google Patents
Info
- Publication number
- JPH0146892B2 JPH0146892B2 JP55090652A JP9065280A JPH0146892B2 JP H0146892 B2 JPH0146892 B2 JP H0146892B2 JP 55090652 A JP55090652 A JP 55090652A JP 9065280 A JP9065280 A JP 9065280A JP H0146892 B2 JPH0146892 B2 JP H0146892B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- data transfer
- direct memory
- access control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 11
- 238000013500 data storage Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は、処理装置が使用するバツフアメモリ
と端末装置間のデータ伝送を行うためのダイレク
トメモリアクセス制御回路および、伝送データ単
位長が異なる２つの端末装置間で、データバツフ
アメモリを介してデータを高速に伝送しうるデー
タ処理システムに関する。
と端末装置間のデータ伝送を行うためのダイレク
トメモリアクセス制御回路および、伝送データ単
位長が異なる２つの端末装置間で、データバツフ
アメモリを介してデータを高速に伝送しうるデー
タ処理システムに関する。
従来、端末装置とデータバツフアメモリとの間
のデータ伝送を高速に行う手段として、ダイレク
トメモリアクセス制御回路（DMA回路）が知ら
れている。第１図に示すように、端末３０Ａ，３
０Ｂは、それぞれDMA回路４０Ａ，４０Ｂを介
して処理装置５０、バツフアメモリ６０に接続さ
れる。端末３０Ａから、端末３０Ｂにデータを伝
送する場合、DMA回路４０Ａは、端末３０Ａか
らデータを１ワードずつ、バツフアメモリ６０に
転送する。この転送されるデータは、メモリ６０
内の所定のバツフアエリアに、その先頭アドレス
位置から順次ストアされる。そのデータの総量
は、そのエリアの大きさをこえない範囲で、か
つ、端末３０Ａによりきまるセクタ長の整数倍の
ワード数に等しく選ばれる。このデータの格納が
終了すると、DMA回路４０Ｂが、このバツフア
メモリ６０から１ワードずつデータを読出し、端
末３０Ｂに送られる。DMA回路４０Ｂによるバ
ツフアメモリ６０から端末３０Ｂへのデータの伝
送は、１ワードずつ行なわれ、端末３０Ａからす
でにバツフアメモリ６０に伝送されたデータ量を
こえない範囲でかつ、端末３０Ｂにより決まるセ
クタ長の整数培のワード数まで行なわれる。この
DMA回路４０Ｂによるデータ伝送が終了する
と、DMA回路４０Ａが再び、端末３０Ａからバ
ツフアメモリ６０へ次のデータを伝送する。この
際、端末３０Ａ，３０Ｂに対するセクタ長が同じ
であれば、端末Ａからバツフアメモリ６０へ送ら
れたデータがすべて、バツフアメモリ６０から端
末Ｂへ送られる。従つて、次のデータを、バツフ
アメモリ６０の所定のバツフアエリアの先頭アド
レスから順次１ワードずつ格納すればよい。以
下、同じことを繰り返すことにより、端末３０Ａ
から端末３０Ｂへ、バツフアメモリ６０を介して
データの伝送を繰り返し行うことができる。
のデータ伝送を高速に行う手段として、ダイレク
トメモリアクセス制御回路（DMA回路）が知ら
れている。第１図に示すように、端末３０Ａ，３
０Ｂは、それぞれDMA回路４０Ａ，４０Ｂを介
して処理装置５０、バツフアメモリ６０に接続さ
れる。端末３０Ａから、端末３０Ｂにデータを伝
送する場合、DMA回路４０Ａは、端末３０Ａか
らデータを１ワードずつ、バツフアメモリ６０に
転送する。この転送されるデータは、メモリ６０
内の所定のバツフアエリアに、その先頭アドレス
位置から順次ストアされる。そのデータの総量
は、そのエリアの大きさをこえない範囲で、か
つ、端末３０Ａによりきまるセクタ長の整数倍の
ワード数に等しく選ばれる。このデータの格納が
終了すると、DMA回路４０Ｂが、このバツフア
メモリ６０から１ワードずつデータを読出し、端
末３０Ｂに送られる。DMA回路４０Ｂによるバ
ツフアメモリ６０から端末３０Ｂへのデータの伝
送は、１ワードずつ行なわれ、端末３０Ａからす
でにバツフアメモリ６０に伝送されたデータ量を
こえない範囲でかつ、端末３０Ｂにより決まるセ
クタ長の整数培のワード数まで行なわれる。この
DMA回路４０Ｂによるデータ伝送が終了する
と、DMA回路４０Ａが再び、端末３０Ａからバ
ツフアメモリ６０へ次のデータを伝送する。この
際、端末３０Ａ，３０Ｂに対するセクタ長が同じ
であれば、端末Ａからバツフアメモリ６０へ送ら
れたデータがすべて、バツフアメモリ６０から端
末Ｂへ送られる。従つて、次のデータを、バツフ
アメモリ６０の所定のバツフアエリアの先頭アド
レスから順次１ワードずつ格納すればよい。以
下、同じことを繰り返すことにより、端末３０Ａ
から端末３０Ｂへ、バツフアメモリ６０を介して
データの伝送を繰り返し行うことができる。
しかし、端末３０Ａと３０Ｂに対するセクタ長
が異なる場合、従来のDMA回路では、端末３０
Ａからバツフアメモリ６０へ伝送されたデータ
を、すべて、端末３０Ｂに転送することができな
い。このため、バツフアメモリ６０には、未転送
のデータが存在する。そのため、バツフアメモリ
６０から端末３０Ｂへのデータの転送後、新た
に、次のデータを端末３０Ａからバツフアメモリ
６０へ転送する場合、あらかじめ、処理装置５０
によりこの残存する未転送データを、バツフアメ
モリ６０内の所定のバツフアエリアの先頭アドレ
スから初まるエリアに移動させておき、しかる後
に、この移動後の未転送データの次に位置するよ
うに、端末３０Ａから新たなデータを伝送する必
要がある。このように従来技術によれば、バツフ
アエリアの容量をこえて多量のデータを端末間で
伝送する場合、バツフアエリア上で未転送データ
を移動させる処理を処理装置５０が行なわねばな
らない。このため、データの転送速度が低下する
という問題がある。
が異なる場合、従来のDMA回路では、端末３０
Ａからバツフアメモリ６０へ伝送されたデータ
を、すべて、端末３０Ｂに転送することができな
い。このため、バツフアメモリ６０には、未転送
のデータが存在する。そのため、バツフアメモリ
６０から端末３０Ｂへのデータの転送後、新た
に、次のデータを端末３０Ａからバツフアメモリ
６０へ転送する場合、あらかじめ、処理装置５０
によりこの残存する未転送データを、バツフアメ
モリ６０内の所定のバツフアエリアの先頭アドレ
スから初まるエリアに移動させておき、しかる後
に、この移動後の未転送データの次に位置するよ
うに、端末３０Ａから新たなデータを伝送する必
要がある。このように従来技術によれば、バツフ
アエリアの容量をこえて多量のデータを端末間で
伝送する場合、バツフアエリア上で未転送データ
を移動させる処理を処理装置５０が行なわねばな
らない。このため、データの転送速度が低下する
という問題がある。
本発明は、バツフアエリアの容量をこえるデー
タを、端末間で高速に伝送可能ならしめるため
に、バツフアエリアの先頭アドレスと末尾アドレ
スの間にある転送開始から、末尾アドレスまでに
あるデータをアクセスした後、引き続いて、この
末尾アドレスから、先頭アドレスと転送開始アド
レスの間にある転送終了アドレスまでにあるデー
タを転送しうるDMA回路を提供することにあ
る。
タを、端末間で高速に伝送可能ならしめるため
に、バツフアエリアの先頭アドレスと末尾アドレ
スの間にある転送開始から、末尾アドレスまでに
あるデータをアクセスした後、引き続いて、この
末尾アドレスから、先頭アドレスと転送開始アド
レスの間にある転送終了アドレスまでにあるデー
タを転送しうるDMA回路を提供することにあ
る。
以下、実施例により本発明を説明する。
第２図は、第１図に用いる端末３０Ａと、処理
装置５０と、これらを接続するDMA回路４０Ａ
を示す。DMA回路４０Ｂも第２図のDMA回路
４０Ａと同じ回路からなるため、その回路図は図
示しない。DMA回路４０Ｂは、DMA回路４０
Ａと処理装置５０、メモリ６０とを結ぶ信号線
（データバスDB、アドレスバスAB等）に、
DMA回路４０Ａと同じように接続されている。
以下では、DMA回路４０Ｂ内の回路部分を引用
するときには、第２図のDMA回路４０Ａの対応
する回路部分に付した引用記号の末尾のＡをＢに
かえたものを用いることによる。第２図に示す
DMA回路４０Ａの内、点線で囲つた部分が、本
発明により新たに追加された部分で、それ以外
は、従来のDMA回路と同じである。
装置５０と、これらを接続するDMA回路４０Ａ
を示す。DMA回路４０Ｂも第２図のDMA回路
４０Ａと同じ回路からなるため、その回路図は図
示しない。DMA回路４０Ｂは、DMA回路４０
Ａと処理装置５０、メモリ６０とを結ぶ信号線
（データバスDB、アドレスバスAB等）に、
DMA回路４０Ａと同じように接続されている。
以下では、DMA回路４０Ｂ内の回路部分を引用
するときには、第２図のDMA回路４０Ａの対応
する回路部分に付した引用記号の末尾のＡをＢに
かえたものを用いることによる。第２図に示す
DMA回路４０Ａの内、点線で囲つた部分が、本
発明により新たに追加された部分で、それ以外
は、従来のDMA回路と同じである。
処理装置５０は、端末３０Ａとの間でDMA転
送を開始するにあたり、端末３０Ａを指定する装
置番号DVNを装置番号デコーダ１３Ａに送る。
装置番号デコーダ１３Ａは、DVNを解読し、本
装置が指定された場合にのみ命令デコーダ１０Ａ
が機能するように、これを制御する。また、その
DMA転送における先頭アドレスTOP、末尾アド
レスBTM、転送開始アドレスBGM、転送ワー
ド数Ｗを、それぞれ、アドレスレジスタ１Ａ，２
Ａ、アドレスカウンタ４Ａ、ワードカウンタ５Ａ
にセツトする。これは、処理装置５０が、TOP、
BTM、BGN、Ｗの値を逐次、データバス上に乗
せ、各レジスタへのセツトに対応した所定の命令
を命令デコーダ１０Ａに送ることによつて実行さ
れる。また、データ転送には、READモード
（バツフアメモリ６０への書込）とWRITEモー
ド（バツフアメモリ６０からの読出）の２モード
があるが、バツフアメモリ６０に対する書込／読
出の選択指示（モード選択：MS）は処理装置５
０がバツフアメモリ６０に与える。
送を開始するにあたり、端末３０Ａを指定する装
置番号DVNを装置番号デコーダ１３Ａに送る。
装置番号デコーダ１３Ａは、DVNを解読し、本
装置が指定された場合にのみ命令デコーダ１０Ａ
が機能するように、これを制御する。また、その
DMA転送における先頭アドレスTOP、末尾アド
レスBTM、転送開始アドレスBGM、転送ワー
ド数Ｗを、それぞれ、アドレスレジスタ１Ａ，２
Ａ、アドレスカウンタ４Ａ、ワードカウンタ５Ａ
にセツトする。これは、処理装置５０が、TOP、
BTM、BGN、Ｗの値を逐次、データバス上に乗
せ、各レジスタへのセツトに対応した所定の命令
を命令デコーダ１０Ａに送ることによつて実行さ
れる。また、データ転送には、READモード
（バツフアメモリ６０への書込）とWRITEモー
ド（バツフアメモリ６０からの読出）の２モード
があるが、バツフアメモリ６０に対する書込／読
出の選択指示（モード選択：MS）は処理装置５
０がバツフアメモリ６０に与える。
DMA転送の開始命令が処理装置５０から送ら
れると、命令デコーダ１０Ａはこれを解読して、
要求信号発生部９Ａを起動する。要求信号発生部
９Ａは、処理装置５０から与えられるタイミング
信号TIMに応答して適当なタイミングで転送要
求信号REQを処理装置５０に送り、また、デー
タ転送の同期信号CLKを端末３０Ａに送る。
REQ，CLK信号は、DMA転送の開始以降１ワー
ドの転送ごとに、要求信号発生部９Ａから送出さ
れる。
れると、命令デコーダ１０Ａはこれを解読して、
要求信号発生部９Ａを起動する。要求信号発生部
９Ａは、処理装置５０から与えられるタイミング
信号TIMに応答して適当なタイミングで転送要
求信号REQを処理装置５０に送り、また、デー
タ転送の同期信号CLKを端末３０Ａに送る。
REQ，CLK信号は、DMA転送の開始以降１ワー
ドの転送ごとに、要求信号発生部９Ａから送出さ
れる。
端末３０Ａからデータレジスタ６Ａに１ワード
の送るべきデータがセツトされる。このデータ
は、データバスDBを介してバツフアメモリ６０
に送られ、アドレスカウンタ４Ａからアドレスバ
スABを介して与えられるアドレス位置にストア
される。１ワードの転送ごとに、ワードカウンタ
５Ａがカウントダウンされ、アドレスカウンタ４
Ａがカウントアツプされる。本発明では特徴的な
のは、アドレスカウンタ４Ａの値とアドレスレジ
スタ２Ａ内のアドレスBTMが比較回路３Ａによ
り比較され、これらが一致したときには、アドレ
スレジスタ１Ａ内のアドレスTOPが、アドレス
カウンタ４Ａにセツトされ、その後のデータ転送
は、この新しいアドレスカウンタ４Ａの内容をも
とに、継続される点にある。こうして、バツフア
メモリ６０の末尾アドレスのデータに続いて、先
頭アドレスのデータを転送することができる。端
末３０Ａから端末３０Ｂへのデータ転送のための
装置動作を第３図、第４図を参照して説明する。
の送るべきデータがセツトされる。このデータ
は、データバスDBを介してバツフアメモリ６０
に送られ、アドレスカウンタ４Ａからアドレスバ
スABを介して与えられるアドレス位置にストア
される。１ワードの転送ごとに、ワードカウンタ
５Ａがカウントダウンされ、アドレスカウンタ４
Ａがカウントアツプされる。本発明では特徴的な
のは、アドレスカウンタ４Ａの値とアドレスレジ
スタ２Ａ内のアドレスBTMが比較回路３Ａによ
り比較され、これらが一致したときには、アドレ
スレジスタ１Ａ内のアドレスTOPが、アドレス
カウンタ４Ａにセツトされ、その後のデータ転送
は、この新しいアドレスカウンタ４Ａの内容をも
とに、継続される点にある。こうして、バツフア
メモリ６０の末尾アドレスのデータに続いて、先
頭アドレスのデータを転送することができる。端
末３０Ａから端末３０Ｂへのデータ転送のための
装置動作を第３図、第４図を参照して説明する。
今、バツフアエリアは先頭アドレスTOPが
1000番地であり、末尾アドレスBTMが2023番地
である、1024ワードの大きさをもつものとする。
また、端末３０Ａと端末３０Ｂのセクタ長を、そ
れぞれ、256ワード、100ワードとする。つまり、
端末３０Ａと処理装置５０の間のデータ転送は、
256ワードの整数倍を単位として行なわれ、端末
３０Ｂと処理装置の間のデータ転送は、100ワー
ドの整数倍を単位として行なわれる。
1000番地であり、末尾アドレスBTMが2023番地
である、1024ワードの大きさをもつものとする。
また、端末３０Ａと端末３０Ｂのセクタ長を、そ
れぞれ、256ワード、100ワードとする。つまり、
端末３０Ａと処理装置５０の間のデータ転送は、
256ワードの整数倍を単位として行なわれ、端末
３０Ｂと処理装置の間のデータ転送は、100ワー
ドの整数倍を単位として行なわれる。
(1) 初期状態として、バツフアエリアの全内容は
クリアされる。これに、まず、端末３０Ａから
のデータを取込む。バツフアエリアの大きさ
1024ワードは端末３０Ａのセクタ長256ワード
の整数倍となつているので、1024ワードのデー
タを、端末３０Ａからバツフアエリアの1000番
地から2023番地に取込む。このために、処理装
置５０は、DMA回路４０Ａに対して、次の処
理をする。すなわち、処理装置５０は、所定の
装置番号DVNを装置番号デコーダ１３Ａに送
るとともに、転送開始アドレスBGN＝1000、
転送ワード数Ｗ＝1024、バツフアエリアの先頭
アドレスTOP＝1000、末尾アドレスBTM＝
2023をデータバスに送出し、命令デコーダの制
御下で、これらのデータをそれぞれ、アドレス
カウンタ４Ａ、ワードカウンタ５Ａ、アドレス
レジスタ１Ａ、アドレスレジスタ２Ａにセツト
する。
クリアされる。これに、まず、端末３０Ａから
のデータを取込む。バツフアエリアの大きさ
1024ワードは端末３０Ａのセクタ長256ワード
の整数倍となつているので、1024ワードのデー
タを、端末３０Ａからバツフアエリアの1000番
地から2023番地に取込む。このために、処理装
置５０は、DMA回路４０Ａに対して、次の処
理をする。すなわち、処理装置５０は、所定の
装置番号DVNを装置番号デコーダ１３Ａに送
るとともに、転送開始アドレスBGN＝1000、
転送ワード数Ｗ＝1024、バツフアエリアの先頭
アドレスTOP＝1000、末尾アドレスBTM＝
2023をデータバスに送出し、命令デコーダの制
御下で、これらのデータをそれぞれ、アドレス
カウンタ４Ａ、ワードカウンタ５Ａ、アドレス
レジスタ１Ａ、アドレスレジスタ２Ａにセツト
する。
これらのデータのセツトが完了すると、処理
装置５０は、DMA転送の開始命令をDMA回
路４０へ発行する。これによつて、端末３０Ａ
と処理装置５０の間のデータ転送が、データレ
ジスタ６Ａ（１ワードのバツフア）を経由して、
１ワードずつ実行される。すなわち、この転送
開始命令に応答して、端末３０からデータが、
要求信号発生部９Ａからの同期信号CLKに同
期して１ワードずつ、データレジスタ６Ａにス
トアされる。データレジスタ６Ａに１ワードの
データがセツトされた後にアドレスカウンタ４
Ａの内容が読出され、アドレスバスを経由して
処理装置５０に送出され、次に、処理装置５０
内のバツフアエリア上の上記アドレス該当部分
にデータレジスタ６から読出された１ワードの
データがストアされる。上記のアドレスカウン
タ４Ａとデータレジスタ６Ａのデータの読出し
は、処理装置５０からの信号ARとDRに同期
してそれぞれ行なわれる。処理装置５０は、信
号REQに応答してまずARを出力し、次に一定
時間後に信号DRを出力する。その後、要求信
号発生部は、クロツク信号TIMに応答して、
要求信号REQを送出する。一方、端末３０Ａ
は、１ワードのデータをデータレジスタ６Ａ
に、要求信号発生部９Ａからの同期信号CLK
に応答してストアする。処理装置５０は、２回
目以降の信号REQの受信時にも同様に信号
AR，DRを出力して、データレジスタ６Ａ内
のデータをバツフアメモリ６０にストアさせ
る。
装置５０は、DMA転送の開始命令をDMA回
路４０へ発行する。これによつて、端末３０Ａ
と処理装置５０の間のデータ転送が、データレ
ジスタ６Ａ（１ワードのバツフア）を経由して、
１ワードずつ実行される。すなわち、この転送
開始命令に応答して、端末３０からデータが、
要求信号発生部９Ａからの同期信号CLKに同
期して１ワードずつ、データレジスタ６Ａにス
トアされる。データレジスタ６Ａに１ワードの
データがセツトされた後にアドレスカウンタ４
Ａの内容が読出され、アドレスバスを経由して
処理装置５０に送出され、次に、処理装置５０
内のバツフアエリア上の上記アドレス該当部分
にデータレジスタ６から読出された１ワードの
データがストアされる。上記のアドレスカウン
タ４Ａとデータレジスタ６Ａのデータの読出し
は、処理装置５０からの信号ARとDRに同期
してそれぞれ行なわれる。処理装置５０は、信
号REQに応答してまずARを出力し、次に一定
時間後に信号DRを出力する。その後、要求信
号発生部は、クロツク信号TIMに応答して、
要求信号REQを送出する。一方、端末３０Ａ
は、１ワードのデータをデータレジスタ６Ａ
に、要求信号発生部９Ａからの同期信号CLK
に応答してストアする。処理装置５０は、２回
目以降の信号REQの受信時にも同様に信号
AR，DRを出力して、データレジスタ６Ａ内
のデータをバツフアメモリ６０にストアさせ
る。
この１ワード転送の度に、アドレスカウンタ
４Ａの内容が信号ARによつて、１だけインク
レメントされ、ワードカウンタ５Ａの内容が信
号DRによつて、１だけデイクレメントされ
る。
４Ａの内容が信号ARによつて、１だけインク
レメントされ、ワードカウンタ５Ａの内容が信
号DRによつて、１だけデイクレメントされ
る。
ワードカウンタ５Ａの内容がゼロになつた
時、所定のＷワードのデータ転送が完了したこ
とになる。この時、処理装置５０に対し、カウ
ンタ５Ａから割込信号INTが送出され、Ｗワ
ードのデータ転送の完了を処理装置５０が知
る。また、この時、ワードカウンタ５Ａの内容
がゼロになつたことを示すエンプテイ信号
EMPを、ワードカウンタ５Ａが送出し、これ
によつて、要求信号発生部９ＡはCLK，REQ
の送出を停止する。
時、所定のＷワードのデータ転送が完了したこ
とになる。この時、処理装置５０に対し、カウ
ンタ５Ａから割込信号INTが送出され、Ｗワ
ードのデータ転送の完了を処理装置５０が知
る。また、この時、ワードカウンタ５Ａの内容
がゼロになつたことを示すエンプテイ信号
EMPを、ワードカウンタ５Ａが送出し、これ
によつて、要求信号発生部９ＡはCLK，REQ
の送出を停止する。
こうして、第３図ａの斜線部に示すごとく、
バツフアエリアのアドレス1000から2023の領域
に、1024ワードがストアされる。
バツフアエリアのアドレス1000から2023の領域
に、1024ワードがストアされる。
(2) 処理装置５０は、ワードカウンタ５Ａからの
割込み信号に応答して、DMA回路４０Ｂへ、
データを転送する処理を行う。処理装置５０
は、バツフアエリア６０内のアドレス1000から
2023までに1024ワードストアしていることおよ
び端末３０Ｂのセクタ長が100であることから、
DMA回路４０Ｂに対する転送開始アドレス
BGN＝1000、転送ワード数Ｗ＝1000を決定す
る。このとき、併せて、転送終了アドレス
END＝1999であることを決定する。
割込み信号に応答して、DMA回路４０Ｂへ、
データを転送する処理を行う。処理装置５０
は、バツフアエリア６０内のアドレス1000から
2023までに1024ワードストアしていることおよ
び端末３０Ｂのセクタ長が100であることから、
DMA回路４０Ｂに対する転送開始アドレス
BGN＝1000、転送ワード数Ｗ＝1000を決定す
る。このとき、併せて、転送終了アドレス
END＝1999であることを決定する。
処理装置５０は、DMA回路４０Ｂに対し
て、次の処理をする。DMA回路４０Ｂに対し
て、データバスを介して、転送開始アドレス
BGN＝1000、転送ワード数Ｗ＝1000とともに、
バツフアエリア６０の先頭アドレスTOP＝
1000、末尾アドレスBTM＝2023を送出し、端
末３０Ｂを指定する装置番号DVNとデータセ
ツト命令をそれぞれ装置番号デコーダ１３Ｂと
命令デコーダ１０Ｂに送出し、これらのデータ
をそれぞれ、アドレスカウンタ４Ａ、ワードカ
ウンタ５Ａ、アドレスカウンタ１Ａ、アドレス
レジスタ２Ａにストアする。
て、次の処理をする。DMA回路４０Ｂに対し
て、データバスを介して、転送開始アドレス
BGN＝1000、転送ワード数Ｗ＝1000とともに、
バツフアエリア６０の先頭アドレスTOP＝
1000、末尾アドレスBTM＝2023を送出し、端
末３０Ｂを指定する装置番号DVNとデータセ
ツト命令をそれぞれ装置番号デコーダ１３Ｂと
命令デコーダ１０Ｂに送出し、これらのデータ
をそれぞれ、アドレスカウンタ４Ａ、ワードカ
ウンタ５Ａ、アドレスカウンタ１Ａ、アドレス
レジスタ２Ａにストアする。
その後、処理装置５０は、転送開始命令を
DMA回路４０Ｂに送出する。DMA回路４０
Ｂは、既に説明した原理に従つて、その要求信
号発生部９Ｂから転送要求信号REQを送出す
るが、処理装置５０は、このREQに対応した
アドレス読出し信号ARおよびデータ書込みの
信号DWをそれぞれアドレスカウンタ４Ｂ、デ
ータカウンタ６Ｂおよびワードカウンタ５Ｂに
送出する。こうして、アドレスカウンタ４Ｂか
ら出力されるアドレス1000により指定される１
ワードのデータがバツフアエリア６０から読出
され、データバスを介してデータレジスタ６Ｂ
にストアされる。このデータは、同期信号
CLKに応答して端末３０Ｂに送られる。その
後、アドレスカウンタ４Ｂは、信号ARに応答
して１だけインクリメントされ、ワードカウン
タ５Ｂが信号DWに応答して１だけデイクリメ
ントされ、その後１ワードずつのデータ転送が
繰り返され、またワードカウンタ５Ｂの値が０
になつたときに、ワードカウンタ５Ｂから割込
み信号INTが処理装置に入力されるのはDMA
回路４０Ａの場合と同じである。
DMA回路４０Ｂに送出する。DMA回路４０
Ｂは、既に説明した原理に従つて、その要求信
号発生部９Ｂから転送要求信号REQを送出す
るが、処理装置５０は、このREQに対応した
アドレス読出し信号ARおよびデータ書込みの
信号DWをそれぞれアドレスカウンタ４Ｂ、デ
ータカウンタ６Ｂおよびワードカウンタ５Ｂに
送出する。こうして、アドレスカウンタ４Ｂか
ら出力されるアドレス1000により指定される１
ワードのデータがバツフアエリア６０から読出
され、データバスを介してデータレジスタ６Ｂ
にストアされる。このデータは、同期信号
CLKに応答して端末３０Ｂに送られる。その
後、アドレスカウンタ４Ｂは、信号ARに応答
して１だけインクリメントされ、ワードカウン
タ５Ｂが信号DWに応答して１だけデイクリメ
ントされ、その後１ワードずつのデータ転送が
繰り返され、またワードカウンタ５Ｂの値が０
になつたときに、ワードカウンタ５Ｂから割込
み信号INTが処理装置に入力されるのはDMA
回路４０Ａの場合と同じである。
こうして、第３図ｂに示すように、バツフア
エリア６０の1024ワードのデータのうち、1000
番地から1999番地までの1000ワードを端末３０
Ｂに転送する。2000番地から2023番地までの24
ワードのデータは、転送未完の残データとな
る。これは、端末３０Ｂのセクタ長が100ワー
ドであるためである。つまり、〔1024／100〕×100＝ 1000ワードのデータが端末３０Ｂに転送され
る。ここで、記号〔 〕はガウス記号を示す。
エリア６０の1024ワードのデータのうち、1000
番地から1999番地までの1000ワードを端末３０
Ｂに転送する。2000番地から2023番地までの24
ワードのデータは、転送未完の残データとな
る。これは、端末３０Ｂのセクタ長が100ワー
ドであるためである。つまり、〔1024／100〕×100＝ 1000ワードのデータが端末３０Ｂに転送され
る。ここで、記号〔 〕はガウス記号を示す。
(3) バツフアエリアのうち、2000番地から2023番
地までは、転送未完の残データとして残つてい
る。この以外の1000番地から1999番地までの
1000ワードの領域が、端末３０Ａからのデータ
入力用のバツフアエリアとして使用される。し
かし、端末３０Ａのセクタ長が256ワードであ
るので、上記の1000ワードのうち、実際に使用
されるのは768ワード（＝〔1000／256〕×256）であ る。つまり、データバツフアメモリの1000番地
から1767番地に、端末Ａからのデータが取込ま
れる。このために、処理装置５０はDMA回路
４０Ａに対して、先頭アドレスTOP＝1000、
末尾アドレスBTM＝2023、転送開始アドレス
BGN＝1000、転送ワード数Ｗ＝768を指定し
て、端末３０Ａよりバツフアエリアへデータの
転送を行なわしめる。
地までは、転送未完の残データとして残つてい
る。この以外の1000番地から1999番地までの
1000ワードの領域が、端末３０Ａからのデータ
入力用のバツフアエリアとして使用される。し
かし、端末３０Ａのセクタ長が256ワードであ
るので、上記の1000ワードのうち、実際に使用
されるのは768ワード（＝〔1000／256〕×256）であ る。つまり、データバツフアメモリの1000番地
から1767番地に、端末Ａからのデータが取込ま
れる。このために、処理装置５０はDMA回路
４０Ａに対して、先頭アドレスTOP＝1000、
末尾アドレスBTM＝2023、転送開始アドレス
BGN＝1000、転送ワード数Ｗ＝768を指定し
て、端末３０Ａよりバツフアエリアへデータの
転送を行なわしめる。
(4) 処理装置５０は、このデータの転送後、バツ
フアエリア６０の2000番地以降のデータを端末
３０Ｂに転送するための処理を行う。2000番地
から2023番地までのデータと、1000番地から
1767番地までのデータは連続している。合計、
792ワードのデータがデータバツフアエリアに
あるが、端末３０Ｂのセクタ長が100ワードで
あるので、このうち、700ワード（＝〔792／100〕× 100）のデータが、この時点で、転送される。
つまり、2000番地から2023番地までのデータ
と、それに連続して、1000番地から1675番地ま
での合計700ワードのデータを端末Ｂに転送す
る。このために、処理装置５０は、DMA回路
４０Ｂに対して、先頭アドレスTOP＝1000、
末尾アドレスBTM＝2023、転送開始アドレス
BGN＝2000、転送ワード数Ｗ＝700を指定す
る。
フアエリア６０の2000番地以降のデータを端末
３０Ｂに転送するための処理を行う。2000番地
から2023番地までのデータと、1000番地から
1767番地までのデータは連続している。合計、
792ワードのデータがデータバツフアエリアに
あるが、端末３０Ｂのセクタ長が100ワードで
あるので、このうち、700ワード（＝〔792／100〕× 100）のデータが、この時点で、転送される。
つまり、2000番地から2023番地までのデータ
と、それに連続して、1000番地から1675番地ま
での合計700ワードのデータを端末Ｂに転送す
る。このために、処理装置５０は、DMA回路
４０Ｂに対して、先頭アドレスTOP＝1000、
末尾アドレスBTM＝2023、転送開始アドレス
BGN＝2000、転送ワード数Ｗ＝700を指定す
る。
DMA回路４０Ｂは、先に述べたのと同じよ
うにして、１ワードずつ、データをバツフアエ
リアから端末３０Ｂに転送する。１ワードの転
送時には、信号ARに応答して、アドレスカウ
ンタ４Ｂの内容はアドレスバスに送出されると
ともに、送出後、１だけインクリメントされ
る。アドレスカウンタ４Ｂの内容が、アドレス
バスABに送出される前の時刻において、この
内容と、アドレスレジスタ２Ｂ内の末尾アドレ
スBTMが比較回路３Ｂにより比較される。こ
のアドレスカウンタ４Ｂの内容が、信号ARに
応答して、アドレスバスに送出され、１ワード
のデータ転送に用いられた後、この比較回路３
Ｂの出力が一致を示しているときは、アドレス
カウンタ４Ｂは、インクリメントされずに、レ
ジスタ１Ｂ内の先頭アドレスTOPをストアす
る。以後、同じように、アドレスカウンタ４Ｂ
の内容を用いて１ワードずつのデータ転送が繰
り返される。つまり、アドレスカウンタ４Ｂの
内容は、DMA転送の開始後、１ワード転送の
たびにBGN，BGN＋１，…，BTM−１，
BTM，TOP，TOP＋１，…と連続して更新
されることになる。所定のＷワードのデータ転
送が完了した時点で、割込信号INTが処理装
置５０に送出される。
うにして、１ワードずつ、データをバツフアエ
リアから端末３０Ｂに転送する。１ワードの転
送時には、信号ARに応答して、アドレスカウ
ンタ４Ｂの内容はアドレスバスに送出されると
ともに、送出後、１だけインクリメントされ
る。アドレスカウンタ４Ｂの内容が、アドレス
バスABに送出される前の時刻において、この
内容と、アドレスレジスタ２Ｂ内の末尾アドレ
スBTMが比較回路３Ｂにより比較される。こ
のアドレスカウンタ４Ｂの内容が、信号ARに
応答して、アドレスバスに送出され、１ワード
のデータ転送に用いられた後、この比較回路３
Ｂの出力が一致を示しているときは、アドレス
カウンタ４Ｂは、インクリメントされずに、レ
ジスタ１Ｂ内の先頭アドレスTOPをストアす
る。以後、同じように、アドレスカウンタ４Ｂ
の内容を用いて１ワードずつのデータ転送が繰
り返される。つまり、アドレスカウンタ４Ｂの
内容は、DMA転送の開始後、１ワード転送の
たびにBGN，BGN＋１，…，BTM−１，
BTM，TOP，TOP＋１，…と連続して更新
されることになる。所定のＷワードのデータ転
送が完了した時点で、割込信号INTが処理装
置５０に送出される。
今の例では、転送開始アドレスBGN＝2000
から初めて、24ワード目のデータを転送したと
き、アドレスカウンタ４Ｂの内容が先頭アドレ
スTOP＝1000に更新され、その後、この番地
から、1675までのバツフアエリア内のデータ転
送されたときに割込み信号INTがDMA回路４
０Ｂより出力される。従つて、第３図ｃに示し
たように、アドレス2000〜2023番地の24ワード
に連続して、アドレス1000〜1675番地の676ワ
ード、合計700ワードが転送され、第３図ｄに
示すように、アドレス1676〜1767番地の92ワー
ドが未転送データとして残る。
から初めて、24ワード目のデータを転送したと
き、アドレスカウンタ４Ｂの内容が先頭アドレ
スTOP＝1000に更新され、その後、この番地
から、1675までのバツフアエリア内のデータ転
送されたときに割込み信号INTがDMA回路４
０Ｂより出力される。従つて、第３図ｃに示し
たように、アドレス2000〜2023番地の24ワード
に連続して、アドレス1000〜1675番地の676ワ
ード、合計700ワードが転送され、第３図ｄに
示すように、アドレス1676〜1767番地の92ワー
ドが未転送データとして残る。
(5) 処理装置５０は、バツフアエリア５０のアド
レス1767〜2023、1000〜1675の932ワード領域
から、端末３０Ａから転送すべきワード数Ｗを
〔932／256〕＝768と決定し、これとともに、先頭ア ドレスTOP＝1000、末尾アドレス値BTM＝
2023、転送開始アドレスBGN＝1768をDMA回
路４０Ａに指定する。DMA回路４０Ａは、端
末３０Ａより、768ワードを、１ワードずつよ
み出しバツフアエリア６０にストアする。この
際、アドレスカウンタ４Ａの内容がアドレスレ
ジスタ２Ａの値BTMと一致したことが比較回
路３Ａにより検出されたとき、レジスタ１Ａの
TOPが、アドレスレジスタ４Ａにセツトされ、
以降のバツフアエリアの転送先アドレスとして
用いられる。このときのDMA回路４０Ａの動
作は、先にDMA回路４０Ｂに開して(4)項で述
べたのとは、データの転送方向が異なるのみで
ある。この結果、アドレス1768〜2023および
1000〜1511までの領域に連続して、合計768ワ
ードのデータがストアされる。こうして、第３
図ｅに示すようにバツフアエリア６０には、ア
ドレス1676〜2023までに348ワードおよび、
1000〜1511までに512ワード、合計860ワードが
未転送データとしてストアされている。
レス1767〜2023、1000〜1675の932ワード領域
から、端末３０Ａから転送すべきワード数Ｗを
〔932／256〕＝768と決定し、これとともに、先頭ア ドレスTOP＝1000、末尾アドレス値BTM＝
2023、転送開始アドレスBGN＝1768をDMA回
路４０Ａに指定する。DMA回路４０Ａは、端
末３０Ａより、768ワードを、１ワードずつよ
み出しバツフアエリア６０にストアする。この
際、アドレスカウンタ４Ａの内容がアドレスレ
ジスタ２Ａの値BTMと一致したことが比較回
路３Ａにより検出されたとき、レジスタ１Ａの
TOPが、アドレスレジスタ４Ａにセツトされ、
以降のバツフアエリアの転送先アドレスとして
用いられる。このときのDMA回路４０Ａの動
作は、先にDMA回路４０Ｂに開して(4)項で述
べたのとは、データの転送方向が異なるのみで
ある。この結果、アドレス1768〜2023および
1000〜1511までの領域に連続して、合計768ワ
ードのデータがストアされる。こうして、第３
図ｅに示すようにバツフアエリア６０には、ア
ドレス1676〜2023までに348ワードおよび、
1000〜1511までに512ワード、合計860ワードが
未転送データとしてストアされている。
(6) 処理装置５０は、先頭アドレスTOP＝1000、
末尾アドレスBTM＝2023、転送開始アドレス
BGN＝1676、転送ワード数Ｗ＝〔860／100〕G＝800 をDMA回路４０Ｂに指定し、800ワードの転
送開始を指定する。DMA回路４０Ｂは、アド
レス1676番地から2023番地までの348ワードを
転送後、アドレスカウンタ４Ａの値を、アドレ
スレジスタ１Ａ内のTOP＝1000に変更して、
引続き、アドレス1000〜1451の452ワード、合
計800ワードを１ワードずつ転送する。こうし
て、第３図ｆに示すように、バツフアエリア６
０には、アドレス1452から1511までに、60ワー
ドが未転送データとして残る。
末尾アドレスBTM＝2023、転送開始アドレス
BGN＝1676、転送ワード数Ｗ＝〔860／100〕G＝800 をDMA回路４０Ｂに指定し、800ワードの転
送開始を指定する。DMA回路４０Ｂは、アド
レス1676番地から2023番地までの348ワードを
転送後、アドレスカウンタ４Ａの値を、アドレ
スレジスタ１Ａ内のTOP＝1000に変更して、
引続き、アドレス1000〜1451の452ワード、合
計800ワードを１ワードずつ転送する。こうし
て、第３図ｆに示すように、バツフアエリア６
０には、アドレス1452から1511までに、60ワー
ドが未転送データとして残る。
(7) 処理装置５０は、DMA回路４０Ｂにより
800ワードの転送が終了したことを割込み信号
INTを受信したことにより知ると、すでに、
端末３０Ａよりバツフアエリア６０に転送した
データ量が、目的とした2560ワードに達したこ
とを認識する。従つて、その後は、端末３０Ａ
から、バツフアメモリ６０に送るべきデータが
ないので、処理装置５０は、DMA回路４０Ｂ
により未転送データを端末３０Ｂに送出するた
め、転送ワード数Ｗ＝60、先頭アドレスTOP
＝1000、末尾アドレス＝2023、転送開始アドレ
スBGN＝1452をDMA回路４０Ｂに指定し、60
ワードのデータの転送を行なわしめる。
800ワードの転送が終了したことを割込み信号
INTを受信したことにより知ると、すでに、
端末３０Ａよりバツフアエリア６０に転送した
データ量が、目的とした2560ワードに達したこ
とを認識する。従つて、その後は、端末３０Ａ
から、バツフアメモリ６０に送るべきデータが
ないので、処理装置５０は、DMA回路４０Ｂ
により未転送データを端末３０Ｂに送出するた
め、転送ワード数Ｗ＝60、先頭アドレスTOP
＝1000、末尾アドレス＝2023、転送開始アドレ
スBGN＝1452をDMA回路４０Ｂに指定し、60
ワードのデータの転送を行なわしめる。
以上のようにして、2560ワードのデータの転送
を、バツフアエリア上で、データを移動すること
なく行うことができる。
を、バツフアエリア上で、データを移動すること
なく行うことができる。
第１図は、従来のデータ処理システムのブロツ
ク図、第２図は本発明によるデータ処理システム
のブロツク図、第３図は、第２図のシステムにお
けるバツフアメモリ内のデータ処理の一例を示す
図、第４図は、第３図のデータ処理に関連する種
種の情報の説明図である。 AB……アドレスバス、DB……データバス、
INT……割込み信号、AR……アドレス送信指示
信号、DR……データ送出指示信号、DW……デ
ータ書込指示信号、REQ……データ転送サービ
ス要求信号、DVN……デバイス番号、ODR……
命令、TIM……処理装置５０のクロツク信号、
CLK……端末３０Ａ，３０Ｂへの同期信号、
EMP……ワードカウンタのエンプテイ信号。
ク図、第２図は本発明によるデータ処理システム
のブロツク図、第３図は、第２図のシステムにお
けるバツフアメモリ内のデータ処理の一例を示す
図、第４図は、第３図のデータ処理に関連する種
種の情報の説明図である。 AB……アドレスバス、DB……データバス、
INT……割込み信号、AR……アドレス送信指示
信号、DR……データ送出指示信号、DW……デ
ータ書込指示信号、REQ……データ転送サービ
ス要求信号、DVN……デバイス番号、ODR……
命令、TIM……処理装置５０のクロツク信号、
CLK……端末３０Ａ，３０Ｂへの同期信号、
EMP……ワードカウンタのエンプテイ信号。
Claims (1)
- 【特許請求の範囲】 １ データ処理装置に接続されたメモリと、所定
のブロツクサイズでデータを扱う端末装置との間
に介在し、上記メモリと端末装置との間のデータ
転送を制御するダイレクトメモリアクセス制御回
路において、上記メモリに割当てられた所定のデ
ータ転送領域の第１の境界アドレスを記憶するた
めの第１記憶手段と、上記データ転送領域の第２
の境界アドレスを記憶するための第２記憶手段
と、予め設定されたアドレス値を初期値として上
記データ転送領域におけるデータ書込み、または
読出しのためのアクセスアドレスを順次に発生す
るアドレスカウンタ手段と、ダイレクトメモリア
クセスにより転送すべきデータ量を記憶するため
の第３記憶手段と、上記アドレスカウンタ手段が
示すアドレスと上記第２記憶手段が記憶する第２
の境界アドレスとが一致したとき、上記アドレス
カウンタに上記第１記憶手段が記憶する第１の境
界アドレスを設定するアドレス切換手段とを有
し、上記端末装置から上記メモリへのデータ転送
開始時には、上記データ処理装置から上記データ
転送領域内の空き領域サイズと上記ブロツクサイ
ズとにより決まる該ブロツクサイズの整数倍の値
が上記第３記憶手段の設定値として与えられ、上
記メモリから上記端末装置へのデータ転送開始時
には、上記データ処理装置から上記データ転送領
域内の有効データ記憶領域のサイズと上記ブロツ
クサイズとにより決まる該ブロツクサイズの整数
倍の値、または該ブロツクサイズ未満の整数値が
上記第３記憶手段の設定値として与えられ、上記
アドレスカウンタ手段から順次に出力される上記
空き領域あるいは有効データ記憶領域の先頭アド
レスを初期値とし、上記第２の境界アドレスで第
１の境界アドレスに戻るアクセスアドレスに従つ
てデータ転送が行なわれるようにしたことを特徴
とするダイレクトメモリアクセス制御回路。 ２ 前記第１、第２の境界アドレス、および前記
第３記憶手段に初期設定すべき転送データ量の値
が前記データ処理装置により与えられることを特
徴とする第１項記載のダイレクトメモリアクセス
制御回路。 ３ 前記アドレスカウンタ手段は、前記アドレス
切換手段により設定値が切換えられた場合を除い
て、現在のアドレス値を前記第２の境界アドレス
に漸次近づける方向にアクセスアドレスの更新動
作を行なうことを特徴とする第１項記載のダイレ
クトメモリアクセス制御回路。 ４ 前記第１、第２、第３の記憶手段および前記
アドレスカウンタ手段がデータバスを介して前記
データ処理装置に接続され、上記各手段へのアド
レスまたはデータ量を示す情報の設定が、上記デ
ータ処理装置からの所定の命令に応答して動作す
る制御回路を介して行なわれるようにしたことを
特徴とする第１項記載のダイレクトメモリアクセ
ス制御回路。 ５ データ処理装置と、該データ処理装置に接続
されたメモリと、第１のブロツクサイズでデータ
を扱う第１の端末装置と、第２のブロツクサイズ
でデータを扱う第２の端末装置と、上記メモリと
上記第１の端末装置との間のデータ転送を制御す
る第１のダイレクトメモリアクセス制御回路と、
上記メモリと上記第２の端末装置との間のデータ
転送を制御する第２のダイレクトメモリアクセス
制御回路とからなるデータ処理システムにおい
て、上記第１、第２のダイレクトメモリアクセス
制御回路が、上記メモリに割当てられた所定のデ
ータ転送領域の第１の境界アドレスを記憶するた
めの第１記憶手段と、上記データ転送領域の第２
の境界アドレスを記憶するための第２記憶手段
と、ダイレクトメモリアクセスにより転送すべき
データ量を記憶するための第３記憶手段と、予め
設定されたアドレス値を初期値として上記データ
転送領域におけるデータ書込み、または読出しの
ためのアクセスアドレスを順次に発生するアドレ
スカウンタ手段と、上記アドレスカウンタ手段が
示すアドレスと上記第２記憶手段が記憶する第２
の境界アドレスとが一致したとき、上記アドレス
カウンタ手段に上記第１記憶手段が記憶する第１
の境界アドレスを設定するアドレス切換え手段と
を有し、上記第１の端末装置から上記第２の端上
装置にデータを転送する場合、上記データ処理装
置が、上記データ転送領域内の空き領域のサイズ
と上記第１のブロツクサイズとに応じて決まる該
第１のブロツクサイズの整数倍の転送データ量の
値と、データ書込みを開始すべき上記空き領域の
先頭アドレスを、上記第１のダイレクトメモリア
クセス制御回路の第３記憶手段およびアドレスカ
ウンタ手段にそれぞれ設定し、上記第１のダイレ
クトメモリアクセス制御回路が、上記アドレスカ
ウンタ手段から上記先頭アドレスを初期値として
順次出力されるアクセスアドレスに従つて、上記
第１の端末装置から受信した上記第１のブロツク
サイズの整数倍のデータを上記データ転送領域内
の空き領域に順次に書き込み、次いで、上記デー
タ処理装置が、上記第２のダイレクトメモリアク
セス制御回路の第３記憶手段とアドレスカウンタ
手段とに対して、上記データ転送領域内の有効デ
ータ記憶領域のサイズと上記第２のブロツクサイ
ズとに応じて決まる該第２のブロツクサイズの整
数倍の転送データ量の値と、データ読出しを開始
すべき上記有効データ記憶領域の先頭アドレスと
をそれぞれ設定し、上記第２のダイレクトメモリ
アクセス制御回路が、上記アドレスカウンタ手段
から上記先頭アドレスを初期値として順次に出力
されるアクセスアドレスに従つて上記データ転送
領域からデータを読出し、これを上記第２の端末
装置に転送するよう動作し、上記第１の端末装置
からの所定ブロツク数のデータ転送が終了する
迄、上記第１、第２のダイレクトメモリアクセス
制御回路によるデータ転送動作を交互に繰り返す
ようにしたことを特徴とするデータ処理システ
ム。 ６ 前記第１の端末装置から所定ブロツク数のデ
ータ転送が終了し、第２のダイレクトメモリアク
セス制御回路による第２ブロツクサイズの整数倍
のデータ転送が終了した時、もし上記データ転送
領域に上記第２のブロツクサイズ未満の未転送デ
ータが残存している場合、前記データ処理装置が
上記未転送データの量を示す値を上記第２のダイ
レクトメモリアクセス制御回路の第３記憶手段に
設定した後、該第２のダイレクトメモリアクセス
制御回路を起動するようにしたことを特徴とする
第５項記載のデータ処理システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9065280A JPS5717049A (en) | 1980-07-04 | 1980-07-04 | Direct memory access controlling circuit and data processing system |
| FR8112003A FR2486290A1 (fr) | 1980-07-04 | 1981-06-18 | Dispositif de transmission rapide de donnees comportant un circuit de commande a acces direct a la memoire |
| DE3126363A DE3126363C2 (de) | 1980-07-04 | 1981-07-03 | Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern |
| US06/639,527 US4658349A (en) | 1980-07-04 | 1984-08-09 | Direct memory access control circuit and data processing system using said circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9065280A JPS5717049A (en) | 1980-07-04 | 1980-07-04 | Direct memory access controlling circuit and data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717049A JPS5717049A (en) | 1982-01-28 |
| JPH0146892B2 true JPH0146892B2 (ja) | 1989-10-11 |
Family
ID=14004442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9065280A Granted JPS5717049A (en) | 1980-07-04 | 1980-07-04 | Direct memory access controlling circuit and data processing system |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4658349A (ja) |
| JP (1) | JPS5717049A (ja) |
| DE (1) | DE3126363C2 (ja) |
| FR (1) | FR2486290A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185618U (ja) * | 1981-05-22 | 1982-11-25 | ||
| FR2523746B1 (fr) * | 1982-03-17 | 1987-07-10 | Inst Francais Du Petrole | Dispositif associe a un calculateur pour commander des transferts de donnees entre un systeme d'acquisition de donnees et un ensemble comportant un appareil d'enregistrement et de lecture |
| JPS59167761A (ja) * | 1983-03-14 | 1984-09-21 | Hitachi Ltd | 計算機システム |
| JPH0616272B2 (ja) * | 1984-06-27 | 1994-03-02 | 株式会社日立製作所 | メモリアクセス制御方式 |
| JPS6275860A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | デ−タ転送制御装置 |
| US5109492A (en) * | 1986-09-19 | 1992-04-28 | Hitachi, Ltd. | Microprocessor which terminates bus cycle when access address falls within a predetermined processor system address space |
| JPH0752405B2 (ja) * | 1988-12-14 | 1995-06-05 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
| JP2789648B2 (ja) * | 1989-03-06 | 1998-08-20 | ブラザー工業株式会社 | データバッファリング装置 |
| US5293490A (en) * | 1989-03-06 | 1994-03-08 | Brother Kogyo Kabushiki Kaisha | Data buffering device having simple data reading and/or storing function |
| EP0454605A3 (en) * | 1990-04-25 | 1992-04-22 | International Business Machines Corporation | Bus request device in a direct memory access (dma) system |
| JPH0496163A (ja) * | 1990-08-08 | 1992-03-27 | Nec Corp | Ｄｍａコントローラ |
| AU2418492A (en) * | 1991-08-07 | 1993-03-02 | Adaptec, Inc. | Intelligent hardware for automatically reading and writing multiple sectors of data between a computer bus and a disk drive |
| DE4127579A1 (de) * | 1991-08-21 | 1993-02-25 | Standard Elektrik Lorenz Ag | Speichereinheit mit einem adressgenerator |
| US5471632A (en) * | 1992-01-10 | 1995-11-28 | Digital Equipment Corporation | System for transferring data between a processor and a system bus including a device which packs, unpacks, or buffers data blocks being transferred |
| JP2731878B2 (ja) * | 1992-02-18 | 1998-03-25 | 三菱電機株式会社 | 通信装置 |
| JP2671768B2 (ja) * | 1993-08-24 | 1997-10-29 | 日本電気株式会社 | Ｄｍａデータ転送方式 |
| US6295599B1 (en) * | 1995-08-16 | 2001-09-25 | Microunity Systems Engineering | System and method for providing a wide operand architecture |
| US7301541B2 (en) * | 1995-08-16 | 2007-11-27 | Microunity Systems Engineering, Inc. | Programmable processor and method with wide operations |
| US5953241A (en) * | 1995-08-16 | 1999-09-14 | Microunity Engeering Systems, Inc. | Multiplier array processing system with enhanced utilization at lower precision for group multiply and sum instruction |
| US6643765B1 (en) * | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
| US5742840A (en) * | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
| JPH10199396A (ja) * | 1997-01-13 | 1998-07-31 | Taiheiyo Seiko Kk | 多極型ヒューズ素子およびこの素子を使用した多極型ヒューズ |
| ATE467171T1 (de) * | 1998-08-24 | 2010-05-15 | Microunity Systems Eng | System mit breiter operandenarchitektur und verfahren |
| US7932911B2 (en) * | 1998-08-24 | 2011-04-26 | Microunity Systems Engineering, Inc. | Processor for executing switch and translate instructions requiring wide operands |
| WO2006022161A1 (ja) * | 2004-08-25 | 2006-03-02 | Nec Corporation | 情報通信装置及びプログラム実行環境制御方法 |
| US9785565B2 (en) | 2014-06-30 | 2017-10-10 | Microunity Systems Engineering, Inc. | System and methods for expandably wide processor instructions |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3573855A (en) * | 1968-12-31 | 1971-04-06 | Texas Instruments Inc | Computer memory protection |
| US3638195A (en) * | 1970-04-13 | 1972-01-25 | Battelle Development Corp | Digital communication interface |
| US3903510A (en) * | 1973-11-09 | 1975-09-02 | Teletype Corp | Scrolling circuit for a visual display apparatus |
| GB1474385A (en) * | 1973-12-14 | 1977-05-25 | Int Computers Ltd | Multiprocessor data processing systems |
| FR2260141A1 (en) * | 1974-02-01 | 1975-08-29 | Honeywell Bull Soc Ind | Data transfer control for data processor - is used between periodic and non-periodic units employing buffer memory |
| IT1033888B (it) * | 1975-05-26 | 1979-08-10 | Ottica Snc | Sistema di fissaggio a facile intercambiabilita per lenti da occhiale e relativi occhiali da nuoto per uso sportivo in genere e maschere subacquee |
| JPS5247635A (en) * | 1975-10-15 | 1977-04-15 | Toshiba Corp | Control method for transmitting informat ion |
| JPS5255446A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Information transfer control system |
| DE2641741C2 (de) * | 1976-09-16 | 1986-01-16 | Siemens AG, 1000 Berlin und 8000 München | Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner |
| JPS5362945A (en) * | 1976-11-17 | 1978-06-05 | Toshiba Corp | Disc address system |
| US4169289A (en) * | 1977-07-08 | 1979-09-25 | Bell Telephone Laboratories, Incorporated | Data processor with improved cyclic data buffer apparatus |
| US4202035A (en) * | 1977-11-25 | 1980-05-06 | Mcdonnell Douglas Corporation | Modulo addressing apparatus for use in a microprocessor |
| US4298932A (en) * | 1979-06-11 | 1981-11-03 | International Business Machines Corporation | Serial storage subsystem for a data processor |
-
1980
- 1980-07-04 JP JP9065280A patent/JPS5717049A/ja active Granted
-
1981
- 1981-06-18 FR FR8112003A patent/FR2486290A1/fr active Granted
- 1981-07-03 DE DE3126363A patent/DE3126363C2/de not_active Expired
-
1984
- 1984-08-09 US US06/639,527 patent/US4658349A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2486290B1 (ja) | 1983-05-13 |
| FR2486290A1 (fr) | 1982-01-08 |
| JPS5717049A (en) | 1982-01-28 |
| DE3126363A1 (de) | 1982-05-06 |
| US4658349A (en) | 1987-04-14 |
| DE3126363C2 (de) | 1984-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0146892B2 (ja) | ||
| GB2213294A (en) | Data processor | |
| US4742446A (en) | Computer system using cache buffer storage unit and independent storage buffer device for store through operation | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| US5430844A (en) | Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception | |
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| KR100354933B1 (ko) | 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱시스템 | |
| US5588120A (en) | Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller | |
| JPH0115900B2 (ja) | ||
| JP2552025B2 (ja) | データ転送方式 | |
| SU554534A1 (ru) | Устройство дл сопр жени периферийной системы с электронной вычислительной машиной | |
| JPS6142986B2 (ja) | ||
| JPS6294042A (ja) | 通信制御装置 | |
| JP2944193B2 (ja) | データ受信装置 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| SU690471A1 (ru) | Устройство дл сопр жени периферийных устройств с эвм | |
| JPH0133848B2 (ja) | ||
| JPS6041158A (ja) | バス制御方式 | |
| JPH0471224B2 (ja) | ||
| JPS6012668B2 (ja) | ダイレクトメモリアクセス装置のインタ−フエイス回路 | |
| JPS58220542A (ja) | デ−タ通信インタフエ−ス回路 | |
| JPH06348645A (ja) | Ｄｍａ回路 | |
| JPS63293659A (ja) | 通信制御装置 | |
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPH02163820A (ja) | データバッファ装置 |