JP2789648B2 - データバッファリング装置 - Google Patents
データバッファリング装置Info
- Publication number
- JP2789648B2 JP2789648B2 JP1053222A JP5322289A JP2789648B2 JP 2789648 B2 JP2789648 B2 JP 2789648B2 JP 1053222 A JP1053222 A JP 1053222A JP 5322289 A JP5322289 A JP 5322289A JP 2789648 B2 JP2789648 B2 JP 2789648B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- continuous
- pointer
- storage
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
- G06F2205/108—Reading or writing the data blockwise, e.g. using an extra end-of-block pointer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/002—Generic data access
- G06K2215/0022—Generic data access characterised by the storage means used
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/0077—Raster outputting to the print element(s)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Record Information Processing For Printing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は限られた記憶領域に順次データが格納され、
かつ、格納された順序で読み出されるデータバッファを
備えたデータバッファリング装置に関するものであり、
特に、データの格納と読出しとの少なくとも一方の処理
の高速化に関するものである。
かつ、格納された順序で読み出されるデータバッファを
備えたデータバッファリング装置に関するものであり、
特に、データの格納と読出しとの少なくとも一方の処理
の高速化に関するものである。
従来の技術 上記データバッファリング装置は、例えば、パーソナ
ルコンピュータやワードプロセッサの本体に接続され、
それらの出力装置として使用される印字装置に設けられ
る。パーソナルコンピュータやワードプロセッサの本体
からは、コードデータやベクトルデータの形態で印字デ
ータが印字装置に供給され、印字装置においてはこれら
コードデータやベクトルデータがドットデータに変換さ
れた上で、印字媒体に印字されるのであるが、パーソナ
ルコンピュータ本体等データ供給源からの印字データが
順次データバッファに格納され、その格納された順序で
読み出されてドットデータへの変換および印字が行われ
るようにされるのである。このようなデータバッファリ
ング装置を設ければ、データの格納時期や速度と読出時
期や速度とが一致しなくても支障なく印字を行うことが
できる。データバッファリング装置は印字装置以外に
も、同様な機能が必要である他の装置に設けられる。
ルコンピュータやワードプロセッサの本体に接続され、
それらの出力装置として使用される印字装置に設けられ
る。パーソナルコンピュータやワードプロセッサの本体
からは、コードデータやベクトルデータの形態で印字デ
ータが印字装置に供給され、印字装置においてはこれら
コードデータやベクトルデータがドットデータに変換さ
れた上で、印字媒体に印字されるのであるが、パーソナ
ルコンピュータ本体等データ供給源からの印字データが
順次データバッファに格納され、その格納された順序で
読み出されてドットデータへの変換および印字が行われ
るようにされるのである。このようなデータバッファリ
ング装置を設ければ、データの格納時期や速度と読出時
期や速度とが一致しなくても支障なく印字を行うことが
できる。データバッファリング装置は印字装置以外に
も、同様な機能が必要である他の装置に設けられる。
データバッファリング装置においては、データの格納
や読出しがデータバッファの先頭から順次行われるので
あるが、格納や読出しがデータバッファの後端まで行わ
れた際には再びデータバッファの先頭から行われるよう
に、先頭への復帰を行うことが必要であり、また、デー
タバッファにデータを格納し得る格納可能領域および読
み出されるべきデータが格納されている読出し可能領域
が有る場合にのみ格納，読出しを行うことが必要であ
る。
や読出しがデータバッファの先頭から順次行われるので
あるが、格納や読出しがデータバッファの後端まで行わ
れた際には再びデータバッファの先頭から行われるよう
に、先頭への復帰を行うことが必要であり、また、デー
タバッファにデータを格納し得る格納可能領域および読
み出されるべきデータが格納されている読出し可能領域
が有る場合にのみ格納，読出しを行うことが必要であ
る。
そのために、格納や読出しを先頭へ復帰させる必要が
あるか否かを検査する要復帰検査と、データを格納し得
る記憶領域が有るか否かを検査する格納可能検査あるい
は読み出し得るデータか有るか否かを検査する読出し可
能検査（両検査を処理可能検査と総称する）とを行うこ
とが必要であり、従来は、１データの格納あるいは読出
し毎にこれら要復帰検査と処理可能検査とが行われてい
た。
あるか否かを検査する要復帰検査と、データを格納し得
る記憶領域が有るか否かを検査する格納可能検査あるい
は読み出し得るデータか有るか否かを検査する読出し可
能検査（両検査を処理可能検査と総称する）とを行うこ
とが必要であり、従来は、１データの格納あるいは読出
し毎にこれら要復帰検査と処理可能検査とが行われてい
た。
発明が解決しようとする課題 この従来技術は、データ格納，読出しのサイクルがそ
れぞれ一種類ずつしかなく、そのため、アルゴリズムが
単純であるという利点を有しているが、１データの格
納，読出し毎に必ず要復帰検査と処理可能検査とが行わ
れるため、格納，読出しの処理時間が長くなり、データ
の格納，読出しの高速化が妨げられて、使用者の待ち時
間が長くなるという問題があった。
れぞれ一種類ずつしかなく、そのため、アルゴリズムが
単純であるという利点を有しているが、１データの格
納，読出し毎に必ず要復帰検査と処理可能検査とが行わ
れるため、格納，読出しの処理時間が長くなり、データ
の格納，読出しの高速化が妨げられて、使用者の待ち時
間が長くなるという問題があった。
本発明は、以上の事情を背景として、格納可能検査と
読出し可能検査との少なくとも一方と要復帰検査との実
行回数を可能な限り減らして、格納と読出しとの少なく
とも一方の処理に要する時間を短縮し、データバッファ
リングを高速化することを課題として為されたものであ
る。
読出し可能検査との少なくとも一方と要復帰検査との実
行回数を可能な限り減らして、格納と読出しとの少なく
とも一方の処理に要する時間を短縮し、データバッファ
リングを高速化することを課題として為されたものであ
る。
課題を解決するための手段 上記の課題を解決するために、本発明に係るデータバ
ッファリング装置は、第１図に示すように、（ａ）限ら
れた記憶領域に順次データが格納され、かつ、格納され
た順序で読み出されるデータバッファと、（ｂ）そのデ
ータバッファに対するデータの格納と読出しとの少なく
とも一方の処理に関して、連続処理可能か否かを判定す
る連続処理可能判定手段と、（ｃ）その連続処理可能判
定手段が連続処理不可と判定した場合に、前記少なくと
も一方の処理を行うべき記憶領域を前記データバッファ
の先頭へ復帰させる必要の有無を検査する要復帰検査お
よび前記少なくとも一方の処理が可能な処理可能領域の
有無を検査する処理可能検査を行い、先頭への復帰が必
要であれば先頭へ復帰させ、処理可能領域があれば前記
連続処理可能判定手段を連続処理可能と判定する状態と
し、かつ、前記少なくとも一方の処理を行う検査付処理
手段と、（ｄ）前記連続処理可能判定手段が連続処理可
能と判定した場合に、前記両検査を行うことなく前記少
なくとも一方の処理を行う単純処理手段とを含むように
構成される。
ッファリング装置は、第１図に示すように、（ａ）限ら
れた記憶領域に順次データが格納され、かつ、格納され
た順序で読み出されるデータバッファと、（ｂ）そのデ
ータバッファに対するデータの格納と読出しとの少なく
とも一方の処理に関して、連続処理可能か否かを判定す
る連続処理可能判定手段と、（ｃ）その連続処理可能判
定手段が連続処理不可と判定した場合に、前記少なくと
も一方の処理を行うべき記憶領域を前記データバッファ
の先頭へ復帰させる必要の有無を検査する要復帰検査お
よび前記少なくとも一方の処理が可能な処理可能領域の
有無を検査する処理可能検査を行い、先頭への復帰が必
要であれば先頭へ復帰させ、処理可能領域があれば前記
連続処理可能判定手段を連続処理可能と判定する状態と
し、かつ、前記少なくとも一方の処理を行う検査付処理
手段と、（ｄ）前記連続処理可能判定手段が連続処理可
能と判定した場合に、前記両検査を行うことなく前記少
なくとも一方の処理を行う単純処理手段とを含むように
構成される。
作用および効果 上記のように構成されたデータバッファリング装置に
おいては、連続処理可能判定手段が連続処理不可と判定
した場合にのみ格納可能検査および読出し可能検査の少
なくとも一方と、要復帰検査とが行われ、連続処理可能
判定手段が連続処理可能と判定した場合には、これらの
検査が行われることなく格納および読出しの少なくとも
一方が行われる。
おいては、連続処理可能判定手段が連続処理不可と判定
した場合にのみ格納可能検査および読出し可能検査の少
なくとも一方と、要復帰検査とが行われ、連続処理可能
判定手段が連続処理可能と判定した場合には、これらの
検査が行われることなく格納および読出しの少なくとも
一方が行われる。
上記要復帰検査等の検査が行われる検査付処理に要す
る時間は従来と殆ど変わらないが、これらの検査が行わ
れない単純処理の時間は従来に比較して著しく短縮さ
れ、しかも、大半の処理は単純処理によって行われるた
め、全体として処理時間が大幅に短縮される。実験によ
れば、データの格納に関しても読出しに関しても単純処
理の回数が全処理回数の95％以上を占めており、極めて
大きな待ち時間の短縮効果が得られる。
る時間は従来と殆ど変わらないが、これらの検査が行わ
れない単純処理の時間は従来に比較して著しく短縮さ
れ、しかも、大半の処理は単純処理によって行われるた
め、全体として処理時間が大幅に短縮される。実験によ
れば、データの格納に関しても読出しに関しても単純処
理の回数が全処理回数の95％以上を占めており、極めて
大きな待ち時間の短縮効果が得られる。
なお、従来に比較して連続処理が可能か否かの判定が
余分に必要となるのであるが、この判定に要する時間は
要復帰検査と処理可能検査とに要する時間に比較しては
るかに短くて済むため、結局、データの格納，読出しに
要する時間が短縮され、使用者の待ち時間が短くて済む
こととなるのである。
余分に必要となるのであるが、この判定に要する時間は
要復帰検査と処理可能検査とに要する時間に比較しては
るかに短くて済むため、結局、データの格納，読出しに
要する時間が短縮され、使用者の待ち時間が短くて済む
こととなるのである。
データの格納と読出しとの両方について本発明が適用
された場合に時間短縮効果が最も大きいのであるが、デ
ータの格納と読出しとのいずれか一方にのみ本発明が適
用された場合でもそれぞれ相応の時間短縮効果が得られ
る。
された場合に時間短縮効果が最も大きいのであるが、デ
ータの格納と読出しとのいずれか一方にのみ本発明が適
用された場合でもそれぞれ相応の時間短縮効果が得られ
る。
実施例 以下、本発明をレーザプリンタのバッファリング装置
に適用した場合の一実施例を、図面に基づいて詳細に説
明する。
に適用した場合の一実施例を、図面に基づいて詳細に説
明する。
第２図は、レーザプリンタの電気的な制御部のうち、
データバッファリング装置に関連の深い部分のみを取り
出して示すブロック図である。レーザプリンタは、イン
タフェイス10を備え、このインタフェイス10においてワ
ードプロセッサ本体，パーソナルコンピュータ本体等の
印字データ供給源に接続される。インタフェイス10に
は、処理部12がデータバス・アドレスバス14および割込
み信号線16により接続されている。処理部12は制御プロ
グラムを記憶するROMとそれを実行するCPUとを含んでお
り、ROMには第３図ないし第５図に示すデータの格納お
よび読出しに関するプログラムを始めとする種々の制御
プログラムが記憶されている。処理部12には、RAM18が
接続されており、このRAM18にはワークエリア20,データ
バッファ22,ページメモリ24,印字バッファ26等と共に、
データ読出しポインタ28,連続データ読出しポインタ30,
データ格納ポインタ32および連続データ格納ポインタ34
が設けられている。RAM18の各記憶領域がこれらに割り
当てられているのである。
データバッファリング装置に関連の深い部分のみを取り
出して示すブロック図である。レーザプリンタは、イン
タフェイス10を備え、このインタフェイス10においてワ
ードプロセッサ本体，パーソナルコンピュータ本体等の
印字データ供給源に接続される。インタフェイス10に
は、処理部12がデータバス・アドレスバス14および割込
み信号線16により接続されている。処理部12は制御プロ
グラムを記憶するROMとそれを実行するCPUとを含んでお
り、ROMには第３図ないし第５図に示すデータの格納お
よび読出しに関するプログラムを始めとする種々の制御
プログラムが記憶されている。処理部12には、RAM18が
接続されており、このRAM18にはワークエリア20,データ
バッファ22,ページメモリ24,印字バッファ26等と共に、
データ読出しポインタ28,連続データ読出しポインタ30,
データ格納ポインタ32および連続データ格納ポインタ34
が設けられている。RAM18の各記憶領域がこれらに割り
当てられているのである。
ワークエリア20は、処理部12のCPUによる演算結果が
一時的に格納される領域であり、データバッファ22はイ
ンタフェイス10を介してデータ供給源から供給される印
字データ、すなわち印字すべき図形（文字等を含む広義
の図形）を表すベクトルデータや、印字位置，印字倍率
等のデータが順次格納され、その格納された順序で読み
出されるものである。読み出された印字データは処理部
12によりドットデータに変換され、ページメモリ24ある
いは印字バッファ26に格納される。印字バッファ26は１
ライン分のドットデータを記憶する領域であり、通常は
レーザプリントヘッドにより１ライン分の印字が行われ
ている間に次の１ライン分のデータ変換が行われ、直接
印字バッファ26へ供給されるのであるが、データ変換に
長時間を要する特別の場合には、レーザプリントヘッド
による印字の開始に先立って特定部分のデータ変換が行
われ、一旦ページメモリ24に格納された後、１ライン分
ずつ読み出されて印字バッファ26へ供給されるのであ
る。
一時的に格納される領域であり、データバッファ22はイ
ンタフェイス10を介してデータ供給源から供給される印
字データ、すなわち印字すべき図形（文字等を含む広義
の図形）を表すベクトルデータや、印字位置，印字倍率
等のデータが順次格納され、その格納された順序で読み
出されるものである。読み出された印字データは処理部
12によりドットデータに変換され、ページメモリ24ある
いは印字バッファ26に格納される。印字バッファ26は１
ライン分のドットデータを記憶する領域であり、通常は
レーザプリントヘッドにより１ライン分の印字が行われ
ている間に次の１ライン分のデータ変換が行われ、直接
印字バッファ26へ供給されるのであるが、データ変換に
長時間を要する特別の場合には、レーザプリントヘッド
による印字の開始に先立って特定部分のデータ変換が行
われ、一旦ページメモリ24に格納された後、１ライン分
ずつ読み出されて印字バッファ26へ供給されるのであ
る。
データ読出しポインタ28はデータバッファ22内におい
て次にデータが読み出されるべきアドレスを指示するも
のであり、データ格納ポインタ32は次にデータが格納さ
れるべきアドレスを指示するものである。連続データ読
出しポインタ30および連続データ格納ポインタ34はそれ
ぞれ特別な処理を行うことなく、連続的にデータの読出
し，格納を行い得る領域の後端のアドレスを示すもので
あるが、これらの詳細は以下、第３図ないし第５図のフ
ローチャートに基づくデータの読出しおよび格納の説明
中において明らかにする。
て次にデータが読み出されるべきアドレスを指示するも
のであり、データ格納ポインタ32は次にデータが格納さ
れるべきアドレスを指示するものである。連続データ読
出しポインタ30および連続データ格納ポインタ34はそれ
ぞれ特別な処理を行うことなく、連続的にデータの読出
し，格納を行い得る領域の後端のアドレスを示すもので
あるが、これらの詳細は以下、第３図ないし第５図のフ
ローチャートに基づくデータの読出しおよび格納の説明
中において明らかにする。
レーザプリンタの電源投入と同時に、初期設定が行わ
れ、その一部として第３図のステップS1（以下、単にS1
で表す。他のステップについても同じ）が実行される。
第６図に示すように、データ読出しポインタ28,連続デ
ータ読出しポインタ30およびデータ格納ポインタ32がデ
ータバッファ22の先頭アドレス（本実施例においては00
00H番地）に設定され、連続データ格納ポインタ34がデ
ータバッファ22の後端アドレス（本実施例においてF000
H番地）より499バイト小さいアドレスに設定されるので
ある。
れ、その一部として第３図のステップS1（以下、単にS1
で表す。他のステップについても同じ）が実行される。
第６図に示すように、データ読出しポインタ28,連続デ
ータ読出しポインタ30およびデータ格納ポインタ32がデ
ータバッファ22の先頭アドレス（本実施例においては00
00H番地）に設定され、連続データ格納ポインタ34がデ
ータバッファ22の後端アドレス（本実施例においてF000
H番地）より499バイト小さいアドレスに設定されるので
ある。
その後、データ供給源からデータが供給されれば、第
４図のS2においてデータ格納ポインタ32が連続データ格
納ポインタ34と等しいか否かが判定されるが，最初はデ
ータ格納ポインタ32はデータバッファ22の先頭に、ま
た、連続データ格納ポインタ34は後端近傍に設定されて
いるため、S2の判定結果はNOとなり、S3においてデータ
格納ポインタ32の示すアドレスにデータが格納され、S4
においてデータ格納ポインタ32のアドレスが１番地（１
バイト）増大させられる。以下、同様にしてデータがデ
ータバッファ22に格納されるのであるが、S2の判定結果
がYESである間は特別な処理が行われることなく、単純
にデータの格納とデータ格納ポインタ32の更新とが行わ
れ、第７図の状態となる。なお、データバッファ22内の
斜線が施されている部分が既にデータが格納されている
領域を示す。
４図のS2においてデータ格納ポインタ32が連続データ格
納ポインタ34と等しいか否かが判定されるが，最初はデ
ータ格納ポインタ32はデータバッファ22の先頭に、ま
た、連続データ格納ポインタ34は後端近傍に設定されて
いるため、S2の判定結果はNOとなり、S3においてデータ
格納ポインタ32の示すアドレスにデータが格納され、S4
においてデータ格納ポインタ32のアドレスが１番地（１
バイト）増大させられる。以下、同様にしてデータがデ
ータバッファ22に格納されるのであるが、S2の判定結果
がYESである間は特別な処理が行われることなく、単純
にデータの格納とデータ格納ポインタ32の更新とが行わ
れ、第７図の状態となる。なお、データバッファ22内の
斜線が施されている部分が既にデータが格納されている
領域を示す。
そして、処理部12によりデータの読出しが行われる場
合には、第５図のS31においてデータ読出しポインタ28
が連続データ読出しポインタ30と等しいか否かが判定さ
れる。第７図の状態においては、この判定の結果はYES
であり、S34においてデータ読出しポインタ28とデータ
格納ポインタ32とが等しいか否かが判定される。両者が
等しいということは、データバッファ22内にデータが格
納されていないということであり、両者が等しくなくな
るまでS34に繰り返されてデータの格納が待たれるので
あるが、第７図の状態においては、S34の判定結果はNO
であり、S35においてデータ読出しポインタ28がデータ
バッファ22の後端（正確には後端のアドレスより１バイ
ト大きいアドレス）を指示しているか否かが判定され
る。第７図の状態においては、この判定結果はNOであ
り、S36においてデータ読出しポインタ28がデータ格納
ポインタ32より小さいか否かが判定される。この判定結
果はYESであるため、S37において、第８図に示すよう
に、連続データ読出しポインタ30がデータ格納ポインタ
32と等しくされ、続いてS39においてデータ読出しポイ
ンタ28の示すアドレスからデータが読み出され、S40に
おいてデータ読出しポインタ28が更新されて、第９図の
状態となる。
合には、第５図のS31においてデータ読出しポインタ28
が連続データ読出しポインタ30と等しいか否かが判定さ
れる。第７図の状態においては、この判定の結果はYES
であり、S34においてデータ読出しポインタ28とデータ
格納ポインタ32とが等しいか否かが判定される。両者が
等しいということは、データバッファ22内にデータが格
納されていないということであり、両者が等しくなくな
るまでS34に繰り返されてデータの格納が待たれるので
あるが、第７図の状態においては、S34の判定結果はNO
であり、S35においてデータ読出しポインタ28がデータ
バッファ22の後端（正確には後端のアドレスより１バイ
ト大きいアドレス）を指示しているか否かが判定され
る。第７図の状態においては、この判定結果はNOであ
り、S36においてデータ読出しポインタ28がデータ格納
ポインタ32より小さいか否かが判定される。この判定結
果はYESであるため、S37において、第８図に示すよう
に、連続データ読出しポインタ30がデータ格納ポインタ
32と等しくされ、続いてS39においてデータ読出しポイ
ンタ28の示すアドレスからデータが読み出され、S40に
おいてデータ読出しポインタ28が更新されて、第９図の
状態となる。
したがって、次にデータが読み出される場合にはS31
の判定結果がNOとなり、S32においてデータ読出しポイ
ンタ28の指示するアドレスからデータが読み出され、S3
3においてデータ読出しポインタ28が更新される。単純
に読出しとポインタの更新とが行われるのである。
の判定結果がNOとなり、S32においてデータ読出しポイ
ンタ28の指示するアドレスからデータが読み出され、S3
3においてデータ読出しポインタ28が更新される。単純
に読出しとポインタの更新とが行われるのである。
以下、同様にデータの格納と読出しとが繰り返され
て、第10図に示すように、データ格納ポインタ32が連続
データ格納ポインタ34と等しくなるに至れば、S2の判定
結果がYESとなり、S5においてデータ格納ポインタ32が
データ読出しポインタ28と等しいか否かの判定が行われ
る。もし、この判定結果がYESとなった場合には、デー
タバッファ22にデータを格納すべき記憶領域がないとい
うことであり、S6においてエラーの警告が行われるが、
本実施例においては本来このようなことは起こり得ない
ようにされているため、通常はS5に続いてS7が実行さ
れ、データ格納ポインタ32がデータバッファ22の後端を
指示しているか否かが判定される。第10図の場合にはこ
の判定結果がNOとなるため、S9においてデータ格納ポイ
ンタ32がデータ読出しポインタ28より大きいか否かの判
定が行われる。第10図の場合には、この判定の結果はYE
Sであり、S10においてデータ格納ポインタ32の指示する
アドレスからデータバッファ22の後端までの記憶領域が
500バイトより大きいか否かの判定が行われる。第10図
の状態では、データ格納ポインタ32が連続データ格納ポ
インタ34と等しくなっており、かつ、連続データ格納ポ
インタ34が初期設定においてデータバッファ後端より49
9バイト小さいアドレスに設定されているため、S10の判
定結果がNOとなり、S11においてデータバッファ22の先
頭から読出しポインタまでの記憶領域が500バイトより
大きいか否かが判定される。第10図においては、この判
定結果はYESであるため、S12においてデータ格納ポイン
タ32の位置にデータが格納され、S13においてデータ格
納ポインタ32が更新された上で、S14において連続デー
タ格納ポインタ34がデータバッファ22の後端を指示する
状態とされる。
て、第10図に示すように、データ格納ポインタ32が連続
データ格納ポインタ34と等しくなるに至れば、S2の判定
結果がYESとなり、S5においてデータ格納ポインタ32が
データ読出しポインタ28と等しいか否かの判定が行われ
る。もし、この判定結果がYESとなった場合には、デー
タバッファ22にデータを格納すべき記憶領域がないとい
うことであり、S6においてエラーの警告が行われるが、
本実施例においては本来このようなことは起こり得ない
ようにされているため、通常はS5に続いてS7が実行さ
れ、データ格納ポインタ32がデータバッファ22の後端を
指示しているか否かが判定される。第10図の場合にはこ
の判定結果がNOとなるため、S9においてデータ格納ポイ
ンタ32がデータ読出しポインタ28より大きいか否かの判
定が行われる。第10図の場合には、この判定の結果はYE
Sであり、S10においてデータ格納ポインタ32の指示する
アドレスからデータバッファ22の後端までの記憶領域が
500バイトより大きいか否かの判定が行われる。第10図
の状態では、データ格納ポインタ32が連続データ格納ポ
インタ34と等しくなっており、かつ、連続データ格納ポ
インタ34が初期設定においてデータバッファ後端より49
9バイト小さいアドレスに設定されているため、S10の判
定結果がNOとなり、S11においてデータバッファ22の先
頭から読出しポインタまでの記憶領域が500バイトより
大きいか否かが判定される。第10図においては、この判
定結果はYESであるため、S12においてデータ格納ポイン
タ32の位置にデータが格納され、S13においてデータ格
納ポインタ32が更新された上で、S14において連続デー
タ格納ポインタ34がデータバッファ22の後端を指示する
状態とされる。
しかし、上記S11の判定結果がNOであった場合には、S
15およびS16においてデータの格納とデータ格納ポイン
タ32の更新とが行われた上で、S17において連続データ
格納ポインタ34とデータ格納ポインタ32とが等しくさ
れ、S18においてオフライン処理が行われる。すなわ
ち、処理部12から割込み信号線16およびインタフェイス
10を経てデータ供給源へデータの供給を停止することを
求める割込み信号が出されるのである。この信号に基づ
いて、データ供給源はデータの供給を停止するのである
が、割込み信号の受信と同時にデータの供給を停止し得
るとは限らず、少量のデータが供給された後にデータの
供給が停止されることがある。この場合には、S2,S5,S
7,S9,S10,S11を経てS15においてデータの格納が行われ
る。データ格納ポインタ32とデータバッファ後端やデー
タバッファ先頭とデータ読出しポインタ28との間に500
バイトの記憶領域が残るようにされているのは、この時
期の格納が支障なく行われるようにするためである。
15およびS16においてデータの格納とデータ格納ポイン
タ32の更新とが行われた上で、S17において連続データ
格納ポインタ34とデータ格納ポインタ32とが等しくさ
れ、S18においてオフライン処理が行われる。すなわ
ち、処理部12から割込み信号線16およびインタフェイス
10を経てデータ供給源へデータの供給を停止することを
求める割込み信号が出されるのである。この信号に基づ
いて、データ供給源はデータの供給を停止するのである
が、割込み信号の受信と同時にデータの供給を停止し得
るとは限らず、少量のデータが供給された後にデータの
供給が停止されることがある。この場合には、S2,S5,S
7,S9,S10,S11を経てS15においてデータの格納が行われ
る。データ格納ポインタ32とデータバッファ後端やデー
タバッファ先頭とデータ読出しポインタ28との間に500
バイトの記憶領域が残るようにされているのは、この時
期の格納が支障なく行われるようにするためである。
なお、一旦オフライン処理が行われた後は、図示しな
いプログラムの実行によってデータバッファ22にデータ
の格納が可能な一定量の記憶領域が生ずるのが待たれ、
一定量の記憶領域が生じた時にデータ供給源へのデータ
の供給を許容する割込み信号が出される。
いプログラムの実行によってデータバッファ22にデータ
の格納が可能な一定量の記憶領域が生ずるのが待たれ、
一定量の記憶領域が生じた時にデータ供給源へのデータ
の供給を許容する割込み信号が出される。
第10図の状態からさらにデータの格納と読出しとが行
われ第11図の状態となった場合には、S2の判定結果がYE
Sとなり、S5の判定の結果はNO、S7の判定結果はYESとな
る。したがって、S8においてデータ格納ポインタ32がデ
ータバッファ22の先頭アドレスを指定する状態とされ
る。データ格納のデータバッファ先頭への復帰が行われ
るのである。続いて行われるS9の判定結果はNOであり、
S19においてデータ格納ポインタ32からデータ読出しポ
インタ28までの間に500バイトより大きい記憶領域が存
在するか否かの判定が行われる。この判定の結果がNOで
あればS15ないしS18が前述の場合と同様に実行されるの
であるが、YESであれば、S20およびS21においてデータ
の格納とデータ格納ポインタ32の更新とが行われた上
で、S22において連続データ格納ポインタ34がデータ読
出しポインタ28より499バイト小さいアドレスを指定す
る状態とされる。第12図にこの状態を示す。
われ第11図の状態となった場合には、S2の判定結果がYE
Sとなり、S5の判定の結果はNO、S7の判定結果はYESとな
る。したがって、S8においてデータ格納ポインタ32がデ
ータバッファ22の先頭アドレスを指定する状態とされ
る。データ格納のデータバッファ先頭への復帰が行われ
るのである。続いて行われるS9の判定結果はNOであり、
S19においてデータ格納ポインタ32からデータ読出しポ
インタ28までの間に500バイトより大きい記憶領域が存
在するか否かの判定が行われる。この判定の結果がNOで
あればS15ないしS18が前述の場合と同様に実行されるの
であるが、YESであれば、S20およびS21においてデータ
の格納とデータ格納ポインタ32の更新とが行われた上
で、S22において連続データ格納ポインタ34がデータ読
出しポインタ28より499バイト小さいアドレスを指定す
る状態とされる。第12図にこの状態を示す。
第12図の状態からさらにデータの格納と読出しとが行
われて、第13図に示すように、データ読出しポインタ28
が連続データ読出しポインタ30と等しくなった場合に
は、第５図のS31の判定結果がYES、S34,S35およびS36の
判定結果がNOとなって、S38において連続データ読出し
ポインタ30が第14図に示すように、データバッファ22の
後端を指示する状態とされる。続いて、S39およびS40に
おいてデータの読出しとデータ読出しポインタ28の更新
とが行われる。
われて、第13図に示すように、データ読出しポインタ28
が連続データ読出しポインタ30と等しくなった場合に
は、第５図のS31の判定結果がYES、S34,S35およびS36の
判定結果がNOとなって、S38において連続データ読出し
ポインタ30が第14図に示すように、データバッファ22の
後端を指示する状態とされる。続いて、S39およびS40に
おいてデータの読出しとデータ読出しポインタ28の更新
とが行われる。
さらにデータの格納と読出しとが行われ、第15図に示
すように、データ読出しポインタ28がデータバッファ22
の後端を指示している連続データ読出しポインタ30と等
しくなれば、S31の判定結果がYES、S34の判定結果がN
O、S35の判定結果がYESとなって、S41においてデータ読
出しポインタ28が第16図に示すようにデータバッファ22
の先頭を指示する状態とされ、S42において連続データ
読出しポインタ30がデータ格納ポインタ32と等しくされ
る。その後、S43およびS44においてデータの読出しとデ
ータ読出しポインタ28の更新とが行われる。
すように、データ読出しポインタ28がデータバッファ22
の後端を指示している連続データ読出しポインタ30と等
しくなれば、S31の判定結果がYES、S34の判定結果がN
O、S35の判定結果がYESとなって、S41においてデータ読
出しポインタ28が第16図に示すようにデータバッファ22
の先頭を指示する状態とされ、S42において連続データ
読出しポインタ30がデータ格納ポインタ32と等しくされ
る。その後、S43およびS44においてデータの読出しとデ
ータ読出しポインタ28の更新とが行われる。
第16図の状態からさらにデータの格納と読出しとが行
われ、再び前記第10図の場合と同様にデータ格納ポイン
タ32が連続データ格納ポインタ34と等しくなった場合に
は、S2,S5,S7,S9を経てS10が実行されるが、この場合の
判定結果はYESにもNOにもなり得る。NOとなった場合に
は、第10図に関して前述したような処理が行われるので
あるが、YESとなった場合にはS23およびS24においてデ
ータの格納とデータ格納ポインタ32の更新とが行われた
後、S25において連続データ格納ポインタ34がデータバ
ッファ22の後端より499バイト小さいアドレスを指定す
る状態とされる。それ以降は以上説明したいずれかの処
理が行われ、データの格納と読出しとが継続されること
となる。
われ、再び前記第10図の場合と同様にデータ格納ポイン
タ32が連続データ格納ポインタ34と等しくなった場合に
は、S2,S5,S7,S9を経てS10が実行されるが、この場合の
判定結果はYESにもNOにもなり得る。NOとなった場合に
は、第10図に関して前述したような処理が行われるので
あるが、YESとなった場合にはS23およびS24においてデ
ータの格納とデータ格納ポインタ32の更新とが行われた
後、S25において連続データ格納ポインタ34がデータバ
ッファ22の後端より499バイト小さいアドレスを指定す
る状態とされる。それ以降は以上説明したいずれかの処
理が行われ、データの格納と読出しとが継続されること
となる。
以上の説明から明らかなように、データ格納に関して
は、データ格納ポインタ32が連続データ格納ポインタ34
と等しくならない限り、S3およびS4から成る単純データ
格納サイクルが実行され、データ格納ポインタ32が連続
データ格納ポインタ34と等しくなった場合にのみ、S5な
いしS25の検査付格納サイクルが実行される。この検査
付格納サイクルにおける検査は、データバッファ22のデ
ータ格納領域をデータバッファ22の先頭へ復帰させる必
要があるか否かを検査する要復帰検査と、データバッフ
ァ22内にデータを格納する余地があるか否かを検査する
格納可能検査とであり、要復帰検査はS7において行わ
れ、格納可能検査はS10,S19またはS11において行われ
る。そして、先頭復帰の必要がある場合には、S8におい
て先頭復帰が行われ、格納可能領域が存在すれば、S25
またはS22において連続データ格納ポインタ34がデータ
読出しポインタ28の指示するアドレスより499バイト小
さいアドレスを指示する状態とされ、あるいはS14にお
いてデータバッファ22の後端を指示する状態とされる。
S25,S22またはS14が単独で実行され、あるいはS8の実行
後にS25,S22またはS14が実行されることによって、次に
S2が実行される場合にその判定結果がNOとなるようにさ
れているのである。
は、データ格納ポインタ32が連続データ格納ポインタ34
と等しくならない限り、S3およびS4から成る単純データ
格納サイクルが実行され、データ格納ポインタ32が連続
データ格納ポインタ34と等しくなった場合にのみ、S5な
いしS25の検査付格納サイクルが実行される。この検査
付格納サイクルにおける検査は、データバッファ22のデ
ータ格納領域をデータバッファ22の先頭へ復帰させる必
要があるか否かを検査する要復帰検査と、データバッフ
ァ22内にデータを格納する余地があるか否かを検査する
格納可能検査とであり、要復帰検査はS7において行わ
れ、格納可能検査はS10,S19またはS11において行われ
る。そして、先頭復帰の必要がある場合には、S8におい
て先頭復帰が行われ、格納可能領域が存在すれば、S25
またはS22において連続データ格納ポインタ34がデータ
読出しポインタ28の指示するアドレスより499バイト小
さいアドレスを指示する状態とされ、あるいはS14にお
いてデータバッファ22の後端を指示する状態とされる。
S25,S22またはS14が単独で実行され、あるいはS8の実行
後にS25,S22またはS14が実行されることによって、次に
S2が実行される場合にその判定結果がNOとなるようにさ
れているのである。
換言すれば、処理部12およびワークエリア20のうちS2
を実行する部分と、データ格納ポインタ32および連続デ
ータ格納ポインタ34とによって連続格納が可能か否かを
判定する連続格納可能判定手段が構成され、処理部12お
よびワークエリア20のうちS5ないしS25の検査付格納サ
イクルを実行する部分により検査付格納処理手段が構成
され、処理部12およびワークエリア20のうちS3およびS4
から成る単純格納サイクルを実行する部分によって単純
格納手段が構成されているのである。
を実行する部分と、データ格納ポインタ32および連続デ
ータ格納ポインタ34とによって連続格納が可能か否かを
判定する連続格納可能判定手段が構成され、処理部12お
よびワークエリア20のうちS5ないしS25の検査付格納サ
イクルを実行する部分により検査付格納処理手段が構成
され、処理部12およびワークエリア20のうちS3およびS4
から成る単純格納サイクルを実行する部分によって単純
格納手段が構成されているのである。
また、データ読出しに関しては、データ読出しポイン
タ28が連続データ読出しポインタ30と等しくない限り、
S32およびS33から成る単純読出しサイクルが実行され、
データ読出しポインタ28が連続データ読出しポインタ30
と等しい場合にのみ、S34ないしS44の検査付読出しサイ
クルが実行される。検査付読出しサイクルにおける検査
は、読出しを行うべき記憶領域をデータバッファ22の先
頭へ復帰させる必要があるか否かを検査する要復帰検査
と、読み出し得るデータが未だデータバッファ22内に残
っているかどうかを検査する読出し可能検査とである。
要復帰検査はS35において行われ、復帰の必要があると
判定された場合には、S41において復帰が行われる。ま
た、読出し検査可能はS34において行われ、読出しが可
能である場合にはS37またはS42において連続データ読出
しポインタ34がデータ格納ポインタ32と等しく設定さ
れ、あるいはS38においてデータバッファ22の後端を指
示する状態に設定されることにより、次にS31において
連続読出しが可能な否かの判定が行われる場合に可能で
あると判定される状態にされる。
タ28が連続データ読出しポインタ30と等しくない限り、
S32およびS33から成る単純読出しサイクルが実行され、
データ読出しポインタ28が連続データ読出しポインタ30
と等しい場合にのみ、S34ないしS44の検査付読出しサイ
クルが実行される。検査付読出しサイクルにおける検査
は、読出しを行うべき記憶領域をデータバッファ22の先
頭へ復帰させる必要があるか否かを検査する要復帰検査
と、読み出し得るデータが未だデータバッファ22内に残
っているかどうかを検査する読出し可能検査とである。
要復帰検査はS35において行われ、復帰の必要があると
判定された場合には、S41において復帰が行われる。ま
た、読出し検査可能はS34において行われ、読出しが可
能である場合にはS37またはS42において連続データ読出
しポインタ34がデータ格納ポインタ32と等しく設定さ
れ、あるいはS38においてデータバッファ22の後端を指
示する状態に設定されることにより、次にS31において
連続読出しが可能な否かの判定が行われる場合に可能で
あると判定される状態にされる。
処理部12およびワークエリア20のS31を実行する部分
と、データ読出しポインタ28および連続データ読出しポ
インタ30とによって連続読出し可能判定手段が構成さ
れ、処理部12およびワークエリア20のS34ないしS44から
成る検査付読出しサイクルを実行する部分によって検査
付読出し手段が構成され、処理部12およびワークエリア
20のS32およびS33から成る単純読出しサイクルを実行す
る部分により単純読出し手段が構成されているのであ
る。
と、データ読出しポインタ28および連続データ読出しポ
インタ30とによって連続読出し可能判定手段が構成さ
れ、処理部12およびワークエリア20のS34ないしS44から
成る検査付読出しサイクルを実行する部分によって検査
付読出し手段が構成され、処理部12およびワークエリア
20のS32およびS33から成る単純読出しサイクルを実行す
る部分により単純読出し手段が構成されているのであ
る。
そして、上記連続読出し可能判定手段と前記連続格納
可能判定手段とにより連続処理可能判定手段が構成さ
れ、上記検査付読出し手段と前記検査付格納手段とによ
り検査付処理手段が構成され、上記単純読出し手段と前
記単純格納手段とにより単純処理手段が構成されてい
る。
可能判定手段とにより連続処理可能判定手段が構成さ
れ、上記検査付読出し手段と前記検査付格納手段とによ
り検査付処理手段が構成され、上記単純読出し手段と前
記単純格納手段とにより単純処理手段が構成されてい
る。
なお、本実施例においては、単純処理可能か否かを判
定するために、連続データ読出しポインタ30および連続
データ格納ポインタ34が設けられており、これらは単純
格納サイクルおよび単純読出しサイクルが実行される間
は更新される必要がないため、単純格納サイクルおよび
単純読出しサイクルが極めて単純となり、その分格納お
よび読出しを高速化し得る特有の効果が得られるのであ
るが、連続格納および連続読出しが可能であるか否かの
判定を行うために、連続格納および連続読出しの可能な
記憶領域の大きさをそれぞれ記憶する連続格納可能量メ
モリおよび連続読出し可能量メモリを設け、これらの記
憶内容が設定値より大きいか否かを判定することによ
り、連続格納あるいは連続読出しが可能であるか否かの
判定を行うようにすることも可能である。
定するために、連続データ読出しポインタ30および連続
データ格納ポインタ34が設けられており、これらは単純
格納サイクルおよび単純読出しサイクルが実行される間
は更新される必要がないため、単純格納サイクルおよび
単純読出しサイクルが極めて単純となり、その分格納お
よび読出しを高速化し得る特有の効果が得られるのであ
るが、連続格納および連続読出しが可能であるか否かの
判定を行うために、連続格納および連続読出しの可能な
記憶領域の大きさをそれぞれ記憶する連続格納可能量メ
モリおよび連続読出し可能量メモリを設け、これらの記
憶内容が設定値より大きいか否かを判定することによ
り、連続格納あるいは連続読出しが可能であるか否かの
判定を行うようにすることも可能である。
この場合、第17図に示すように、RAMに連続データ読
出しポインタ30および連続データ格納ポインタ34に代え
て、連続読出し可能量メモリ40および連続格納可能量メ
モリ42を設けるとともに、データ格納およびデータ読出
しに関するプログラムをそれぞれ第18図および第19図に
示すように変更すればよい。第18図においては、連続格
納が可能か否かの判定ステップS51と、連続格納可能量
の更新ステップS54を含む単純格納サイクルとのみが記
載され、検査付格納サイクルは省略されているが、この
検査付格納サイクルにおいて連続格納可能量メモリ42の
設定が前記連続データ格納ポインタの設定とほぼ同様に
行われ、連続格納可能量メモリ42の更新も上記単純格納
サイクルの場合と同様に行われる。第19図に示すデータ
読出しに関しても同様である。
出しポインタ30および連続データ格納ポインタ34に代え
て、連続読出し可能量メモリ40および連続格納可能量メ
モリ42を設けるとともに、データ格納およびデータ読出
しに関するプログラムをそれぞれ第18図および第19図に
示すように変更すればよい。第18図においては、連続格
納が可能か否かの判定ステップS51と、連続格納可能量
の更新ステップS54を含む単純格納サイクルとのみが記
載され、検査付格納サイクルは省略されているが、この
検査付格納サイクルにおいて連続格納可能量メモリ42の
設定が前記連続データ格納ポインタの設定とほぼ同様に
行われ、連続格納可能量メモリ42の更新も上記単純格納
サイクルの場合と同様に行われる。第19図に示すデータ
読出しに関しても同様である。
また、上記２実施例においては、データの格納と読出
しとの両方に関して本発明が適用されているが、いずれ
か一方についてのみ本発明を適用しても相応の効果が得
られる。
しとの両方に関して本発明が適用されているが、いずれ
か一方についてのみ本発明を適用しても相応の効果が得
られる。
その他、いちいち例示することはしないが、当業者の
知識に基づいて種々の変形，改良を施した態様で、本発
明を実施することができる。
知識に基づいて種々の変形，改良を施した態様で、本発
明を実施することができる。
第１図は本発明の構成を概念的に示すブロック図であ
る。第２図は本発明をレーザプリンタのデータバッファ
リング装置に適した場合の一実施例を示すブロック図で
ある。第３図ないし第５図はそれぞれ、上記レーザプリ
ンタの処理部の制御プログラムのうち、本発明に関連の
深い部分のみを取り出して示すフローチャートである。
第６図ないし第16図はそれぞれ上記データバッファリン
グ装置におけるデータの格納，読出しの状況を示す説明
図である。第17図は本発明の別の実施例であるデータバ
ッファリング装置の一部を示す図であり、第18図および
第19図はそれぞれ上記別の実施例におけるフローチャー
トの一部を示す図である。 22:データバッファ 28:データ読出しポインタ 30:連続データ読出しポインタ 32:データ格納ポインタ 34:連続データ格納ポインタ 40:連続読出し可能量メモリ 42:連続格納可能量メモリ
る。第２図は本発明をレーザプリンタのデータバッファ
リング装置に適した場合の一実施例を示すブロック図で
ある。第３図ないし第５図はそれぞれ、上記レーザプリ
ンタの処理部の制御プログラムのうち、本発明に関連の
深い部分のみを取り出して示すフローチャートである。
第６図ないし第16図はそれぞれ上記データバッファリン
グ装置におけるデータの格納，読出しの状況を示す説明
図である。第17図は本発明の別の実施例であるデータバ
ッファリング装置の一部を示す図であり、第18図および
第19図はそれぞれ上記別の実施例におけるフローチャー
トの一部を示す図である。 22:データバッファ 28:データ読出しポインタ 30:連続データ読出しポインタ 32:データ格納ポインタ 34:連続データ格納ポインタ 40:連続読出し可能量メモリ 42:連続格納可能量メモリ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−64470（ＪＰ，Ａ) 特開 昭58−22440（ＪＰ，Ａ) 特開 昭61−136126（ＪＰ，Ａ) 特開 昭64−21527（ＪＰ，Ａ) 特開 昭64−53226（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 3/12 G06F 13/38
Claims (1)
- 【請求項１】限られた記憶領域に順次データが格納さ
れ、かつ、格納された順序で読み出されるデータバッフ
ァと、 そのデータバッファに対するデータの格納と読出しとの
少なくとも一方の処理に関して、連続処理可能か否かを
判定する連続処理可能判定手段と、 その連続処理可能判定手段が連続処理不可と判定した場
合に、前記少なくとも一方の処理を行うべき記憶領域を
前記データバッファの先頭へ復帰させる必要の有無を検
査する要復帰検査および前記少なくとも一方の処理が可
能な処理可能領域の有無を検査する処理可能検査を行
い、先頭への復帰が必要であれば先頭へ復帰させ、処理
可能領域があれば前記連続処理可能判定手段を連続処理
可能と判定する状態とし、かつ、前記少なくとも一方の
処理を行う検査付処理手段と、 前記連続処理可能判定手段が連続処理可能と判定した場
合に、前記両検査を行うことなく前記少なくとも一方の
処理を行う単純処理手段と を含むことを特徴とするデータバッファリング装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1053222A JP2789648B2 (ja) | 1989-03-06 | 1989-03-06 | データバッファリング装置 |
| FR9002708A FR2643994B1 (fr) | 1989-03-06 | 1990-03-05 | Dispositif pour tamponner des donnees |
| US08/054,821 US5293490A (en) | 1989-03-06 | 1993-04-30 | Data buffering device having simple data reading and/or storing function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1053222A JP2789648B2 (ja) | 1989-03-06 | 1989-03-06 | データバッファリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02231624A JPH02231624A (ja) | 1990-09-13 |
| JP2789648B2 true JP2789648B2 (ja) | 1998-08-20 |
Family
ID=12936797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1053222A Expired - Fee Related JP2789648B2 (ja) | 1989-03-06 | 1989-03-06 | データバッファリング装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2789648B2 (ja) |
| FR (1) | FR2643994B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0482848B1 (en) * | 1990-10-22 | 1996-06-12 | Canon Kabushiki Kaisha | Image recording apparatus |
| JP2845384B2 (ja) * | 1991-11-14 | 1999-01-13 | キヤノン株式会社 | 画像処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717049A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Direct memory access controlling circuit and data processing system |
-
1989
- 1989-03-06 JP JP1053222A patent/JP2789648B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-05 FR FR9002708A patent/FR2643994B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2643994A1 (fr) | 1990-09-07 |
| FR2643994B1 (fr) | 1993-02-05 |
| JPH02231624A (ja) | 1990-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
| US5287471A (en) | Data transfer controller using direct memory access method | |
| JP2789648B2 (ja) | データバッファリング装置 | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPH01188354A (ja) | フォントキャッシュ制御方式 | |
| JPH0696007A (ja) | Ｄｍａ転送方式 | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| EP0410382A2 (en) | Data transfer controller using direct memory access method | |
| JP2728534B2 (ja) | バイト位置識別コード設定処理方式 | |
| JP2803552B2 (ja) | データ受信装置 | |
| JP2591021B2 (ja) | 文字パターン発生方式 | |
| JP2768352B2 (ja) | 図形描画処理システム | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPS61131047A (ja) | パイプライン制御方式 | |
| JP2907436B2 (ja) | パターン情報処理装置及び方法 | |
| JPH05257449A (ja) | 半導体装置 | |
| JPS6150190A (ja) | 高速ビツトマツプ展開装置 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPH01233628A (ja) | メモリアドレス変換制御回路 | |
| JPH06305197A (ja) | ステータスレジスタを有する電子装置 | |
| JPH0675898A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH05225049A (ja) | 制御装置 | |
| JPH04265767A (ja) | 文字展開制御方式 | |
| JPH04237345A (ja) | メモリアクセス方式 | |
| JPH0512097A (ja) | メモリアクセス方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |