JPH0675898A - ダイレクトメモリアクセスコントローラ - Google Patents
ダイレクトメモリアクセスコントローラInfo
- Publication number
- JPH0675898A JPH0675898A JP24727792A JP24727792A JPH0675898A JP H0675898 A JPH0675898 A JP H0675898A JP 24727792 A JP24727792 A JP 24727792A JP 24727792 A JP24727792 A JP 24727792A JP H0675898 A JPH0675898 A JP H0675898A
- Authority
- JP
- Japan
- Prior art keywords
- command
- dmac
- cpu
- terminal
- access controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 Ｉ／Ｏ機器に対するコマンド発行をＣＰＵに
代わってＤＭＡＣに行わせることにより、ＣＰＵの利用
効率を上げ、システム全体の性能を向上させるととも
に、プログラミングの簡素化を図る。 【構成】 入出力機器とのデータ転送に使用するダイレ
クトメモリアクセスコントローラ１５に、コマンド列を
読み込んで入出力機器へコマンド発行する機能と、入出
力機器が発行されたコマンドが処理されるまで待機させ
る機能と、入出力機器からエラーステータスが出力され
たかどうか判断する機能とを備えており、入出力機器と
のデータアクセス前に必要なコマンド発行をＣＰＵに代
わって実行する。
代わってＤＭＡＣに行わせることにより、ＣＰＵの利用
効率を上げ、システム全体の性能を向上させるととも
に、プログラミングの簡素化を図る。 【構成】 入出力機器とのデータ転送に使用するダイレ
クトメモリアクセスコントローラ１５に、コマンド列を
読み込んで入出力機器へコマンド発行する機能と、入出
力機器が発行されたコマンドが処理されるまで待機させ
る機能と、入出力機器からエラーステータスが出力され
たかどうか判断する機能とを備えており、入出力機器と
のデータアクセス前に必要なコマンド発行をＣＰＵに代
わって実行する。
Description
【０００１】
【産業上の利用分野】本発明は、入出力機器とのデータ
転送に使用するダイレクトメモリアクセスコントローラ
に関し、特に、コマンド発行が必要な入出力機器とのデ
ータ転送時に使用されるダイレクトメモリアクセスコン
トローラに関する。
転送に使用するダイレクトメモリアクセスコントローラ
に関し、特に、コマンド発行が必要な入出力機器とのデ
ータ転送時に使用されるダイレクトメモリアクセスコン
トローラに関する。
【０００２】
【従来の技術】従来、この種のダイレクトメモリアクセ
スコントローラ（以下、ＤＭＡＣと略す）を使用した入
出力機器からのデータを転送するシステムは、図６に示
すように、ＤＭＡＣ１５からＣＰＵホールド要求信号Ｈ
ＬＤＲＱ６がＣＰＵ１のホールド端子ＨＬＤＲＱ５に接
続され、ＣＰＵ１からのＨＬＤＡＫ端子４がＤＭＡＣ１
５のＨＬＤＡＫ端子７に接続されていた。
スコントローラ（以下、ＤＭＡＣと略す）を使用した入
出力機器からのデータを転送するシステムは、図６に示
すように、ＤＭＡＣ１５からＣＰＵホールド要求信号Ｈ
ＬＤＲＱ６がＣＰＵ１のホールド端子ＨＬＤＲＱ５に接
続され、ＣＰＵ１からのＨＬＤＡＫ端子４がＤＭＡＣ１
５のＨＬＤＡＫ端子７に接続されていた。
【０００３】一方、入出力機器１６（以下、Ｉ／Ｏ機器
と略す）からのＤＭＡリクエスト端子ＤＭＡＲＱ１８が
ＤＭＡＣ１５のＤＭＡリクエスト端子ＤＭＡＲＱ１１に
接続されていた。また、Ｉ／Ｏ機器１６へのＤＭＡアク
ノリッジ端子ＤＭＡＡＫ１２はＩ／Ｏ機器１６のＤＭＡ
アクノリッジ端子ＤＭＡＡＫ１７に接続されていた。
と略す）からのＤＭＡリクエスト端子ＤＭＡＲＱ１８が
ＤＭＡＣ１５のＤＭＡリクエスト端子ＤＭＡＲＱ１１に
接続されていた。また、Ｉ／Ｏ機器１６へのＤＭＡアク
ノリッジ端子ＤＭＡＡＫ１２はＩ／Ｏ機器１６のＤＭＡ
アクノリッジ端子ＤＭＡＡＫ１７に接続されていた。
【０００４】各データバス端子３，１４，２０はデータ
バス２５に接続されていた。また、各アドレスバス端子
２，１３，２１はアドレスバス２６に接続されていた。
Ｉ／Ｏ機器１６からのコマンド処理完了を示す信号を出
力する端子１９はＣＰＵのＩＮＴ端子２８に接続されて
いた。
バス２５に接続されていた。また、各アドレスバス端子
２，１３，２１はアドレスバス２６に接続されていた。
Ｉ／Ｏ機器１６からのコマンド処理完了を示す信号を出
力する端子１９はＣＰＵのＩＮＴ端子２８に接続されて
いた。
【０００５】従来例によるＤＭＡＣを使用して入出力機
器からのデータをメモリに入出力するシステムにおける
動作のフローチャートを図７に示す。このフローチャー
トは、入出力機器からメモリに対してデータをリードす
る場合の動作である。
器からのデータをメモリに入出力するシステムにおける
動作のフローチャートを図７に示す。このフローチャー
トは、入出力機器からメモリに対してデータをリードす
る場合の動作である。
【０００６】最初に何らかのタスクからのＩ／Ｏ機器デ
ータのリード要求が発生すると、ＣＰＵはＩ／Ｏ機器に
対しデータを読み出したいという要求をコマンドとして
Ｉ／Ｏ機器に発行する。Ｉ／Ｏ機器内では、このコマン
ドを解釈し、リード動作を行うための準備を行ない、準
備が完了すると、図６でのＩＯＲＥＡＤＹ端子１９をア
クティブにするとともに、ステータスをステータスレジ
スタに設定する。このＩＯＲＥＡＤＹ端子はＣＰＵ１の
ＩＮＴ端子２８に接続されているので、ＣＰＵに割り込
みが発生する。
ータのリード要求が発生すると、ＣＰＵはＩ／Ｏ機器に
対しデータを読み出したいという要求をコマンドとして
Ｉ／Ｏ機器に発行する。Ｉ／Ｏ機器内では、このコマン
ドを解釈し、リード動作を行うための準備を行ない、準
備が完了すると、図６でのＩＯＲＥＡＤＹ端子１９をア
クティブにするとともに、ステータスをステータスレジ
スタに設定する。このＩＯＲＥＡＤＹ端子はＣＰＵ１の
ＩＮＴ端子２８に接続されているので、ＣＰＵに割り込
みが発生する。
【０００７】ＣＰＵは、コマンドをＩ／Ｏ機器に対して
発行したあと割り込みが発生するまで待機している。割
り込みが発生すると、ＣＰＵはＩ／Ｏ機器からステータ
スレジスタを読み出し、それがエラー発生を示すもので
なければ、ＣＰＵはＤＭＡＣに転送先アドレスと転送バ
イト数とを設定し、ＤＭＡ転送を許可する。Ｉ／Ｏ機器
はリード動作を実行し、データを取り出すと、図６にお
けるＤＭＡＲＱ１８をアクティブにし、ＤＭＡＣ１５か
らＤＭＡＡＫ１２が入力されたのち、Ｉ／Ｏ機器からの
データ転送を実行する。
発行したあと割り込みが発生するまで待機している。割
り込みが発生すると、ＣＰＵはＩ／Ｏ機器からステータ
スレジスタを読み出し、それがエラー発生を示すもので
なければ、ＣＰＵはＤＭＡＣに転送先アドレスと転送バ
イト数とを設定し、ＤＭＡ転送を許可する。Ｉ／Ｏ機器
はリード動作を実行し、データを取り出すと、図６にお
けるＤＭＡＲＱ１８をアクティブにし、ＤＭＡＣ１５か
らＤＭＡＡＫ１２が入力されたのち、Ｉ／Ｏ機器からの
データ転送を実行する。
【０００８】
【発明が解決しようとする課題】上述した従来のダイレ
クトメモリアクセスコントローラを使用したシステムで
は、ＤＭＡ転送前にＩ／Ｏ機器に対してコマンドを発行
する必要があるＩ／Ｏ機器の場合は、ＣＰＵからＩ／Ｏ
機器に対してコマンドを発行し、そのコマンド処理が終
了するまで割り込み待ちをし、割り込みが発生したらエ
ラーが発生していないかステータスリードを行ない、エ
ラーがない場合にはじめてＤＭＡ転送を行うことによっ
てＩ／Ｏ機器からデータ転送を実施することが可能にな
る。
クトメモリアクセスコントローラを使用したシステムで
は、ＤＭＡ転送前にＩ／Ｏ機器に対してコマンドを発行
する必要があるＩ／Ｏ機器の場合は、ＣＰＵからＩ／Ｏ
機器に対してコマンドを発行し、そのコマンド処理が終
了するまで割り込み待ちをし、割り込みが発生したらエ
ラーが発生していないかステータスリードを行ない、エ
ラーがない場合にはじめてＤＭＡ転送を行うことによっ
てＩ／Ｏ機器からデータ転送を実施することが可能にな
る。
【０００９】ＤＭＡ転送前にＣＰＵからＩ／Ｏ機器にコ
マンドを毎回発行し、割り込み待ちを行うのはＣＰＵの
利用効率が低下するとともに、フィルムが繁雑になると
いう問題点がある。
マンドを毎回発行し、割り込み待ちを行うのはＣＰＵの
利用効率が低下するとともに、フィルムが繁雑になると
いう問題点がある。
【００１０】本発明の目的は、Ｉ／Ｏ機器に対するコマ
ンド発行をＣＰＵに代わってＤＭＡＣに行わせることに
より、ＣＰＵの利用効率を上げ、システム全体の性能を
向上させるとともに、プログラムの簡素化、およびＩ／
Ｏ機器に対するコマンド発行の高速化を図るダイレクト
メモリアクセスコントローラを提供することにある。
ンド発行をＣＰＵに代わってＤＭＡＣに行わせることに
より、ＣＰＵの利用効率を上げ、システム全体の性能を
向上させるとともに、プログラムの簡素化、およびＩ／
Ｏ機器に対するコマンド発行の高速化を図るダイレクト
メモリアクセスコントローラを提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るダイレクトメモリアクセスコントロー
ラは、コマンド発行機能を有し、入出力機器とのデータ
転送に使用するダイレクトメモリアクセスコントローラ
であって、コマンド発行機能は、コマンド列を読み込ん
で入出力機器へコマンド発行し、入出力機器に対するコ
マンド発行を実行するものである。
め、本発明に係るダイレクトメモリアクセスコントロー
ラは、コマンド発行機能を有し、入出力機器とのデータ
転送に使用するダイレクトメモリアクセスコントローラ
であって、コマンド発行機能は、コマンド列を読み込ん
で入出力機器へコマンド発行し、入出力機器に対するコ
マンド発行を実行するものである。
【００１２】また、入出力機器が発行されたコマンドが
処理されるまで待機させ、入出力機器に対するコマンド
処理終了待ちを実行する機能を有するものである。
処理されるまで待機させ、入出力機器に対するコマンド
処理終了待ちを実行する機能を有するものである。
【００１３】また、入出力機器からエラーステータスが
出力されたかどうか判断し、入出力機器に対するエラー
ステータスチェックを実行する機能を有するものであ
る。
出力されたかどうか判断し、入出力機器に対するエラー
ステータスチェックを実行する機能を有するものであ
る。
【００１４】
【作用】本発明は、Ｉ／Ｏ機器に対して発行するコマン
ド列を、ＣＰＵに代えてコマンド処理制御により発行
し、Ｉ／Ｏ機器からのデータ転送前のコマンド発行およ
びコマンド処理完了のためのＣＰＵの待機、およびＣＰ
Ｕによるステータスチェックを不必要としたものであ
る。
ド列を、ＣＰＵに代えてコマンド処理制御により発行
し、Ｉ／Ｏ機器からのデータ転送前のコマンド発行およ
びコマンド処理完了のためのＣＰＵの待機、およびＣＰ
Ｕによるステータスチェックを不必要としたものであ
る。
【００１５】
【実施例】以下、本発明を図により説明する。
【００１６】（実施例１）図１は、本発明の実施例１を
示すブロック図である。図１において、本発明は、コマ
ンド処理制御部８と、コマンドバッファ２４とを付加し
たものである。
示すブロック図である。図１において、本発明は、コマ
ンド処理制御部８と、コマンドバッファ２４とを付加し
たものである。
【００１７】ＣＰＵ１のアドレス端子２はアドレスバス
２６に接続され、データ端子３はデータバス２５に接続
されている。ＣＰＵ１のＨＬＤＲＱ端子５がＤＭＡＣ１
５のＨＬＤＲＱ端子６と接続されている。ＣＰＵ１がバ
スホールドしたことを外部に知らせる信号を出力するＨ
ＬＤＡＫ端子４がＤＭＡＣ１５のＨＬＤＡＫ端子７に接
続されている。
２６に接続され、データ端子３はデータバス２５に接続
されている。ＣＰＵ１のＨＬＤＲＱ端子５がＤＭＡＣ１
５のＨＬＤＲＱ端子６と接続されている。ＣＰＵ１がバ
スホールドしたことを外部に知らせる信号を出力するＨ
ＬＤＡＫ端子４がＤＭＡＣ１５のＨＬＤＡＫ端子７に接
続されている。
【００１８】ＤＭＡＣ１５内に設けたコマンド処理制御
部８のＩＯＲＥＡＤＹ端子９はＩ／Ｏ機器１６のＩＯＲ
ＥＡＤＹ端子１９に接続されている。Ｉ／Ｏ機器のＤＭ
ＡＲＱ端子１８はＤＭＡＣ１５内に設けたＤＭＡ制御部
１０のＤＭＡＲＱ端子１１に接続されている。Ｉ／Ｏ機
器のＤＭＡＡＫ端子１７はＤＭＡ制御部１０のＤＭＡＡ
Ｋ端子１２に接続されている。ＤＭＡ制御部１０のアド
レス端子１３はアドレスバス２６に接続されており、デ
ータ端子１４はデータバス２５に接続されている。コマ
ンドバッファ２４のアドレス端子２３はアドレスバス２
６に接続され、データ端子２２はデータバス２５に接続
されている。
部８のＩＯＲＥＡＤＹ端子９はＩ／Ｏ機器１６のＩＯＲ
ＥＡＤＹ端子１９に接続されている。Ｉ／Ｏ機器のＤＭ
ＡＲＱ端子１８はＤＭＡＣ１５内に設けたＤＭＡ制御部
１０のＤＭＡＲＱ端子１１に接続されている。Ｉ／Ｏ機
器のＤＭＡＡＫ端子１７はＤＭＡ制御部１０のＤＭＡＡ
Ｋ端子１２に接続されている。ＤＭＡ制御部１０のアド
レス端子１３はアドレスバス２６に接続されており、デ
ータ端子１４はデータバス２５に接続されている。コマ
ンドバッファ２４のアドレス端子２３はアドレスバス２
６に接続され、データ端子２２はデータバス２５に接続
されている。
【００１９】本発明の実施例１の動作を説明したのが図
２および図３である。この図は、Ｉ／Ｏ機器からデータ
をリードする場合の処理フローである。図２はＣＰＵの
行う処理の内容、図３は本実施例によるＤＭＡＣの処理
内容である。
２および図３である。この図は、Ｉ／Ｏ機器からデータ
をリードする場合の処理フローである。図２はＣＰＵの
行う処理の内容、図３は本実施例によるＤＭＡＣの処理
内容である。
【００２０】図２において、他タスクからのＩ／Ｏ機器
データリード要求が発生すると、ＣＰＵ１はＤＭＡＣ１
５にＤＭＡ転送を許可する。転送を許可したあとは、処
理はＤＭＡＣ１５に移る。
データリード要求が発生すると、ＣＰＵ１はＤＭＡＣ１
５にＤＭＡ転送を許可する。転送を許可したあとは、処
理はＤＭＡＣ１５に移る。
【００２１】ＤＭＡＣ１５の処理が図３である。ＤＭＡ
転送が許可されると、ＤＭＡＣ１５は、まずＣＰＵ１に
対しＨＬＤＲＱ端子６をアクティブにすることにより、
ＣＰＵ１にバスホールドすることを要求する。ＣＰＵ１
は、バスホールドすると、ＨＬＤＡＫ端子４をアクティ
ブにする。
転送が許可されると、ＤＭＡＣ１５は、まずＣＰＵ１に
対しＨＬＤＲＱ端子６をアクティブにすることにより、
ＣＰＵ１にバスホールドすることを要求する。ＣＰＵ１
は、バスホールドすると、ＨＬＤＡＫ端子４をアクティ
ブにする。
【００２２】ＣＰＵ１がバスホールドすると、ＤＭＡＣ
１５はコマンド処理が必要かどうか判断する。コマンド
処理が必要な場合は、ＤＭＡＣ１５はコマンド処理の内
容が記述されているコマンドバッファ２４の先頭アドレ
スをセットし、メモリからコマンドの内容を読み出す。
コマンドバッファ２４には、転送するコマンド列と、ス
テータスリードの有無、ステータスリードを行う必要が
あるときには、正常終了を示すステータスコードも記述
されている。読み出されたコマンドの内容をＤＭＡＣ１
５内部のコマンド制御部１０で解析し、Ｉ／Ｏ機器へコ
マンド出力が必要なのかどうか、また、Ｉ／Ｏ機器から
ステータスリードが必要なのかどうか、また、ステータ
スリードが必要な場合はＩＯＲＥＡＤＹがアクティブに
なってＩ／Ｏ機器内でコマンド処理が終了し、ステータ
スをリードするタイミングかどうかを判断する。そして
最後にコマンド処理が継続するかどうか調べ、継続する
のであればこれらの一連の処理を繰り返す。
１５はコマンド処理が必要かどうか判断する。コマンド
処理が必要な場合は、ＤＭＡＣ１５はコマンド処理の内
容が記述されているコマンドバッファ２４の先頭アドレ
スをセットし、メモリからコマンドの内容を読み出す。
コマンドバッファ２４には、転送するコマンド列と、ス
テータスリードの有無、ステータスリードを行う必要が
あるときには、正常終了を示すステータスコードも記述
されている。読み出されたコマンドの内容をＤＭＡＣ１
５内部のコマンド制御部１０で解析し、Ｉ／Ｏ機器へコ
マンド出力が必要なのかどうか、また、Ｉ／Ｏ機器から
ステータスリードが必要なのかどうか、また、ステータ
スリードが必要な場合はＩＯＲＥＡＤＹがアクティブに
なってＩ／Ｏ機器内でコマンド処理が終了し、ステータ
スをリードするタイミングかどうかを判断する。そして
最後にコマンド処理が継続するかどうか調べ、継続する
のであればこれらの一連の処理を繰り返す。
【００２３】コマンド処理が必要なければ、ＤＭＡＣ制
御部１０内でリードデータをメモリのどの番地に格納す
るのかを指定するための転送先アドレスを設定し、転送
するデータのバイト数を設定し、ＤＭＡＣ１５とＩ／Ｏ
機器間のデータ転送を開始する。転送が終了すると、Ｃ
ＰＵのホールドを解除し、すべての処理が終了する。
御部１０内でリードデータをメモリのどの番地に格納す
るのかを指定するための転送先アドレスを設定し、転送
するデータのバイト数を設定し、ＤＭＡＣ１５とＩ／Ｏ
機器間のデータ転送を開始する。転送が終了すると、Ｃ
ＰＵのホールドを解除し、すべての処理が終了する。
【００２４】（実施例２）図４は、本発明の実施例２を
示すブロック図である。
示すブロック図である。
【００２５】本実施例は、コマンド列が記述されている
コマンドバッファを、メモリ中でなく、ＤＭＡＣ内部の
コマンドデータレジスタファイル２７内に持たせてい
る。
コマンドバッファを、メモリ中でなく、ＤＭＡＣ内部の
コマンドデータレジスタファイル２７内に持たせてい
る。
【００２６】本発明の実施例２のＤＭＡＣでの動作を説
明したのが図５である。実施例２では、コマンドバッフ
ァがＤＭＡＣ内部にある。実施例１では、コマンドバッ
ファがメモリ中にあったので、コマンドバッファの内容
をＤＭＡＣが読み出すためにはＣＰＵをホールドさせる
必要があった。しかし、実施例２では、コマンドバッフ
ァがＤＭＡＣ内部にあるので、ＣＰＵへのホールド要求
は図５においてコマンド処理が終了した後である。つま
り、コマンド発行中でもＣＰＵ処理を並行して動作させ
ることができ、システム性能が向上するという利点があ
る。
明したのが図５である。実施例２では、コマンドバッフ
ァがＤＭＡＣ内部にある。実施例１では、コマンドバッ
ファがメモリ中にあったので、コマンドバッファの内容
をＤＭＡＣが読み出すためにはＣＰＵをホールドさせる
必要があった。しかし、実施例２では、コマンドバッフ
ァがＤＭＡＣ内部にあるので、ＣＰＵへのホールド要求
は図５においてコマンド処理が終了した後である。つま
り、コマンド発行中でもＣＰＵ処理を並行して動作させ
ることができ、システム性能が向上するという利点があ
る。
【００２７】
【発明の効果】以上説明したように、本発明は従来のダ
イレクトアクティブコントローラに入出力機器に対する
コマンド発行機能を設けることにより、入出力機器から
のデータ転送時にＣＰＵからコマンドを発行し、コマン
ド処理が終了するまでＣＰＵをストップさせ、その後ス
テータスリードおよびステータスチェックを行う必要が
ないために、ＣＰＵの利用効率が向上し、システム性能
が向上するとともに、プログラミングが簡素になるとい
う効果がある。
イレクトアクティブコントローラに入出力機器に対する
コマンド発行機能を設けることにより、入出力機器から
のデータ転送時にＣＰＵからコマンドを発行し、コマン
ド処理が終了するまでＣＰＵをストップさせ、その後ス
テータスリードおよびステータスチェックを行う必要が
ないために、ＣＰＵの利用効率が向上し、システム性能
が向上するとともに、プログラミングが簡素になるとい
う効果がある。
【図１】本発明の実施例１を示すブロック図である。
【図２】本発明の実施例１において入出力機器からのデ
ータリード時のＣＰＵ処理フローを示す図である。
ータリード時のＣＰＵ処理フローを示す図である。
【図３】実施例１のＤＭＡＣでの処理フローを示す図で
ある。
ある。
【図４】本発明の実施例２を示すブロック図である。
【図５】実施例２のＤＭＡＣでの処理フローを示す図で
ある。
ある。
【図６】従来例を示すブロック図である。
【図７】従来例の処理フローを示す図である。
１ ＣＰＵ ２ アドレス端子 ３ データ端子 ４ ホールドアクノリッジ端子 ５ ＨＬＤＲＱ端子 ６ ＨＬＤＲＱ端子 ７ ＨＬＤＡＫ端子 ８ コマンド処理制御部 ９ Ｉ／Ｏ処理完了端子 １０ ＤＭＡ制御部 １１ ＤＭＡＲＱ端子 １２ ＤＭＡＡＫ端子 １３ アドレス端子 １４ データ端子 １５ ダイレクトメモリアクセスコントローラ １６ 入出力機器 １７ ＤＭＡＡＫ端子 １８ ＤＭＡＲＱ端子 １９ コマンド処理完了端子 ２０ データバス ２１ アドレスバス ２２ データ端子 ２３ アドレス端子 ２４ コマンドバッファメモリ ２５ データバス ２６ アドレスバス ２７ コマンドデータレジスタファイル ２８ 割り込み端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】ＤＭＡ転送前にＣＰＵからＩ／Ｏ機器にコ
マンドを毎回発行し、割り込み待ちを行うのはＣＰＵの
利用効率が低下するとともに、処理が繁雑になるという
問題点がある。
マンドを毎回発行し、割り込み待ちを行うのはＣＰＵの
利用効率が低下するとともに、処理が繁雑になるという
問題点がある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】
【発明の効果】以上説明したように、本発明は従来のダ
イレクトメモリアクセスコントローラに入出力機器に対
するコマンド発行機能を設けることにより、入出力機器
からのデータ転送時にＣＰＵからコマンドを発行し、コ
マンド処理が終了するまでＣＰＵをストップさせ、その
後ステータスリードおよびステータスチェックを行う必
要がないために、ＣＰＵの利用効率が向上し、システム
性能が向上するとともに、プログラミングが簡素になる
という効果がある。
イレクトメモリアクセスコントローラに入出力機器に対
するコマンド発行機能を設けることにより、入出力機器
からのデータ転送時にＣＰＵからコマンドを発行し、コ
マンド処理が終了するまでＣＰＵをストップさせ、その
後ステータスリードおよびステータスチェックを行う必
要がないために、ＣＰＵの利用効率が向上し、システム
性能が向上するとともに、プログラミングが簡素になる
という効果がある。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (3)
- 【請求項１】 コマンド発行機能を有し、入出力機器と
のデータ転送に使用するダイレクトメモリアクセスコン
トローラであって、 コマンド発行機能は、コマンド列を読み込んで入出力機
器へコマンド発行し、入出力機器に対するコマンド発行
を実行するものであることを特徴とするダイレクトメモ
リアクセスコントローラ。 - 【請求項２】 入出力機器が発行されたコマンドが処理
されるまで待機させ、入出力機器に対するコマンド処理
終了待ちを実行する機能を有することを特徴とする請求
項１に記載のダイレクトメモリアクセスコントローラ。 - 【請求項３】 入出力機器からエラーステータスが出力
されたかどうか判断し、入出力機器に対するエラーステ
ータスチェックを実行する機能を有することを特徴とす
る請求項１及び２に記載のダイレクトメモリアクセスコ
ントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24727792A JPH0675898A (ja) | 1992-08-24 | 1992-08-24 | ダイレクトメモリアクセスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24727792A JPH0675898A (ja) | 1992-08-24 | 1992-08-24 | ダイレクトメモリアクセスコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675898A true JPH0675898A (ja) | 1994-03-18 |
Family
ID=17161073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24727792A Pending JPH0675898A (ja) | 1992-08-24 | 1992-08-24 | ダイレクトメモリアクセスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675898A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7617330B2 (en) | 2001-04-26 | 2009-11-10 | The Boeing Company | System and method for preloading a bus controller with command schedule |
-
1992
- 1992-08-24 JP JP24727792A patent/JPH0675898A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7617330B2 (en) | 2001-04-26 | 2009-11-10 | The Boeing Company | System and method for preloading a bus controller with command schedule |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659759A (en) | Data processing device having improved interrupt controller to process interrupts of different priority levels | |
| JP2829091B2 (ja) | データ処理システム | |
| EP0464615A2 (en) | Microcomputer equipped with DMA controller | |
| JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
| JPH0675898A (ja) | ダイレクトメモリアクセスコントローラ | |
| JP2669911B2 (ja) | Ｄｍａコントローラおよび情報処理システム | |
| EP0614148B1 (en) | Data processing apparatus | |
| EP0560393A1 (en) | Microprocessor and data processing system with register file | |
| US11714608B2 (en) | Device and method for handling programming language function | |
| JPS59144955A (ja) | 情報処理装置 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2768352B2 (ja) | 図形描画処理システム | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JP2562474B2 (ja) | マルチｃｐｕシステムのアダプタ及びその制御方法 | |
| JP2504570B2 (ja) | 記憶領域の書き込み検査処理方法 | |
| JPH0619817A (ja) | 通信プロセッサ | |
| JP2594673B2 (ja) | データ処理方法 | |
| JPH05216808A (ja) | データ処理装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH0635716A (ja) | マイクロプロセッサ | |
| JPH0756846A (ja) | 入出力制御装置及びマイクロプロセッサ及びデータ処理システム並びにデータの転送方法 | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPH0468458A (ja) | データ通信処理装置 | |
| JPH0682348B2 (ja) | 入出力制御方式 |