DE3126363C2 - Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern - Google Patents

Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern

Info

Publication number
DE3126363C2
DE3126363C2 DE3126363A DE3126363A DE3126363C2 DE 3126363 C2 DE3126363 C2 DE 3126363C2 DE 3126363 A DE3126363 A DE 3126363A DE 3126363 A DE3126363 A DE 3126363A DE 3126363 C2 DE3126363 C2 DE 3126363C2
Authority
DE
Germany
Prior art keywords
data
address
word
memory
words
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3126363A
Other languages
English (en)
Other versions
DE3126363A1 (de
Inventor
Tetsuo Machida Tokyo Machida
Kazuaki Yokohama Kanagawa Ohya
Kuniaki Tokyo Tabata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3126363A1 publication Critical patent/DE3126363A1/de
Application granted granted Critical
Publication of DE3126363C2 publication Critical patent/DE3126363C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

Eine Steuerschaltung mit direktem Speicherzugriff ist mit einem ersten Register (1A) für die Einspeicherung der An fangs adresse eines Speicherbereiches, einem zweiten Register (2A) zur Speicherung der Endadresse des Speicherbereiches, einem Vergleichskreis (3A) zum Vergleich der jeweils für den Speicherzugriff benützten, laufenden Adresse mit der innerhalb des zweiten Registers (2A) gespeicherten End adresse, und einem Steuerkreis versehen, welcher die Adresse, die jeweils ausschließend für den Speicherzugriff verwendet wird, durch die innerhalb des ersten Registers (1A) vorhandene Anfangsadresse ersetzt, sobald der Vergleichskreis (3A) Koinzidenz feststellt.

Description

(a) einen ersten Speicherkreis (IA) zur Einspeicherung einer ersten Grenzadresse des Speicherbereichs,
(b) einen zweiten Speicherkreis (2A) zur Einspei- <s cherung einer zweiten Grenzadresse des Speicherbereichs,
(c) einen dritten Speicherkreis (4A) zur Einspeicherung der an die Adressenleitung zu übermittelndem Adresse, um auf diese Weise Zugriff zu dem vorgegebenen Speicherbereich zu erlangen, und
(d) einen Vergleichskreis (3A), welcher den Inhalt des zweiten Speicherkreises (2A) mit dem des dritten Speicherkreises (AA) vergleicht, wobei der dritte Speicherkreis (4A) eine Einrichtung enthält, die derr Speicherinhalt des dritten Speicherkreises (4A) jeweils auf den neuesten Stand bringt, sobald ein Zugriff zu dem Speicher erfolgt ist, und zwar in der Art, daß bei Nich'vorhandensein einer Koinzidenz am Ausgang des Vergleichskreises (3A) der Inhalt des dritten Speichtrkreise-, (4A) um einen vorgegebenen Wert verändert wird, während bei Auftreten einer Koinzidenz am Ausgang des Vergleichskreises (3A) der Inhalt des dritten Speicherkreises (4A) gleich der ersten Grenzadresse des Speicherbereiches gemacht ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Korrektur des Speicherinhalts des dritten Speicherkreises (4A) derart durchgeführt ist, daß die Differenz zwischen der innerhalb des dritten Speicherkreises (4A) gespeicherten Adresse und dem Wert der zweiten Grenzadresse bei Nichtvorhandensein einer Koinzidenz am Ausgang des Vergleichskreises (3A) verringert wird.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dritte Speicherkreis (4A) einen Speicherinhalt korrigiert, nachdem dieser in Abhängigkeit eines vorgegebenen Signals der Zentraleinheit (50) an die Adressenleitung gegeben worden ist.
4. Schaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch Kreise (5A, 6A) zur Einspeicherung einer von der Zentraleinheit (50) über die Datenleitung abgegebenen Adresseninformation in die drei Speicherkreise (iA,2A,4A)in Abhängigkeit von einem vorgegebenen Befehl.
5. Mit direktem Speicherzugriff arbeitendes Verfahren zur Steuerung für die Übertragung von Datenwörtern zwischen zwei Peripheriecinheitcn mit unterschiedlicher Sektorlänge unter Verwendung eines vorgegebenen Speicherbereichs mit Anfangsund Endadresse, gekennzeichnet durch folgende Schritte:
(a) Einspeichern der Anfangsadiessc,
(b) Einspeichern der Endadresse,
(c) Einspeichern einer Startadresse einer innerhalb des Speicherbereiches vorhandenen Speicherstelle,
(d) Durchführung der Übertragung eines Datenwortes an den bzw. aus dem vorgegebenen Speicherbereich unter Verwendung der Startadresse,
(e) Erhöhung der Startadresse nach dei Übertragung des Datenwortes,
(f) Vergleichen der erhöhten Startadresse mit der gespeicherten Endadresse,
(g) Wiederholung der Schritte (d) bis (f) solange, bis Koinzidenz der erhöhten Startadresse und der gespeicherten Endadresse vorliegt,
(h) Ersetzen der erhöhten Adresse durch die gespeicherte Anfangsadresse, und (i) Wiederholung der Schritte (d) und (e).
6. Verfahren nach Anspruch 5, gekennzeichnet durch folgende zusätzliche Schritte:
(j) Einspeichern einer Wortzahl, welche gleich der Anzahl der zu übertragenden Datenworte zum Zeitpunkt der Einspeicherung der Anfangs- und Endadressen ist,
(k) Verringerung der Wortzahl, sooft entsprechend dem Schritt (d) ein Datenwort übertragen wird, und
(I) Wiederholung des Schrittes (i), bis die Wortzahl den Wert Null erreicht.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Wortzahl in dem Verfahrensschritt (j) derart gewählt wird, daß sie ein ganzzahliges Vielfaches der Sektorlänge derjenigen Peripherieeinheit beträgt, von der aus die Datenwörter übertragen werden sollen, und gleich oder kleiner ist als die verfügbare Wortspeicherkapszität des vorgegebenen Speicherbereiches.
Die Erfindung bezieht sich auf eine Steuerschaltung mit direktem Speicherzugriff nach dem Oberbegriff in Patentanspruch 1 sowie auf ein Verfahren zur Steuerung für die Übertragung von Datenwörtern nach dem Oberbegriff des Patentanspruches 5.
Zur Datenübertragung mit hoher Geschwindigkeit zwischen einer Mehrzahl von Peripherieeinheiten unter Verwendung eines Datenpufferspeichers werden bisher Steuerschaltungen mit direktem Speicherzugriff, sogenannte DMA-Schaltungen, verwendet. Sollen bei einem derartigen System Daten von einer ersten Peripherieeinheit einer zweiten Peripherieeinheit übermittelt werden, dann steuert die der ersten Peripherieeinheit zugeordnete DMA-Schaltung den Datentransfer in einen bestimmten Speicherbereich eines Pufferspeichers, während dann die der zweiten Peripherieeinheit zugeordnete DMA-Schaltung den Datentransfer von dem Pufferspeicher zur zweiten Peripherieeinheit steuert. Dieser Vorgang kann mit minimalen Steueraufwand von seilen der Zentraleinheit des Systems durchgeführt werden, so daß die Zentraleinheit während der Datenübertragung andere Aufgaben durchführen kann, somit das Gesamtsystem mit einer sehr hohen Geschwindigkeit arbeitet.
Falls sich jedoch die Sektorlängen der beiden Peri-
)herieeinheiten voneinander unterscheiden und die entiprechenden Sektorlängen keine geradzahligen Vielfa- :hen voneinander darstellen, können konventionelle DMA-Schaltungen nicht alle innerhalb des Pufferspei- :hers eingespeicherten Daten innerhalb eines einzigen Übertragungsvorganges an die empfangene Peripheriesinheit weiterleiten. Demzufolge bleibt ein Teil der Daten entsprechend der Sektorlänge der empfangenen Peripherieeinheit übrig. Demzufolge erweist es sich als notwendig, daß für die Übertragung weiterer Daten von der abgebenden Peripherieeinheit an den Pufferspeicher die Zentraleinheit zuerst die verbleibenden Daten an den Anfang des Speicherbereiches verschiebt, so daß dann die Daten in der richtigen Reihenfolge in den Speicher eingegeben werden können. Die Verwendung der Zentraleinheit in diesem Fall verringert naturgemäß jedoch die Gesamtgeschwindigkeit des Systems.
Aufgabe der Erfindung ist dementsprechend, eine Steuerschaltung mit direktem Speicherzugriff bzw. das zugehörige Steuer-Verfahren so auszugestalten, daß auch bei unterschiedlicher Sektorlänge der beteiligten Peripherieeinheiten ein DMA-Betrieb möglich ist, bei dem die Zentraleinheit nur wenig einbezogen vird, so daß sie andere Aufgaben ausführen kann und damit die Gesamtgeschwindigkeit des Systems verbessert wird.
Die erfindungsgemäße Lösung ist bezüglich der Steuerschaltung im Patentanspruch 1 gekennzeichnet, bezüglich des Verfahrens im Patentanspruch 5.
Um eine Übertragung von Daten, die die Pufferbereichskapazität überschreiten, zwischen den Peripherieeinheiten mit hoher Geschwindigkeit zu ermöglichen, sieht die Erfindung also eine DMA-Schaltung vor, die zunächst einem Zugriff zu denjenigen Daten gestattet, die zwischen der Übertragungs-Startadresse, die irgendwo zwischen der Anfangs- und der Endadresse des Pufferbereiches liegt, und der Endadresse gespeichert sind, woraufhin diejenigen Daten übertragen werden, die zwischen der genannten Endadresse und der Übertragungs-Endadresse vorhanden sind, die irgendwo zwischen der Anfangsadresse und der Übertragungs-Startadresse liegt
Zu diesem Zweck ist die erfindungsgemäße DMA-Steuerschaltung also mit einer Einrichtung zur Speicher der Anfangsadresse des Speichers, einer Einrichtung zur Speicherung der Endadresse, einer Einrichtung zum Vergleichen der für den Speicherzugriff gerade benutzten laufenden Adresse mit der Endadresse, sowie mit einer Einrichtung ausgerüstet, die die für den Speicherzugriff jeweils nachfolgend zu benutzende Adresse auf den Stand der Anfangsadresse bringt, wenn die Vergleichseinrichtung Koinzidenz anzeigt.
Die Erfindung soll nunmehr anhand eines Ausführungsbeispivls näher erläutert und beschrieben werden, wobei auf die Zeichnung Bezug genommen ist. Es zeigt
Fig. 1 ein Blockdiagramm eines konventionellen Datenverarbeitungssystems,
F i g. 2a und b Blockdiagramme eines Datenverarbeitungssystems gemäß der Erfindung,
F i g. 3 ein schematisches Diagramm zur Erläuterung der Datenverarbeitung innerhalb des Pufferspeichers bei einem Datenverarbeitungssystem gemäß F i g. 2, und
F i g. 4 eine Tabelle zur Erläuterung der verschiedenen Informationen in Verbindung mit der Datenverarbeitung gemäß F i g. 3.
Bei einem Datenverarbeitungssystem bekannter Bauweise gemäß Fig. 1 sind Periphereinheiten 30Λ und 30ß über DMA-Schaltur.f;,«n 4OA und 40ß mit der Zentraleinheit 50 und einem Pufferspeicher 60 verbunden. Sobald von der Periphereinheit 3OA Daten an die Periphereinheit 30ß übermittelt werden, führt die DMA-Schaltung 4QA eine wortweise Datenübertragung von der Periphereinheit 3OA in den Pufferspeicher 60 durch. Die übermittelten Daten werden dann sequentiell in einem vorgegebenen Pufferbereich des Pufferspeichers 60 eingespeichert, wobei die Einspeicherung an einer vorgegebenen Anfangsadressierposition beginnt. Die
to Gesamtmenge der transferierten Daten ist so gewählt, daß sie innerhalb der Speicherkapazität des gewählten Speicherbereiches liegt und gleich einem ganzzahligen Vielfachen der Sektorlänge der Periphereinheit 3OA ist Sobald die Einspeicherung der Daten in dem Pufferbereich vollendet ist, liest die DMA-Schaltung 405 die Daten wortweise aus dem Pufferspeicher 60 aus und gibt sie an die Periphereinheit 3OS. Die Datenübertragung aus dem Pufferspeicher 60 an die Periphereinheit 30S über die DMA-Schaltung 40ß erfolgt wortweise bis zu jener Wortzahl, welche ein ganzzahliges Vielfaches der Sektorlänge der Periphereinheit 3OS ist, wobei jedoch diese Menge nicht die Datenmerij* überschreiten kann, die von der Periphereinheit 30 dem Pufferspeicher 60 zugeführt worden ist
Sobald die Datenübertragung mit Hilfe der DMA-Schaltung 4OS vollendet worden ist, führt die DMA-Schaltung 40A erneut Daten von der Periphereinheit 3GA dem Pufferspeicher 60 zu. Falls die Sektorlänge der beiden Periphereinheiten 3OA und 3OS dieselbe ist, dann sind alle von der Periphereinheit 3OA dem Pufferspeicher 60 zugeführten Daten von dem Pufferspeicher 60 ebenfalls an die Periphereinheit 3OS abgegeben worden. Die folgenden Daten können somit wortweise in dem vorgegebener! Pufferbereich des Pufferspeichers 60 unter Verwendung der Anfangsadresse eingespeichert werden. Derselbe Vorgang wird somit solange wiederholt, bis die Datenübertragung zwischen den Periphereinheiten 3OA und 30S über den Pufferspeicher 60 vollendet worden ist.
Falls die Sektorlänge der Periphereinheiten 3OA und 3OS sich voneinander unterscheidet, können nicht alle Date α welche von der Periphereinheit 3OA dem Pufferspeicher 60 zugeführt worden sind, bei Verwendung einer konventionellen DMA-Schaltung der Periphereinheit 3OS zugeführt werden. Es verbleiben somit nicht übertragene Daten innerhalb des Pufferipeicherc. Damit in der Folge erneut Daten von der Periphereinheit 3OA in den Pufferspeicher 60 eingeleitet werden können, müssen die nicht übermittelten Daten zuerst bis in den Anfangsbereich in der Nähe der Anfangsadresse des vorgegebenen Pufferbereiches des Pufferspeichers 60 geschoben werden, worauf dann die neuen Daten der Periphereinheit 3OA derart zugeleitet werden, daß sie sich an riie nicht übermittelten Daten nach der Verschiebung anschließen. Die Zentraleinheit 30 muß somit eine Datenverarbeitung durchführen, um die nicht übermittelten Daten innerhalb des Pufferbereiches zu verschieben, falls zwischen den Periphereinheiten größere Datenmengen übermittelt werden sollen, die die Kapazität des Pufferbereichei überschreiten. Dies führt dazu, daß bei dem bisher bekannten System die Übertragungsgeschwindigkeit reduziert wird.
F i g. 2a zeigt ein Datenübertragungssy'itein gemäß der Erfindung, bei welchem eine Periphereinheit 3OA entsprechend Fig. 1, eine Zentraleinheit 50 sowie eine gemäß der Erfindung ausgebildete DMA-Schaltung 4OA vorgesehen sind. Letztere verbindet die Periphereinheit 3OA mit der Zentraleinheit 50. Die DMA-Schal-
tung 40ß ist wie die DMA-Schaltung 4OA ausgebildet, wie Fig. 2bzeigt.
Die DMA-Schaltung 40ß ist dabei über Signalleitungen, beispielsweise eine Datenleitung DB und eine Adressierleitung Aß, in entsprechender Weise wie die DMA-Schaltung 4OA mit der Zentraleinheit 50 und dem Pufferspeicher 60 verbunden. Die einzelnen Kreise der DMA-Schaltung 40ß sind in entsprechender Weise wie die Kreise von der DMA-Schaltung 4OA bezeichnet, wobei jedoch die Indizes von A in B abgeändert sind. Der in Fig.2a strichpunktiert dargestellte Bereich der DMA-Schaltung 4OA entspricht jenem Bereich, welcher entsprechend der Erfindung hinzugefügt worden ist, während der Rest der Kreise einer konventionellen DMA-Schaltung entspricht.
Bei Beginn der DMA-Übertragung zwischen der Periphereinheit 3OA und der Zentraleinheit 50 liefert letztere ein Signal DVN, mit welcher die Periphereinheit 3OA einem bestimmten Zahlcncntcodicrcr !3/Ί zugeordnet wird. Dieser Zahlenentcodierer 13A entcodiert das Signal DVN und steuert einen Befehlsentcodierer 10A, welcher nur dann arbeitet, wenn die Periphereinheit 30A festgelegt ist. Die Anfangsadresse TOP, die Endadresse BTM, die Übertragungsstartadresse BGN sowie die Übertragungswortzahl W der DMA-Übertragung werden in den Adressierregistern IA, 2A, dem Adressierzähler AA und dem Wortzähler 5A gespeichert. Dies wird dadurch erreicht, in dem die Zentraleinheit 50 hintereinander die Werte TOP, BTM, BGN und W über die Datenleitung sendet und einen vorgegebenen Befehl auf die Leitung ODR gibt, mit welchem jedes Register entsprechend dem Befehlsentcodierer 1OA eingestellt wird. Es existieren dabei zwei Arten der Datenübertragung, nämlich ein Lesemodus, bei welchem innerhalb des Lesespeichers 60 eingeschrieben wird, und ein Schreibmodus, bei welchem aus dem Lesespeicher 60 herausgelesen wird. Der Wählbefehl MS für den Lese- oder Schreibmodus in oder aus dem Lesespeicher 60 wird von der Zentraleinheit 50 an den Lesespeicher 60 abgegeben.
Sobald der Startbefehl der DMA-Übertragung von der Zentraleinheit 50 über die Leitung ODR abgegeben wird, entcodiert der Befehlsentcodierer 1OA den Befehl und betätigt einen Anforderungsgenerator 9A. Dieser Anforderungsgenerator 9A gibt ein Anforderungssignal REQ an die Zentraleinheit 50 ab, wobei eine zeitliche Übereinstimmung mit einem Zeitsignal TIM der Zentraleinheit 40 vorhanden ist. Fernerhin wird ein Datenübertragungssynchronisiersignal CLK an die Periphereinheit 30 abgegeben. Die beiden Signale REQ und CLK werden von Atm Anforderungsgenerator 9A immer dann abgegeben, wenn nach dem Beginn der DMA-Übertragung ein Wort übertragen wird.
Von der Periphereinheit 30Ä wird dann ein Datenwort an das Datenregister 6A abgegeben. Dieses Datenwon wird über die Datenleitung DE an den Pufferspeicher 60 geleitet und an der Adressierposition gespeichert, welche mit Hilfe des Adressierzählers 4A festgelegt und über die Adressierleitung AB zugeleitet wird. Sobald ein Wort übertragen worden ist, zählt der Wortzähler 5A nach abwärts, während der Adressierzähler 4A nach aufwärts zählt Gemäß der Erfindung wird der Wert des Adressierzählers 4A mit der Adresse BTM des Adressierregisters 2A innerhalb eines Vergleichskreises 3A verglichen. Sobald eine Koinzidenz vorhanden ist, wird dann die in dem Adressierregister IA gespeicherte Anfangsadresse TOP in den Adressierzähler 4A eingesetzt und die folgende Datenübertragung auf der Basis des korrigierten Inhalts des Adressierzählers 4A unterbrochen. Auf diese Weise werden die Daten innerhalb der Anfangsadresse nunmehr der Reihe nach im Anschluß an die Daten der Endadresse des Pufferspeichers 60 übermittelt.
Die Funktionsweise der beschriebenen Vorrichtung für die Datenübertragung von der Periphereinheit 3OA an die Periphereinheit 30ß soll nunmehr unter Bezugnahme auf die Fig. 3 und 4 erläutert werden. Es sei
ίο angenommen, daß der Pufferbereich eine Wortkapazität von 1024 Worten besitzt, daß fernerhin die Anfangsadresse TOP an der Adressierposition 1000 liegt, daß fernerhin die Endadresse BTN an der Adressierposition liegt und daß die Sektorlänge für die Periphereinheit 3OA 256 Worte und für die Periphereinheit 30ß Worte betrage. Die Datenübertragung zwischen der Periphereinheit 3OA und der Zentraleinheit 50 wird dabei unter Verwendung eines geradzahligen Vielfachen der 256 Worte der Sektorlänge durchgeführt, während die Datenübertragung zwischen der Zentraleinheit und der Periphereinheit 30ß in Form eines Vielfachen von 100 Worten durchgeführt werden muß.
1. Im Anfangszustand ist der gesamte Inhalt des Pufferbereiches informationsfrei. Daraufhin werden Daten der Periphereinheit 3OA in diesen Pufferbei eich hineingeleitet. Da die Kapazität des PufferberJches von 1024 Worten ein Vielfaches der Sektorlänge der Periphereinheit 3OA von 256 Worten ist, werden 1024 Datenworte von der Periphereinheit 3OA in den Pufferbereich zwischen der Adresse 1000 und der Adresse 2023 eingeschoben. Die Zentraleinheit 50 führt dann die folgende Verarbeitung der DMA-Schaltung 4OA durch. Die Zentraleinheit 50 übermittelt eine vorgegebene DVN-Zahl an den Nummernentcodierer 13A. Fernerhin übermittelt die Übertragungsstartadresse BNG = 1000 die Übertragungswortzahl W = 1024, die Pufferbereichsanfangsadresse TOP = 1000 und die Pufferbereichendadresse BTM = 2023, wobei diese Daten innerhalb des Adressierzähfers 4A, des Wortzählers 5A und den Adressierregistern IA und 2A unter Steuerung des Befehlsentcodierers 1OA eingeleitet werden. In diesem Zusammenhang sei bemerkt, daß die Kapazität des Pufferbereiches von 1024 Worten zweckmäßigerweise ein geradzahliges Vielfaches der Wortsektorlänge der Periphereinheit 3OA ist, so daß der Datentransfer mit acht Sektoren durchgeführt werden kann.
Sobald das Setzen von Daten innerhalb der Register IA und 2A und der Zähler 3A und 4A !orchgeführt worden ist erzeugt die Zentraleinheit 50 einen Startbefehl für die DMA-Übertragung an die DMA-Schaltung 40, wodurch die Datenübertragung zwischen der Periphereinheit 3OA und der Zentraleinheit 50 wortweise über das Datenregister 6A vorgenommen wird, welches eine Speicherkapazität von einem Wort besitzt In Abhängigkeit dieses Übertragungsstartbefehles werden die Daten der Periphereinheit 3OA wortweise in Synchronisation mit dem Synchronisationssignal CLK des Anforderungsgenerators 9A in dem Datenregister 6A gespeichert Nachdem ein Datenwort innerhalb des Datenregisters 6A eingespeichert worden ist, wird der Inhalt des Adressierzählers 4A gelesen und über die Adressierleitung der Zentraleinheit 50 zugeführt in der Folge wird das von dem Datenregister 6A ausgelesene Datenwort an jener Stelle
des Pufferspeichers innerhalb der Zentraleinheit gespeichert, welche der erwähnten Adresse entspricht. Das Auslesen der Daten von dem Adressierzähler AA und dem Datenregister 6Λ wird synchron mit den Signalen AR und DR der Zentraleinheit 50 durchgeführt. In Abhängigkeit des Signals REQ erzeugt die Zentraleinheit 50 zuerst ein Signal AR und dann nach einer vorgegebenen Zeitperiode ein Signal DR. Der Anforderungsgenerator 9A gibt in Abhängigkeit des Taktsignals TIM das Anforderungssignal REQ ab. Auf der anderen Seite wird ein Datenwort von der Periphereinheit iüA in Abhängigkeit des Synchronisiersignals SLK des Anforderungsgenerators 9A in dem Datenregister 6/4 gespeichert. Die Zentraleinheit 50 erzeugt gleichfalls bei Erhalt des zweiten und der folgenden Signale REQdIe Signale AR und DR und erlaubt dem Pufferspeicher 60, die Daten innerhalb des Datenregisters 6/\ zu speichern. Sobald diese Einwortübertragung durchgeführt worden ist, wird der inhalt des Adressierzählers 4Λ mit Hilfe des Signals AR um den Wert 1 erhöht, während der Inhalt des Wortzählers 5A durch das Signal Di? um den Wert 1 erniedrigt wird.
Sobald der Inhalt des Wortzählers 5A den Wert 0 erreicht, ist die Datenübertragung für eine vorgegebene Anzahl Wvon Worten vollendet. Zu diesem Zeitpunkt wird von dem Zähler 5A an die Zentraleinheit 50 ein Unterbrechungssignal INT geliefert, so daß die Vollendung von einer Übertragung von W Datenworten innerhalb der Zentraleinheit 50 erkannt wird. Zur selben Zeit wird dann auch ein Entleerungssignal EMP entsprechend einem Nullinhalt des Wortzählers 5A von demselben abgegeben, so daß der Anforderungsgenerator 9/V aufhört, Signale CLK und REQ abzugeben. So wie dies durch die gestrichelten Linien in Fig.3a angedeutet ist, sind nunmehr 1024 Worte in dem Pufferbereich zwischen den Adressen 1000 und 2023 gespeichert In Abhängigkeit eines Unterbrechungssignals des Wortzählers 54 führt die Zentraleinheit 50 eine Datenübertragung an die DMA-Schaltung 405 durch. Da 1024 Worte innerhalb des Pufferbereiches zwischen den Adressen 1000 und 2023 eingespeichert sind, und da die Sektorlänge der Periphereinheit 305100 beträgt, legt die Zentraleinheit 50 die Übertragungsstartadresse BBN = 1ΌΟ0 und die ÜbÄitragungswortszahl W = 1000 für die DMA-Schaltung 40B fest, wobei 1000 Worte das nächste geradzahlige Vielfache der Sektorlänge der Periphereinheit 305 im Vergleich zur Kapazität des Pufferbereiches ist Es wird fernerhin festgelegt, daß die Übertragungsendadresse END = 1999 ist Die Zentraleinheit 50 führt die folgende Verarbeitung für die DMA-Schaltung 4OS aus. Sie gibt an die DMA-Schaltung 405 die Übertragungsstartadresse BGN = 1000, die Übertragungswortzahl W = 1000, zusammen mit der Anfangsadresse TOP = 1000 und der Endadresse BTM = 2023 des Pufferspeichers 60, wobei diese Daten über die Datenleitung übertragen werden. Die Zentraleinheit 50 liefert fernerhin die Zahl DVN für die Festlegung der Periphereinheit 3Oi? und den Datensetzbefehi an den Nunwnerasntcodierer 135 bzw. den Befehlsentcodierer 105. Diese Daten werden dann in dem Adressierzähler 4/4, dem Wortzähler 5Λ
und den beiden Adressierregistern \A und 15 gespeichert.
In der Folge gibt dann die Zentraleinheit 50 einen Übertragungsstartbefehl an die DMA-Schaltung 405. Die DMA-Schaltung 405 übermittelt das Übertragungsanforderungssignal REQ des Anforderungsgenerators 95. In Abhängigkeit dieses Signals REQ gibt die Zentraleinheit 50 das Adressierlesesignal AR und das Datenschreibsignal DW an den Adressierzähler 45, den Datenzähler 65 und den Wortzähler 55 ab. Auf diese Weise wird ein Datenwort entsprechend der von dem Adressierzähler erzeugten Adresse 1000 von dem Pufferbereich 60 ausgelesen und über die Datenleitung in dem Datenregister 65 gespeichert. Dieses Wort wird in Abhängigkeit des Synchronisiersignals CLK an die Periphereinheit 305 geleitet. In der Folge wird dann der Zählwert des Adressierzählers 45 in Abhängigkeit des Signals A um 1 erhöht, während der Zähiwcrt des Worizähiers 45 in Abhängigkeit des Signals DW um 1 erniedrigt wird, worauf dann wiederum die Übertragung eines Datenwortes vorgenommen wird. Sobald der Wortzähler den Wert Null erreicht hat, wird ein Unterbrechungssignal INT von dem Wortzähler 55 ähnlich wie bei der DMA-Schallung 404 der Zentraleinheit 50 zugeführt.
Auf diese Weise werden von den 1024 Wortdaten des Pufferspeichers 1000 Worte von der Adresse 1000 bis zur Adresse 1099 der Periphereinheit 305 zugeführt, so wie dies in Fig.3b dargestellt ist. 24 Datenworten entsprechende Adressierpositionen 2000 bis 2023 werdein jedoch nicht übertragen, weil die Sektorlänge der Periphereinheit 305100 Worte beträgt. Somit werden (1024/100) χ 100 = 1000 Datenworte der Periphereinheit 305 zugeführt, wobei diese Klammern () dem Gauss'schen Zeichen entsprechen.
Innerhalb des Pufferbereiches verbleiben somit zwischen den Adressen 2000 und 2023 nicht übertragene Daten. Der von diesen Adressen nicht urr·- faßte Bereich, d. h. der 1000-Wortbereich zwischen den Adressen 1000 und 1999 wird nunmehr als Pufferbereich für die 2!ufuhr von Daten von der Periphereinheit 30/4 verwendet. Da die Sektorlänge der Periphereinheit 30A 256 Worte beträgt, können innerhalb des 1000-Wortbereiches 768 Worte eingeschrieben werden, was gleich dem Ausdruck (1000/256) χ 256 ist Drei Sektoren von 256 Worten entsprechen somit dem nächsten Vielfachen des vorhandenen Speicherbereiches, so daß nunmehr von der Periphereinheit 30Λ in die Adressierpositionen 1000 bis 1767 des Pufferspeichers Daten übertragen werden.. Die Zentraleinheit legt dabei die Anfangsadresse TOP mit 1000 und die Endadresse BTM mit 2023, die Übertragungsstartadresse BGN mit 1000 und die Übertragungswortzahl W mit 768 fest, wobei diese Informationen der DMA-Schaltung 4OA zugeführt werden. Auf diese Weise wird der Periphereinheit 30 gestattet, Daten dem Pufferbereich anzuführen. Nach der Datenübertragung führt die Zentraleinheit 50 die Verarbeitung durch, um Daten mit der Adresse 2000 und folgend des Pufferbereiches der Periphereinheit 305 zuzuführen. Die Daten mit den Adressen 2000 bis 2023 und die Daten mit den Adressen zwischen 1000 und 1067 sind dabei kontinuierlich. Obwohl in dem Pufferbereich insgesamt
31
5.
792 Worte vorhanden sind, werden nur 700 Worte - (792/100) χ 100 zu diesem Zeitpunkt übertragen, weil die Sektorlänge der Periphereinheit 30ß 100 Worte beträgt. Somit werden die Daten von den Adressen 2000 bis 2023 und den Adressen 1000 bis 1675, d.h. insgesamt 700 Datenworte, an die Periphereinheit 30ß übertragen. Die Zentraleinheit 50 legt somit die Anfangsadresse TOP = 1000, die Endadresse BTM = 2023, die Übertragungsstartadresse BCN = 2000 und die Übertragungswortzahl W = 700 fest und übermittelt diese Werte an die DMA-Schaltung 40B.
Die DMA-Schaltung 40ß überträgt wortweise die Daten von dem Pufferbereich an die Periphereinheit 30Ä Nach der Übertragung eines Wortes wird der Inhalt eines Adressierzählers 4fl in Abhängigkeit eines Signals AR auf die Adressierleitung gegeben und nach der Übermittlung um den Wert 1 erhöht. Zum Zeitpunkt, be: welchem der Inhalt des Adressierzählers 4ß auf die Adressierleitung AM gegeben wird, wird der Inhalt des Adressierzählers 4ß und die Endadresse BTM innerhalb des Vergleichskreises 3ßmiteinander verglichen. Nachdem der Inhalt des Adressierzählers 4ß in Abhängigkeit des Signals AR der Adressierleitung AB zugeführt worden ist und für eine wortweise Datenübertragung verwendet wurde, wird der Inhalt des Adressierzählers 4ß nicht erhöht, falls am Ausgang des Vergleichskreises 4ß eine Übereinstimmung festgestellt wird. In diesem Fall wird die Anfangsadresse TOP innerhalb des Registers 4ß gespeichert In der Folge wird dann die wortweise Datenübertragung in der gleichen Weise wiederholt, wobei der Inhalt des Adressierregisters 4ß herangezogen wird. Der Inhalt des Adressierregisters 4ß wird dabei kontinuierlich soweit korrigiert, bis BCN, BCN+ \,..^BTM- \.BTM. TOP, TOP+ 1,... erreicht ist, wann immer eine Einwortübertragung nach dem Start der DMA-Übertragung durchgeführt wird. Sobald die Datenübertragung einer vorgegebenen Anzahl W von Worten beendet ist, wird an die Zentraleinheit 50 ein Unterbrechungssignal WTabgegeben.
In dem betreffenden Beispiel wird die Datenübertragung von der Übertragungsstartadresse BGN = 2000 begonnen. Nachdem die 24 Datenworte übertragen worden sind, wird der Inhalt des Adressierzählers 4ß auf die Anfangsadresse TOP = 1000 korrigiert. Wenn dann die Daten von dieser Adresse bis zur Adresse 1675 des Pufferbereiches übertragen werden, wird am Schluß ein Unterbrechungssignal INT mit Hilfe der DMA-Schaltung AQB erzeugt Entsprechend F i g. 3c werden im Anschluß an die 24 Worte von den Adressen 2000 bis 2023, 676 Worte von den Adressen 1000 bis 1675, somit insgesamt 700 Worte, übertragen, so daß nunmehr 92 Worte von den Adressierstellen 1676 bis 1767 als noch nicht übertragene Daten verbleiben.
Anhand des 932 Wortbereiches zwischen den Adressierstellen 1767 und 2023 sowie 1000 und 1676 des Pufferspeichers 60 entscheidet die Zentraleinheit 50, daß die von der Periphereinheit 30A zu übertragende Wortzahl W
(932/256) χ 256 = 768 ist Zur selben Zeit wird als Anfangsadresse TOP der Wert 1000. als Endadresse BTM = 2023, als Übertragungsstartadresse BGN = 1768 festgelegt und der DMA-Schaltung
4OA übermittelt. Diese DMA-Schaltung 4OA liest die 768 Wo, te einzeln von der Periphereinheit 3OA und speichert sie in dem Pufferbereich 60. Wenn dann der Vergleichskreis 3A eine Übereinstimmung des Inhalts des Adressierzählers 4A mit dem Wert TOPdes Adressierregisters IA feststellt, wird dieser Wert TOP in das Adressierregister 4A eingegeben und für die folgende Übertragungsadresse des Pufferbereiches verwendet. Die Funktionsweise der DMA-Schaltung 4OA ist in diesem Fall dieselbe wie die der DMA-Schaltung 40ß entsprechend Punkt 4 mit der Ausnahme, daß die Datenübertragungsrichtung unterschiedlich ist Demzufolge werden 768 Datenworte insgesamt eingespeichert, um auf diese Weise die Adressen 1768 bis 2023 sowie 1000 bis 1511 aufzufüllen. Auf diese Weise werden innerhalb des Pufferbereiches 60.148 Worte zwischen den Adressierpunkten 1676 ui)d 202i und 512 Worte zwischen den Adressierpunkten 1000 bis 1511, d. h. insgesamt 860 Worte, entsprechend F i g. 3e, eingespeichert.
6. Die Zentraleinheit 50 legt nunmehr als Anfangsadresse TOP = 1000, die Endadresse BTM - 2023, die Übertragungsstartadresse GGN = 1676 und die Übertragungswortzahl W = (860/100)c = 800 fest, wobei diese Werte der DMA-Schaltung 40ß zugeführt werden. Gleichzeitig erfolgt der Befehl des Beginns einer Übertragung von 800 Worten. Nach der Übertragung von 348 Worten zwischen den Adressierpunkten 1676 und 2023 korrigiert die DMA-Schaltung 40ß den Wert des Adressierzählers 4A auf den Wert TOP = 1000 des Adressierregisters IA, worauf dann in der Folge einzeln 452 Worte zwischen den Adressierpunkten 1000 und 1451, somit insgesamt 800 Worte, übertragen werden. Auf diese Weise ergeben sich zwischen den Adressierpunkten 1452 und 1511 60 noch nicht übertragene Worte innerhalb des Pufferbereiches 60, so wie dies F i g. 3f zeigt
7. Wenn durch Auftreten des Unterbrechungssignals //VTfestgestellt wird, daß die DMA-Schaltung 40ß, die 400 Wortübertragung vollendet hat stellt die Zentraleinheit 50 fest, daß die von der Periphereinheit 3OA an den Pufferbereich 60 abgegebene Datenmenge den gewünschten Umfang von 2560 Worten bereits erreicht hat. Da nunmehr keine Daten von der Periphereinheit 3OA dem Pufferspeicher 60 zugeführt werden müssen, legt die Zentraleinheit 50 die Übertragungswortzahl W = 60, die Anfangsadresse TOP = 1000, die Endadresse BTN = 2023 und die Übertragungsstartadresse BGN mit 1452 fest wobei diese Werte der DMA-Schaltung 40ß zugeführt werden, um die noch nicht übertragenen Daten mit Hilfe der DMA-Schaltung 40ß der Periphereinheit 30ß zuzuführen und um die DMA-Schaltung 4OB in den Zustand zu versetzen, diese 60 Datenworte zu übermitteln. Es ergibt sich somit daß diese 2560 Datenworte mit Hilfe des Pufferbereiches übertragen werden können, ohne daß dabei Daten verschoben werden müssen.
Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Steuerschaltung mit direktem Speicherzugriff, wobei ein Speicher über eine Adressenleitung und eine Datenleitung mit einer Zentraleinheit verbunden ist und Zugriff zu einem vorgegebenen Speicherbereich direkt über die Adressenleitung und die Datenleitung unter Umgehung der Zentraleinheit bewirkt wird, gekennzeichnetdurch to
DE3126363A 1980-07-04 1981-07-03 Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern Expired DE3126363C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9065280A JPS5717049A (en) 1980-07-04 1980-07-04 Direct memory access controlling circuit and data processing system

Publications (2)

Publication Number Publication Date
DE3126363A1 DE3126363A1 (de) 1982-05-06
DE3126363C2 true DE3126363C2 (de) 1984-05-17

Family

ID=14004442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3126363A Expired DE3126363C2 (de) 1980-07-04 1981-07-03 Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern

Country Status (4)

Country Link
US (1) US4658349A (de)
JP (1) JPS5717049A (de)
DE (1) DE3126363C2 (de)
FR (1) FR2486290A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185618U (de) * 1981-05-22 1982-11-25
FR2523746B1 (fr) * 1982-03-17 1987-07-10 Inst Francais Du Petrole Dispositif associe a un calculateur pour commander des transferts de donnees entre un systeme d'acquisition de donnees et un ensemble comportant un appareil d'enregistrement et de lecture
JPS59167761A (ja) * 1983-03-14 1984-09-21 Hitachi Ltd 計算機システム
JPH0616272B2 (ja) * 1984-06-27 1994-03-02 株式会社日立製作所 メモリアクセス制御方式
JPS6275860A (ja) * 1985-09-30 1987-04-07 Toshiba Corp デ−タ転送制御装置
US5109492A (en) * 1986-09-19 1992-04-28 Hitachi, Ltd. Microprocessor which terminates bus cycle when access address falls within a predetermined processor system address space
JPH0752405B2 (ja) * 1988-12-14 1995-06-05 日本電気株式会社 シングルチップマイクロコンピュータ
JP2789648B2 (ja) * 1989-03-06 1998-08-20 ブラザー工業株式会社 データバッファリング装置
US5293490A (en) * 1989-03-06 1994-03-08 Brother Kogyo Kabushiki Kaisha Data buffering device having simple data reading and/or storing function
EP0454605A3 (en) * 1990-04-25 1992-04-22 International Business Machines Corporation Bus request device in a direct memory access (dma) system
JPH0496163A (ja) * 1990-08-08 1992-03-27 Nec Corp Dmaコントローラ
JP3276147B2 (ja) * 1991-08-07 2002-04-22 アダプテック・インコーポレイテッド 計算機バスとディスクドライブ間のデータの複数のセクタの自動読み出し及び自動書き込みインテリジェントハードウェア
DE4127579A1 (de) * 1991-08-21 1993-02-25 Standard Elektrik Lorenz Ag Speichereinheit mit einem adressgenerator
US5471632A (en) * 1992-01-10 1995-11-28 Digital Equipment Corporation System for transferring data between a processor and a system bus including a device which packs, unpacks, or buffers data blocks being transferred
JP2731878B2 (ja) * 1992-02-18 1998-03-25 三菱電機株式会社 通信装置
JP2671768B2 (ja) * 1993-08-24 1997-10-29 日本電気株式会社 Dmaデータ転送方式
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US5953241A (en) * 1995-08-16 1999-09-14 Microunity Engeering Systems, Inc. Multiplier array processing system with enhanced utilization at lower precision for group multiply and sum instruction
US6643765B1 (en) 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US6295599B1 (en) * 1995-08-16 2001-09-25 Microunity Systems Engineering System and method for providing a wide operand architecture
JPH10199396A (ja) * 1997-01-13 1998-07-31 Taiheiyo Seiko Kk 多極型ヒューズ素子およびこの素子を使用した多極型ヒューズ
ATE557343T1 (de) 1998-08-24 2012-05-15 Microunity Systems Eng Prozessor und verfahren zur durchführung eines breitschaltungsbefehls mit breitem operand
US7932911B2 (en) * 1998-08-24 2011-04-26 Microunity Systems Engineering, Inc. Processor for executing switch and translate instructions requiring wide operands
CN101006433B (zh) * 2004-08-25 2012-01-11 日本电气株式会社 信息通信装置和程序执行环境控制方法
US9785565B2 (en) 2014-06-30 2017-10-10 Microunity Systems Engineering, Inc. System and methods for expandably wide processor instructions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573855A (en) * 1968-12-31 1971-04-06 Texas Instruments Inc Computer memory protection
US3638195A (en) * 1970-04-13 1972-01-25 Battelle Development Corp Digital communication interface
US3903510A (en) * 1973-11-09 1975-09-02 Teletype Corp Scrolling circuit for a visual display apparatus
GB1474385A (en) * 1973-12-14 1977-05-25 Int Computers Ltd Multiprocessor data processing systems
FR2260141A1 (en) * 1974-02-01 1975-08-29 Honeywell Bull Soc Ind Data transfer control for data processor - is used between periodic and non-periodic units employing buffer memory
IT1033888B (it) * 1975-05-26 1979-08-10 Ottica Snc Sistema di fissaggio a facile intercambiabilita per lenti da occhiale e relativi occhiali da nuoto per uso sportivo in genere e maschere subacquee
JPS5247635A (en) * 1975-10-15 1977-04-15 Toshiba Corp Control method for transmitting informat ion
JPS5255446A (en) * 1975-10-31 1977-05-06 Toshiba Corp Information transfer control system
DE2641741C2 (de) * 1976-09-16 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner
JPS5362945A (en) * 1976-11-17 1978-06-05 Toshiba Corp Disc address system
US4169289A (en) * 1977-07-08 1979-09-25 Bell Telephone Laboratories, Incorporated Data processor with improved cyclic data buffer apparatus
US4202035A (en) * 1977-11-25 1980-05-06 Mcdonnell Douglas Corporation Modulo addressing apparatus for use in a microprocessor
US4298932A (en) * 1979-06-11 1981-11-03 International Business Machines Corporation Serial storage subsystem for a data processor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
FR2486290A1 (fr) 1982-01-08
US4658349A (en) 1987-04-14
FR2486290B1 (de) 1983-05-13
JPH0146892B2 (de) 1989-10-11
JPS5717049A (en) 1982-01-28
DE3126363A1 (de) 1982-05-06

Similar Documents

Publication Publication Date Title
DE3126363C2 (de) Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern
DE3854481T2 (de) Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem.
DE2829668C3 (de) Kanaldatenpufferspeicher
DE2756890C2 (de) Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten
DE3511023A1 (de) Analog/digital-wandler
DE3301628A1 (de) Schaltungsanordnung fuer den datenaustausch zwischen zwei rechnern
DE1524166B1 (de) Schaltungsanordnung zur Herstellung von Verbindungen zwischen mehreren unabhaengigen Teilen und einem gemeinsamen Teil einer Datenverarbeitungsanlage
DE1499182B2 (de) Datenspeichersystem
DE2928488A1 (de) Speicher-subsystem
DE3148099C2 (de) Anordnung zum Erkennen einer Digitalfolge
DE2432608C3 (de) Speicheranordnung fur eine Datenverarbeitungseinrichtung
DE2063195C2 (de) Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern
DE1909477A1 (de) Speichersteueranlage fuer ein Multiprogramm-Datenverarbeitungssystem
DE1524111B2 (de) Elektronische Datenverarbeitungsanlage
DE2720842C3 (de) Datenübertragungssystem
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE3923872A1 (de) Schaltungsanordnung zum steuern des zugriffs auf einen speicher
DE2404887C2 (de) Schaltungsanordnung für den Informationsaustausch mit einem Rechner
DE3009121C2 (de) Mikroprogramm-Steuereinrichtung
DE60226024T2 (de) Verfahren und system um auf einen gemeinsamen speicher zuzugreifen
DE2732068C3 (de) Schaltungsanordnung zur Steuerung des Informationsaustauschs zwischen den peripheren Einrichtungen und der zentralen Steuereinrichtung einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage
DE2606295C3 (de) Anordnung zur Übertragung von Zeichen zwischen über einen Multiplexkanal ansteuerbaren peripheren Einheiten und einem Arbeitsspeicher eines Zentralprozessors
EP0280954B1 (de) Verfahren zur Steuerung des Datenaustausches zwischen Verarbeitungseinheiten und einem Speichersystem mit Cachespeicher in Datenverarbeitungsanlagen, sowie ein entsprechend arbeitender Cachespeicher
DE2854286A1 (de) Schaltungsanordnung mit einem befehlspuffer fuer eine cachespeichereinheit eines datenverarbeitungssystems
DE1524179A1 (de) Einrichtung zur wahlfreien Zusammenstellung und Verteilung von Datenbytes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee