DE2641741C2

DE2641741C2 - Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner

Info

Publication number: DE2641741C2
Application number: DE2641741A
Authority: DE
Inventors: Rudolf Dipl.-Ing. 8000 München Kober
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-09-16
Filing date: 1976-09-16
Publication date: 1986-01-16
Also published as: US4181936A; DE2641741A1

Description

— einen Programmspeicher (32), in dem die zur Durchführung des Datenaustausches zwischen den Einzelrechnern und ggf. dem Steuerrechner erforderlichen Programme gespeichert sind,

— einen Befehlszähler (39), der auf die Startadresse eines ausgewählten Programms voreingestellt wird und danach durch Aufwärtszählen auf den jeweils nächsten auszuführenden Befehl im Programmspeicher zeigt,

— einen Befehlsdekoder (31), der den vom Programmspeicher (32) aufgrund der Adresse im Befehlszähler (39) abgegebenen Befahl decodiert,

— eine Ablaufsteuerung (30), die aus den decodierten Befehlen Steuersignale für die übrigen Funktionseinheiten des Datenaustauschrechners, die Einzelrtchner und den Steuerrechner erzeugt,

— einen Adreßzähler (35), der bei Datenblocktransfer auf die Startadresse eingestellt wird und ansteigende Adressen erzeugt,

~ einen Komparator (37), der bei Datenblocktransfer auf die Endadresse eingestellt wird und die vom Adreßzähler (35) abgegebenen Adressen mit der Endadresse vergleicht und bei Gleichheit das Ende des zu übertragenden Datenblockes anzeigt.

3. Rechenanlage nach Anspruch 2, dadurch gekennzeichnet, daß die Ablaufsteuerung (30) einen Zwischenspeicher umfaßt, in dem während der Ausführung eines Befehls der vorzugsweise decodierte nächste Befehl zwischengespeichert wird

4. Rechenanlage nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Programmspeicher (32) Transferbefehle, die aus dem eigentlichen Befehl und der dazugehörigen Speicheradresse bestehen, sowie Schaltbefehle, die aus der Schaltadresse und dem eigentlichen Befehl bestehen, speichert

Die vorliegende Erfindung betrifft eine Rechenanlage gemäß dem Oberbegriff des Patentanspruchs 1.

Aus IEEE Transaction on Computers, VoL C-18, Nr. 6, June 1969, Seiten 520 bis 529 ist eine Mehrrechneranordnung bekannt, die hardwaremäßig aus gleich aufge- bauten Rechnerzellen besteht und bei der ein einziger Rechner, der Sieusrrechner, durch eine besondere Programmierung die Steuerung des Informationsaustausches zwischen den einzelnen Rechnerzellen übernimmt Die übrigen Rechnerzellen, die Arbeitsrechner- zeiien, können nicht selbstständig Informationen fiber den gemeinsamen Bus austauschen. Der Informationsaustausch zwischen den Rechnerzellen wird ausschließlich durch die Steuerrechnerzelle veranlaßt und gesteuert

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Rechenanlage der im Oberbegriff des Patentanspruchs 1 genannten Art so zu verbessern, daß der Datenaustausch möglichst schnell durchgeführt werden kann und die Kapazität des Sammelleitungssystems möglichst vollständig ausgenutzt wird.

Diese tefgabe : wird bei einer Recher.anlage gemäß dem Oberbegriff des Patentanspruchs 1 entsprechend den Merkmalen des Kennzeichens des Patentanspruchs ? gelöst

Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Ein solcher Datenaustauschrechner dient nur der Steuerung des Datenaustausches und ist speziell auf die Aufgabenstellung hin zugeschnitten. Er kann diese Auf gäbe daher wirkungsvoller erledigen als ein normaler Vielzweckrechner. Daher gestattet der Datenaustauschrechner die Erzielung einer hohen Übertragungsrate mit einer hohen Ausnutzung der Datenschiene. Er ist frei programmierbar und erlaubt es, unter mehreren gespeicherten Datenaustauschprogrammen ein bestimmtes auszuwählen. Er gestattet ferner, das programmgesteuerte Aussenden von Schalt- und Steuerbefehlen und das Verarbeiten von Einzel- und Blocktransferbefehlen zur Übertragung von Einzeldaten bzw. Dass tenblöcken. Durch die hohe Ausnutzung der Datenschiene des Austauschrechners wird die Dauer des Datenaustausches wesentlich verringert, ohne daß die pro Datenwort zur Verfügung stehende Übertragungszeit verkürzt wird. Daher ist die Erhöhung der Datenüber tragungsgeschwindigkeit ohne Verwendung schnellerer Bausteine in den Einzelprozessoren möglich.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Figuren beschrieben. F i g. 1 zeigt ein Blockschaitdiagramm einer Rechen anlage nach der Erfindung;

F i g. 2 zeigt ein Blockschaltdiagramm eines Datenaustauschrechners; F i g. 3 zeigt eine ausführliche Schaltzeichnung eines

Datenaustauschrechners gemäß F i g. 2.

F i g. 1 zeigt den generellen Aufbau einer erfindungsgemäßen Rechenanlage. Sie besteht aus einem Steuerrechner mit einem eigenen Hauptspeicher sowie einer beliebigen Anzahl von Modulen, die jeweils aus einem Einzelrechner und je einem dazugehörigen Verkehrsspeicher und Arbeitsspeicher bestehen. Zusätzlich ist hier ein Datenaustauschrechßer vorgesehen, der den Datenaustausch zwischen den einzelnen Modulen sowie zwischen den Modulen und dem Steuerrechner steuert iu

Die Rechenanlage arbeitel in einem Dreiphasenbetrieb mit einer autonomen Phase, einer Steuerphass und einer Informationsübermittlungsphase. In der autonomen Phase hat jeder Einzeirechner Zugriff zu seinem Verkehrsspeicher und zu seinem Arbeitsspeicher und arbeitet getrennt von den anderen Rechnern und von dem Steuerrechner. Während dieser Zeit führt jeder der Einzelrechiier das ihm zugewiesene Programm aus. Während der Steuerphase arbeitet nur der Steuerrechner und hat während dieser Zeit Zugriff sowohl zu seinem eigerter. Hauptspeicher als auch zu den Verkehrsspeichern der Einzeirechner. Schließlich erfolvt während der Informationsübermittlungsphase die Informationsübermittlung zwischen den Verkehrsspeichern der Einzeirechner untereinander und zwischen den Verkehrsspeichern und d«ni Hauptspeicher. Die Steuerung dieser Phase erfolgt durch den Datenaustauschrechner.

Fig.2 zeigt die Blockschaltung eines Datenaustauschrechners. Der dargestellte Datenaustauschrechner umfaßt eine Ablaufsteuerung 30, die einen Zwischenspeicher umfaßt zur Zwischenspeicherung von Befehlen und die in der Lage ist, ein geeignetes Programm aus dem Programmspeicher 32 aufzurufen, worauf die aus dem Programmspeicher 32 aufgerufenen und durch den Befehlsdekoder 31 decodierten Befehle durch die Ablaufsteuerung in Steuerbefehle für die Funktionseinheiten des Datenaustauschrechners und die Einzeirechner umgesetzt werden. Ferner ist ein Adreßzähler 35 vorgesehen, der beim Datenblocktransfer auf die Startadresse eingestellt wird und ansteigende Adressen auf die Adressensammelschiene liefert, ein Komparator 37, der bei Datenblocktransfer auf die Endadresse eingestellt wird und das Ende des Datenblocks anzeigt sowie ein Befehlszähler 39, der auf die Startadresse des ausgewählten Programms voreingestellt und jeweils nach Abarbeitung eines Befehls des Programms aufwärts gezählt wird. Der Datenaustauschrechner umfaßt ferner in der Datenschiene 36 einen Treiber 40 und in der Adreßschiene 33, einen Multiplexer 34, sowie einen Schalter 38.

In den Programmspeicher 32 können geeignete Datenübertragmgsprogramme über einen DMA-Kanal (direct memory access) eingelesen werden.

Die aus 16 Bits bestehenden Befehle umfassen den aus zwei Bit bestehenden eigentlichen Befehl und eine aus 14 Bit bestehende Adresse. Bei der Adresse kann es sich je nach dem verwendeten Operationsbefehl um folgende Arten von Adressen handeln:

00 Schaltadresse

01 Startadresse für ein Blocktransfer

10 Einzeltransferadresse oder Endadresse für ein Blocktransfer

11 Stopinformation

Im folgenden wird die Funktion des Datenaustauschrechners beschrieben. Zunächst wird der Befehlszähler auf die Startadresse des ausgewählten Datenaustausch-Programms eingestellt. Er wird nach jedem Befehl auf-

60 wärtsgezählt und zeigt somit auf den jeweils nächsten Befehl. Der unter der Adresse, auf die der Befehlszähler eingestellt ist, vorgefundene Befehl wird aus dem Programmspeicher 32 gelesen und im Befehlsdekoder 31 decodiert. Die Ablaufsteuerung 30 erzeugt hieraus die entsprechenden Steuersignale für die Funktionseinheiten des Datenaustauschrechners. Schalteradressen werden durch den Schalter 38 direkt auf den Adreßbus 33 durchgeschaltet. Bei Blocktransferbefehlen wird der Adreßzähler 35 auf die Startadresse eingestellt, während der Komparator 37 auf die Endadresse eingestellt wird. Der Adreßzähler erzeugt nun ansteigende Adressen auf der Adreßschiene 33, bis der Komparator das Ende des Datenblocks anzeigt Im Falle von Einzehransferbefehlen wird die Übertragungsadresse direkt der Adreßschiene 33 zugeleitet Ein Haltbefehl (Stopinformation) beendet das Datenaustauschprogramm, womit gleichzeitig das Ende der Informationsübermittlungsphase gekommen ist Der Datenaustauschrechner liefert dann einen entsprechenden Befeh¹ an den Steuerrechner, um die Steuerphase einzuleitei».

Fi g. 3 zeigt das vollständige Schaltbild des Datenaustauschrechners. Die gesamte Schaltung ist durch strichlierte Linien in die in F i g. 2 dargestellten Blöcke aufgeteilt, die mit übereinstimmenden Bezugszeichen versehen sind, uie gesamte Schaltung ist im übrigen aufgebaut aus einem jK Master-Slave-Flip-Flop 1, z. B. des Typs Siemens 7473, aus acht flankengetriggerten D-Flip-Flops 2,3,4,21,22,23,24,25 z. B. des Typs Siemens 7474, einem 2-Bit-Binärcodierer 5, z. B. des Typs Siemens 74139, Z¹WeJ statischen 256 χ 4 Bit RAM Speichern 6 und 7, z. B. des Typs AMD 9111, vier 4 Bit Binärzählern mit Ladeeingang 8, 9, 16 und 17, z. B. des Typs Siemens 74193, zwei 4 Bit-Vergleichern 10,11, z. B. des Typs Siemens 7485, fünf 8 Bit E/A-Bausteine 12,13,18, 19,20 z. B. des Typs Intel 8212, vier 2 zu 1 Multiplexern 14,15 z. B. des Typs Siemens 74157 und darüber hinaus einer Reihe von Gattern.

Für die Eingangs- und Ausgangsleitungen sind die folgenden Signalbezeichnungen in der Zeichnung verwendet worden:

Φ Eingangstakt

RESET Rücksetz- und Startimpuls

WRITE Programmspeicher schreiben

DMA Direkter Programmspeicher — Zugriff

Startadresse

laden Startadresse in Befehlszähler laden

SB Schaltbefehl — Übernahmesignal

SF Schalter-Freigabe (Freigabe Datenweg)

W/R Schreib/Lesesignal für die angekoppelten

Verkehrsspeicher

HALT Halt-Meldung

Der in Fig.3 dargestellte Datenaustauschrechner weist in seiner Ablaufsteuerung 30 einen aus 4 D Flip-Flops 22, 23, 24 bestehenden Zwischenspeicher auf, so daß während der Ausführung eines Befehls der nächste Befehl nach seiner Decodierung zwischengespeichert werden kann. Hierdr.ch ist eine sehr hohe Ausnutzung der Datensch.'ene möglich und eine Überlappung der Befehls-Lese- und Ausführzyklen. Es wird Unabhängig von der Folge der Übertragungsbefehle eine Ausnutzung der Datenschiene von 100% erzielt. Somit wird eine Verbesserung der Ausnutzung der Datenschiene etwa um den Faktor 7 tfreicht.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner, sowie den Einzelrechnern und dem Steuerrechner zugeordneten Speichern, wobei zwischen den Einzelrechnern oder zwischen dem Steuerrechner und den Einzelrechnern ein Datenaustausch stattfinden kann, der Steuerrechner den Einzelrechnern mitteilt, welche Aufgaben diese zu lösen haben, und die Einzelrechner gleichzeitig und unabhängig voneinander die ihnen übertragenen Aufgaben lösen, ohne mit dem Steuerrechner oder dessen Speicher in Verbindung zu treten, dadurch gekennzeichnet, daß ein freiprogrammierbarer Datenaustauschrechner an das Sammelleitungssystem angeschlossen ist, daß der Steuerrechner, der Dateniititauschrechner und die Einzelrechner in einem Drciphsocnbstricb arbeiten, bei dein der StcU-errechner in einer Steuerphase den Einzelrechnem mitteilt, welche Aufgaben diese in der folgenden, der autonomen Phase, zu lösen haben, bei dem die Einzelrechner in der autonomen Phase gleichzeitig und unabhängig voneinander die ihnen übertragenen Aufgaben lösen, ohne mit dem Steuerrechner oder dessen Speicher in Verbindung zu treten und dann die Ausführung ihrer Aufg'ben durch ein Halt-Signal melden, und bei dem der Datenaustauschrechner in oVr anschließenden Informationsübermittlungsphase, die einsetzt, wenn alle oder eine festgelegte Anzahl von Einzelrechnern ein Halt-Signal ausgesandt haben, aer* Datenaustausch zwischen den Speichern der Einzelreciaier und ggf. des Steuerrechners steuert.

2. Rechenanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Datenaustauschrechner folgende Funktionseinheiten vorsieht: