DE2742035A1 - Rechnersystem - Google Patents
RechnersystemInfo
- Publication number
- DE2742035A1 DE2742035A1 DE19772742035 DE2742035A DE2742035A1 DE 2742035 A1 DE2742035 A1 DE 2742035A1 DE 19772742035 DE19772742035 DE 19772742035 DE 2742035 A DE2742035 A DE 2742035A DE 2742035 A1 DE2742035 A1 DE 2742035A1
- Authority
- DE
- Germany
- Prior art keywords
- rail
- switch
- input
- computer
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT J Unser Zeichen
Berlin und München J] ρ 7 12 9 BRD
Rechnersystem
Die vorliegende Erfindung betrifft ein Rechnersystem, bei dem
eine Anzahl von Einzelrechnern über eine Systemschiene, bestehend mindestens aus zwei Schienensystemen, nämlich eine Adressen-
und Steuerschiene, und mindestens einer Datenschiene, an einen Steuerrechner koppelbar sind.
Ein Rechnersystem der eingangs genannten Art ist bekannt (DT-OS 25 46 202). Bei diesem Rechnersystem verteilt der Steuerrechner
die Daten, indem er nacheinander das Arbeitsergebnis eines jeden Einzelrechners auf die Systemschiene legt und in die restlichen
Einzelrechner einschreibt, unabhängig davon, wieviele Einzelrechner das Ergebnis brauchen. Für den gesamten Datenaustausch
sind damit soviele Austauschzyklen nötig, wie Ergebnisse zu verteilen sind.
Der Wirkungsgrad von Rechnersystemen der eingangs genannten Art ist stark abhängig von der Dauer des Informationsaustausches
zwischen den Einzelrechnern. Ziel ist dabei, eine möglichst kurze Austauschdauer zu erreichen.
Bei zahlreichen zu bearbeitenden Problemen besteht eine begrenzte Nachbarschaftskopplung, d.h. daß nur Informationsaustausch
zwischen benachbarten Elementaraufgaben notwendig ist. Für die
Behandlung in Rechnersystemen der eingangs genannten Art bedeutet das, daß ein Austausch nur zwischen solchen Einzelrechnern nötig
ist, die in einem begrenzten Abstand voneinander angeordnet sind.
90981 3/0241
Ed 1 Sti/16.9.77
Begrenzte Nachbarschaftskopplung zwischen Einzelrechnern eines Rechnersystems ist von Feldrechnern her bekannt (siehe beispielsweise
G.H. Barnes, R.M. Brown, M.Kato, D.J. Kuck,
D.L.Slotnüc, R.A. Stokes:"The ILLIAC IV Computer ", IEEE
Trans, on Comp., Vol. C-17, Nr. 8, Aug. 68). Die Einzelrechner
sind dort fest miteinander verkoppelt, z.B. jeder Einzelrechner mit vier Nachbarrechnern. Diese starre Kopplung
ist jedoch nur bei wenigen angepaßten Problemen vorteilhaft; bei Problemen, deren Kopplung nicht mit der Rechnerstruktur
übereinstimmt, wie dies z.B. bei Kopplungen höherer Ordnung oder bei unregelmäßiger Kopplung der Fall ist, kompliziert
und verlangsamt sie den Datenaustausch erheblich, wodurch lange Austauschdauern hervorgerufen werden.
Es ist die Aufgabe der vorliegenden Erfindung, ein Rechnersystem der eingangs genannten Art anzugeben, bei der sich die
begrenzte Nachbarschaftskopplung zu einer Verkürzung der Austauschphase ausnutzen läßt.
Die Aufgabe wird dadurch gelöst, daß die Systemschiene durch ein oder mehrere in ihr angeordnete Schienenschalter in Abschnitte
unterteilt ist, daß jeder Schienenschalter die folgenden Eigenschaften aufweist:
a) die beiden Schienensysteme sind durch ihn gesteuert unterbrechbar,
b) seine Durchlaufrichtung ist für jede der Schienensysteme
getrennt umschaltbar und
c) er ist durch den Steuerrechner direkt adressierbar,
und daß ein oder mehrere Datenaustauschrechner an verschiedenen Stellen an die Systemschiene angeschlossen sind.
Mit diesem Rechnersystem können bei Problemen mit starker oder unregelmäßiger Kopplung sämtliche Schienenschalter geschlossen
und die Ergebnisse zwischen allen Einzelrechnern ausgetauscht werden. Bei Problemen mit begrenzter Nachbarschaft
skopplung läßt sich die Systemschiene durch Unterbrechung von Schienenschaltern in mehrere Abschnitte aufteilen,
innerhalb derer der Datenaustausch gesteuert von je einem Datenaustauschrechner simultan und unabhängig voneinander
„Ί . 909813/0 ΓΑ 1
erfolgen kann.
Durch diesen parallelen Austausch kann die Austauschdauer bei vielen Problemen wesentlich verkürzt werden.
Eine vorteilhafte Ausführungsform der Erfindung ist so ausgebildet,
daß zwischen je zwei benachbarten Anschlußstellen eines Einzelrechners an die Systemschiene ein Schienenschalter
angeordnet ist.
Eine weitere vorteilhafte Ausführungsform zeichnet sich dadurch aus, daß bei jeder zweiten Anschlußstelle ein Datenaustauschrechner
angeschlossen ist.
Eine vorteilhafte Weiterbildung der Erfindung ist so ausgestaltet,
daß eine oder mehrere Gruppen, die jeweils zwei oder mehrere benachbarter Schienenschalter auf der Systemschiene
umfassen, durch je einen weiteren Schienenschalter gesteuert überbrückbar sind und daß jeder weitere Schienenschalter die
folgenden Eigenschaften aufweist:
d) seine Durchlaßrichtung ist umschaltbar,
d) seine Durchlaßrichtung ist umschaltbar,
e) der Schalter stellt auf Durchlaß um, wenn alle Schalter
der Gruppe, die er überbrückt, auf Durchlaß geschaltet sind und unterbricht gleichzeitig einen an einem Ende liegenden
Schalter der Gruppe und
f) er unterbricht, wenn zumindest einer der übrigen Schalter der Gruppe unterbrochen wird.
Dieses Rechnersystem ist vorteilhafterweise so weitergebildet,
daß ein mehrstufiges Überbrückungssystem vorliegt, derart, daß in jeweils einer Stufe, mit Ausnahme der höchsten Stufe, ein
oder mehrere Gruppen, die jede zwei oder mehrere weitere Schienenschalter umfaßt, durch je einen weiteren Schienenschalter
der nächsthöheren Stufe überbrückbar sind, wobei die unterste Stufe aus den weiteren Schienenschaltern besteht, durch die die
Schienenschalter auf der Systemschiene überbrückbar sind, und daß jeder weitere Schienenschalter, der eine Gruppe weiterer
Schienenschalter überbrückt, bezüglich dieser Gruppe die Eigenschaften d) bis f) aufweist.
9098 13/0241
Ausführungsbeispiele der Erfindung werden anhand der Figuren im folgenden näher erläutert. Es zeigen
Figur 1 das Schema einer Rechnerstruktur, Figur 2 das Schema eines zweistufigen Überbrückungssystems,
Figur 3 ein zweidimensionales Gitternetz, Figur 4 ein lineares Diagramm,
Figur 5 das Ausführungsbeispiel eines Schienenschalters bzw. weiteren Schienenschalters,
Figur 5 das Ausführungsbeispiel eines Schienenschalters bzw. weiteren Schienenschalters,
Figur 6 die Ausführung eines Zweiweg-Schienentreibers, Figur 7 die Ausführung der Steuerungslogik des Schienenschalters
nach Figur 5,
Figur 8 die Ausführung der Auswahllogik für den Schienenschalter nach Figur 5,
Figur 9 die Ausführung der Freigabelogik für den Schienenschalter nach Figur 5,
Figur 10 die Ausführung einer Überbrückung einer Gruppe von
schaltern bzw. weiteren Schienenschaltern durch einen weiteren Schienenschalter,
Figur 11 zwei Datenflußdiagramme für eine Überbrückung, Figur 12 ein Ausführungsbeispiel für die Verschaltung der
benachbarter Schienenschalter, Figur 13 ein Ausführungsbeispiel für das Prinzip der Rich-
tungsumschaltung,
Figur J\k ein Datenflußdiagramm für das zweistufige Überbrückungssystem
nach Figur 2.
In der Figur 1 sind an die Systemschiene 1 an Stellen m^ - mg
Einzelrechner M1 bis Mg angeschlossen. Jeweils zwischen zwei
benachbarten Anschlußstellen m. und m. ^ ist ein Schienenschalter S. in der Systemschiene angeordnet. Es sind danach fünf
Schienenschalter S^ bis S,- vorhanden. Durch die Schienenschalter
wird die Systemschiene in Abschnitte a- bis ag unterteilt.
An den Stellen mp» nu und mg der Systemschiene ist jeweils ein
Datenaustauschrechner ATR-, ATR2 und ATR, daran angeschlossen.
Die Systemschiene mündet links in den Steuerrechner STR. An der rechten Seite kann man sich das System sinngemäß fortgesetzt
denken. Vorzugsweise wird ein solches Rechnersystem mittels Mikroprozessormoduln aufgebaut.
909813/0241
In der Figur 2 ist schematisch ein zweistufiges Überbrückungssystem
dargestellt. Auf einer Systemschiene 2 sind Schienenschalter Sg bis Sp0 angeordnet. Die Schienenschalter Sq bis 3..
sind durch einen weiteren Schienenschal ter Sp.., die Schienenschalter
S.ρ bis S,, durch einen weiteren Schienenschalter Spp
und die Schienenschalter S.,- bis S.y durch den weiteren Schienenschalter
Sp, überbrückbar.
Die weiteren Schienenschalter Sp^ bis Sp, bilden dabei die erste
Stufe des Uberbrückungssystems. Sie sind wiederum durch
einen weiteren Schienenschalter Sp/ überbrückbar, welcher die
zweite Stufe des Überbrückungssystems bildet. Jeder der weiteren Schienenschalter muß folgende Aufgaben erfüllen können: Seine
Durchlaufrichtung muß umschaltbar sein, er muß auf Durchlaß schalten, wenn alle Schienenschalter oder weiteren Schienenschalter
der nächstniederen Stufe, die er überbrückt, auf Durchlaß geschaltet sind und gleichzeitig einen an einem Ende liegenden
Schalter dieser Gruppe unterbrechen, und er muß unterbrechen, wenn zumindest einer der übrigen Schalter dieser Gruppe unterbrochen
wird.
Eevor nun auf den konkreten Aufbau eines Rechnersystems nach den Figuren 1 oder 2 näher eingegangen wird, sei anhand der
Figuren 3 und 4 gezeigt, wie bei der hier angegebenen Rechnerstruktur die Austauschbreite an .'ie Kopplungsbreite des behandelnden
Problems angepaßt werden kann. Es wird dabei der Einfluß der Kopplungsmethode auf die Dauer des Datenaustausches
an einem Beispiel untersucht. Als Beispiel ist eine zweidimensionale Problemstruktur, wie sie in der Figur 3 dargestellt ist,
zugrundegelegt. Solche Strukturen treten bei der Lösung partieller Differentialgleichungen nach der Methode der finiten Differenzen
auf, die beispielsweise bei Feldberechnungen oder bei der Wetterprognose angewendet wird. Datenaustausch ist hier nur zwischen
unmittelbar benachbarten Gitternetzpunkten notwendig. In der Figur 3 ist diesam Beispiel des Netzpunktes i hervorgehoben,
der nur mit seinen vier nächsten Nachbarn i-1, i-n, i+1 und i+n
Daten austauscht. Eine Abbildung des Problems auf die hier an-
909813/0241
gegebene lineare Rechnerstruktur, beispielsweise nach den
Figuren 1 oder 2, wo jeder Einzelrechner einen Gitternetzpunkt behandelt, ist so möglich, daß Datenaustausch nur
innerhalb einer bestimmten Bandbreite notwendig ist. Von dem Einzelrechner, der dem Gitternetzpunkt i zugeordnet ist,
müssen dessen Ergebnisse den Einzelrechnern, die den Punkt i-n, i-1, i+1 und i+n verteilt werden. Die Bandbreite beträgt also
2n +1. Der auf eine Dimension projizierte Sachverhalt ist in
der Figur 4 dargestellt.
Auf dieses Problem kann das vorgeschlagene Rechnersystem vorteilhafterweise
angepaßt werden, indem man die Systemschiene in Abschnitte der Länge 2n+1 unterteilt. Zur Unterteilung dienen die
Schienenschalter. Innerhalb dieser Abschnitte wird das Ergebnis des jeweils mittleren Einzelrechners verteilt. Im nächsten
Schritt werden die Abschnitte der Systemschiene um einen Schienenschalter verschoben und die Ergebnisse der jetzt in der Abschnittsmitte liegenden Einzelrechner verteilt und so fort. Da in allen
Abschnitten simultan ausgetauscht wird, sind nur zwei n+1 Aus-
tauschschritte notwendig, um die η Ergebnisse zu verteilen. Damit
ergibt sich eine Verkürzung der Datenaustauschphase um einen Faktor, der gleich dem Verhältnis Anzahl der Gitternetzpunkte/
Bandbreite ist. Bei einem zweidimensionalen Problem mit η = 100,
4
welches eine Gitterpunktzahl von 10 und einer Bandbreite von 201 entspricht, verkürzt sich die Anzahl der Austauschschritte um etwa das 1/50 der Anzahl der Gitternetzpunkte. Es sei an dieser Stelle ausdrücklich darauf hingewiesen, daß das vorgeschlagene Rechnersystem nicht nur auf dieses Beispiel beschränkt ist, sondern daß es auch auf andere Problemstrukturen vorzüglich angepaßt werden kann. Grundlage dafür sind aber die genannten Eigenschaften a) bis c), die die Schienenschalter aufweisen müssen.
welches eine Gitterpunktzahl von 10 und einer Bandbreite von 201 entspricht, verkürzt sich die Anzahl der Austauschschritte um etwa das 1/50 der Anzahl der Gitternetzpunkte. Es sei an dieser Stelle ausdrücklich darauf hingewiesen, daß das vorgeschlagene Rechnersystem nicht nur auf dieses Beispiel beschränkt ist, sondern daß es auch auf andere Problemstrukturen vorzüglich angepaßt werden kann. Grundlage dafür sind aber die genannten Eigenschaften a) bis c), die die Schienenschalter aufweisen müssen.
In der Figur 5 ist nun eine besonders zweckmäßige Ausführungsform eines Schienenschalters dargestellt. Diese Ausführungsform
ist so ausgebildet, daß sie sich gleichzeitig auch als weiterer Schienenschalter verwenden läßt. Nach der Figur 5 besteht dieser
Schienenschalter aus einer Auswahllogik SSL, einer Freigabelogik SEL, zwei in die Systemschiene geschaltete Zweiweg-Schienentreibern,
BD1 bzw. BD 2 mit zugehörigen Steuerungslogiken BC1 bzw. BC2,
909813/0241
1
...r-'Ü J 77 P 7 f 2 9 BRO
wobei BD1 in die Datenschiene und BD2 in die Adressenschiene geschaltet ist und aus einem Betriebsartenumschalter S. Über
den Betriebsartenumschalter S kann zwischen zwei Betriebsarten umgeschaltet werden, wobei in der einen Betriebsart, die hier
mit A bezeichnet ist, der Schienenschalterzustand durch die Freigabelogik SEL bestimmt wird, also durch den Steuerrechner
adressiert und damit gesteuert wird. In der anderen Betriebsart, die hier mit B bezeichnet ist, wird der Betriebszustand über
einen AKTIVIEREN -Eingang festgelegt, der mit einem AXTIVIERT-Ausgang eines anderen in gleicher Weise aufgebauten Schienenschalters
verbindbar ist, wodurch der Schienenschalter den Betriebszustand des anderen übernehmen kann. Bei Einsatz des
Schienenschalters als weiterer Schienenschalter in einer Stufe eines ein- oder mehrstufigen Überbrückungssystems sind die AK-TIVIERT-Ausgang
der überbrückten Schalter der nächstniedrigeren Stufe über ein UND-Glied mit dem AKTIVIEREN-Eingang dieses
weiteren Schienenschalters verbunden, wodurch bei diesem die Eigenschaften e) und f) realisiert sind. Zwischen dem Ausgang
AKTIVIERTunci dem Betriebsartenumschalter S ist noch ein Treiber
50 mit offenem Kollektorausgang geschaltet, der eine verdrahtete
UND-Verknüpfung der AKTIVIERT-Ausgänge mehrerer Schienenschalter
ermöglicht.
In der Figur 6 ist die Ausführung der beiden identisch aufgebauten
bidirektionalen Schienentreiber BD1 bzw. BD2 dargestellt. Es handelt sich um einen Schienentreiber für bitparallele Übertragung
eines Bytes, der aus zwei 4-bit-parallelen Zweiweg-Schienentreibern
SAB 8216 besteht (siehe ausführliche Beschreibung in Mikroprozessor-Bausteine "Datenbuch11 1976/77, System
SAB 8080 von der Siemens AG, Bereich Bauelemente, Balanstr. 73, 8000 München 80). Hier und im folgenden sind die Ein- und Ausgänge
von den Baustein= η wie in der dafür angegebenen Literaturstelle
bezeichnet. Über die Eingänge CS der beiden Bausteine, die mit einem gemeinsamen Eingang es verbunden sind, kann der
Schienentreiber gesperrt werden. Über die Eingänge DIEN," die mit einem gemeinsamen Eingang dien des Schienentreibers zusammengefaßt
sind, liegt die Richtung des Datenflusses fest. Näheres ergibt sich aus der angegebenen Literaturstelle. Die Anschlüsse
DI, DO bzw. DB stehen stellvertretend für die dortigen Eingänge
9098 1 3/0241
-Jf ίο
77 P 7 129 BRD
DI0 bis DI3, DO0 bis DO3 bzw. DBQ bis DB^.
In der Figur 7 ist der Aufbau der Steuerungslogik BC1 bzw. BC2 im Detail dargestellt. Für die drei UND-Glieder 81, 82
und 83 mit je zwei Eingängen ist der Baustein 74-08, für das NOR der Baustein 7427, für die Inverter 85 und 86 der Baustein
74-04 und für das NAND-Glied 87 mit drei Eingängen der Baustein 7422 mit offenem Kollektor der Fa. Siemens AG (siehe
"Digitale Schaltungen", Datenbuch 1976/77 der Fa. Siemens AG, herausgegeben vom Bereich Bauelemente, Vertrieb, 8000 München 80,
Balanstr. 73) geeignet. Über den Eingang DIR CTRLREIN 1, der mit dem Eingang DIR CTRL 1 bzw. 2 verbunden ist, ist die Richtung
des letzteren bestimmbar. Dieser Eingang ist einesteils über den Inverter 85 mit je einem Eingang des NAND-Gliedes 87 und
des UND-Gliedes 81, andererseits direkt mit je einem Eingang des UND-Gliedes 83 verbunden. Zudem besteht eine Direktverbindung
des genannten Eingangs mit dem Ausgang 702, der mit dem Eingang dien des zugehörigen Zweiweg-Schienentreibers verbunden
ist. Der Eingang enable 1 bzw. enable 2 ist einerseits mit dem Ausgang 53 des Betriebsartenumschalters und andererseits
mit dem zwei ten Eingang des UND-Gliedes 83 sowie einem zweiten Eingang des Gliedes 87 und einem Eingang des NOR-Gliedes 84
verbunden. Die wesentliche Aufgabe des Eingangs enable 1 besteht darin, über den Ausgang 701, der einerseits mit dem Ausgang
des NOR-Gliedes 84 und andererseits mit dem Eingang c"¥
des Zweiweg-Schienentreibers BD1 bzw. BD2 zu verbinden ist, letzteren zu sperren oder freizugeben. Wenn der betreffende
Schienentreiber über den Eingang enable 1 bzw. enable 2 der Steuerungslogik freigegeben ist, kann die Richtungsinformation
an den nächsten Schienenschalter weitergegeben werden. Diese Information wird über die Eingänge DIR CTRL RIiIN 1 bzw. 2 (siehe
Figur 5) in den Schienenschalter eingegeben. Der Eingang DISL der Steuerungslogik ist mit dem zweiten Eingang des UND-Gatters
81 und der Eingang DISR 1 bzw. 2 mit einem Eingang des UND-Gatters
S5 82 verbunden. Der Ausgang jedes dieser UND-Gatter ist mit einem
zweiten bzw. einem dritten Eingang des NOR-Gliedes 84 verbunden. Der eine Eingang des UND-Gliedes 82 ist über den Inverter 86 mit
dem dritten Eingang des NAND-Gliedes 87 und der zweite Eingang des UND-Gliedes 82 mit dem ersten Eingang des NAND-Gliedes ver-
909813/0241
bunden. Über die Eingänge DISR 1 bzw. 2 oder DISL kann der
Schienentreiber BD1 bzw. 2 wahlweise für die Datenflußrichtung nach rechts oder links gesperrt werden. Der Ausgang des
UND-Gliedes 83 bildet den Ausgang DISR RAU3ibzw. 2 des Schienenschalters.
Letzterer Ausgang wird bei dem ein- oder mehrstufigen Überbrückungssystem benötigt. Der Ausgang des NOR-Gliedes
87 bildet den Ausgang DIR CTRL KAUS 1 bzw. 2 des Schienenschalters.
In der Figur 8 ist die Schalterauswahllogik SSL im Detail dargestellt. Es finden dafür zwei nebeneinander angeordnete
4-bit-Komparatoren 81 und 82 (Baustein 7485 in "Digitale Schaltungen", S. 122 und 123) Verwendung. Die wie dort bezeichneten
Eingänge 2 (A^ B), 3 (A = B) bzw. 4 (A^ B) des
!Comparators 82 sind mit den entsprechenden Ausgängen 7 (A<_B),
6 (A = B) bzw. 5 (A ^* B) desKomparators 81 parallel verbunden.
Die 4-Bit-Anschlüsse A bzw. B sind mit den Anschlüssen Aq bis
A bzw. B0 bis B^ in der Literaturstelle identisch. Die Anschlüsse
A der beiden Komparatoren 81 und 82 bilden zusammen einen Byte-Anschluß, der mit der Adressenschiene zu verbinden
ist. Die ^-Bit-Anschlüsse B der beiden Komparataren sind parallel
mit einem 8-fach-Kodierschalter mit "pull-up"-Widerstand
verbunden. Der Eingang 3 (A = B) des !Comparators 81 ist über einen Widerstand 84 mit der Versorgungsspannung, die der
logischen "1" entspricht, verbunden, während der Ausgang 6 (A = B) des !Comparators 82 mit dem Eingang selected der Freigabelogik
SEL verbunden ist. Mit dem schematisch dargestellten Kodierschalter 83 kann der Schienenschalter mit einer festen
Schalternummer versehen v/erden. Stimmt die über die Eingänge A eingegebene Adresse mit der Schalternummer überein, so wird
der Ausgang 6 (A=B) auf logisch "1" gelegt.
In der Figur 9 ist die Freigabelogik SEL im Detail dargestellt.
Sie enthält vier ODER-Glieder 91 bis 94 mit jeweils zwei Eingangen, zwei UND-Glieder mit jeweils drei Eingängen, ein D-Flipflop
97 und einen Inverter 98. Der Eingang selected ist
909813/0241
über den Inverter 98 mit einem Eingang des ODER-Gliedes 91 verbunden. Der Ausgang dieses ODER-Gliedes ist einerseits
mit einem Eingang des UND-Gliedes 95 und mit einem Eingang des UND-Gliedes 96 verbunden. Der Ausgang des UND-Gliedes
95 ist mit dem Eingang D und der Ausgang des UND-Gliedes 96
mit dem Eingang T des D-Flipflops 97 (Baustein 7474 aus
"Digitale Schaltungen", S. 190 - 191» Eingänge und Ausgänge wie dort bezeichnet) verbunden. Der Eingang R des Flipflops
ist mit dem RJCKSETZ-Eingang des .C-chionenschalters verbunden.
Der Eingang S des Flipflops ist andauernd auf logisch "1" gelegt. Der Ausgang Q des Flipflops ist mit einem Eingang des
ODER-Gliedes 94, mit den Ausgängen EN RECHTS RAUS und EN LINKS RAUS des Schienenschalters verbunden (siehe Figur 5). Der Ausgang
des ODER-Gliedes 94 bildet den Ausgang enabled der Freigabelogik, der mit dem Eingang 51 des Betriebsartenumschalters
verbunden ist, dessen anderer Eingang 52 mit dem Eingang AKTIVIEREN
des Schienenschalters verbunden ist. Der Eingang SCHIEBEN
RECHTS des Schienenschalters ist einmal mit einem zweiten Eingang des UND-Gliedes 96 und mit einem Eingang des ODER-Gliedes
93 verbunden. Ähnlich ist der Eingang SCHIEBEN LINKS des Schienenächalters mit dem dritten Eingang des UND-Gliedes 96 und mit
einem Eingang des ODER-Gliedes 92 verbunden. Der Eingang AUSWAHL-MODUS ist mit dem zweiten Eingang des ODER-Gliedes 94
der EingangAUSWAiIjJ'.STB mit dem zweiten Eingang des ODER-Gliedes
91 und der Eingang EN MNKS REIN mit dem zweiten Eingang des ODJER-Gliedes 92 verbunden. Der Ausgang des ODER-Gliedes 92 ist an
einen zweiten Eingang und der Ausgang des ODER-Gliedes 95 mit dem dritten Eingang des UND-Gliedes 95 verbunden. Das D-Flipflop, das als sogenanntes Markierungs-Flipflop dient, kann
durch drei verschiedene Signale gesetzt werden: Falls der Schienenschalter ".ausgewählt ist (ausgewählt11 "), wird mit einem Impuls
anAUSWAIlLESTB das Markierungs-Flipflop auf logisch "0" gesetzt,
d.h. der Ausgang Q liegt auf "0". Mit einem Impuls an SCHIEBEN LiNKb
wird das Flipflop mit dem Zustand des Eingangs EN LINKS REIN, bei SCHIEBEN RECHTS mit dem des Eingangs EN RECHTS REIN, der mit dem
zweiten Eingang des ODER-Gliedes 93 verbunden ist, geladen. Die hier beschriebene vorteilhafte Schaltung mit SCHIEBEN LINKS bzw.
SCHIEBEN RECHTS hat den Sinn, ein einfaches Verschieben einmal unterteilter Schienenabschnitte durch Anlegen eines Impulses
909813/0241
an SCHIEBEN LINKS bzw. SCHIEBEN KKCIlTS zu ermöglichen wodurch das
Rechnersystem besonders vorteilhaft auf Problemstrukturen, wie sie in den Figuren 3 und 4 beschrieben sind, anwendbar
ist.
Wenn der Eingang AUSWAHLi-iüJJUS auf logisch "0" gelegt wird,
liegt am Ausgang enabled der jeweilige Binärwert am Ausgang Q des Flipflops an. Dabei unterbricht der Schienenschalter, wenn
enabled auf "0" liegt. Andernfalls ist er geöffnet. Liegt der Eingang TTUSV/AHLMODUS auf logisch "1", so liegt auch enabled
auf diesem Wert, was bedeutet, daß der Schienenschalter geschlossen ist. Damit kann ohne großen Zeitverlust zwischen
einer in Abschnitte unterteilten Systemschiene und einer durchverbundenen Systemschiene umgeschaltex werden. Über den RUCK-SETZ-
-Eingang kann man das Markierungs-Flipflop auf die Grundstellung
Q = "1" zurückgesetzt werden. Der Sinn des Markierungs-Flipflops ist dabei folgender: Es soll die Schienenschalter
"markieren", die bei dem Betriebsmodus "Selection Mode" unterbrechen sollen. Diese Markierung kann, wie vorstehend bereits
beschrieben, auf drei Arten erfolgen. Der Schienenschalter bleibt jedoch geschlossen, falls am Eingang AUSWAHLMODUS
eine "1" anliegt. Dadurch können Informationen vom Steuerrechner aus weiter an alle im System vorhandenen Rechner,
Datenaustauschrechner und auch Schienenschalter ausgesandt werden. Damit ist die Reihenfolge bei der Markierung der Schienenschalter
beliebig. Würde dagegen der Schienenschalter sofort unterbrechen, könnten alle hinter diesem Schalter liegenden
Komponenten vom Steuerrechner nicht mehr angesprochen werden. Man müßte also zuerst die weiter weg liegenden Schienenschalter
unterbrechen. Liegt der Eingang ÄUSWAHLHOnus ' auf "0"
wird die Systemschiene an den markierten Stellen unterbrochen.
Während des Datenaustausch mit unterteilter Systemschiene kann es kurzzeitig und vorübergehend notwendig werden, vom Steuerrechner
aus auf alle oder einige weiter weg liegende Komponente zuzugreifen, beispielsweise um die Programme in den Datenaustauschrechnern
zu ändern. Dazu ist das zeitsparende Umschalten zwischen unterteilter und durchverbundener Systemschiene und kann mit Hilfe
9098 1 3/0241
des Flipflops in sehr einfacher Weise realisiert werden.
In der Figur 10 ist eine Überbrückung von vier Schienenschaltern S^01 bis S10Z+ durch einen weiteren Schienenschalter S201
dargestellt. Jeder der Schalter ist aufgebaut, wie der in der Figur 5 dargestellte. Die AKTIVIERT-Ausgänge der vier Schienenschalter
sind über eine verdrahtete UND-Schaltung mit dem ENABLE-Eingang des weiteren Schienenschalters und mit dem
DISL-Eingang des Schienenschalters S101 verbunden. Die Ausgange
DISR 1 RAUfr-und DISR 2 RAUS des weiteren Schienenschalters
sind mit den entsprechenden Eingängen DISR 1 und DISR 2 des Schienenschalters S1Q, verbunden. 3ei allen anderen Schienenschaltern
und dem weiteren Schienenschalter sind diese Eingänge auf Masse gelegt. Bis auf den Schienenschalter S101 sind beim
weiteren Schienenschalter und allen anderen Schienenschaltern die Eingänge DISL ebenfalls auf Masse gelegt. Die Eingänge DIR
CTRL 1 und DIR CTRL 2 sind über Kontroileitungen DIR CTRL 1 + 2 mit dem Steuerrechner verbunden. Alle übrigen Ein- und Ausgänge
der Schienenschalter sind über eine Kontrollschiene SCHALTSTEUER-SCHIENE ebenfalls mit dem Steuerrechner verbunden. Die Wirkungsweise
dieser Verschaltung ist so, daß, wenn alle Schienenschalter freigegeben sind, auch der weitere Schienenschalter freigegeben
wird. Gleichzeitig wird über den Eingang DISL der linke Schienenschalter S101 für Datenflußrichtung nach links und über die Eingänge
DISR 1 und DISR 2 der rechte Schienenschalter S101 für
Richtungen nach rechts gesperrt.(eine Ausnahme bildet die Überbrückung
von Zweigen mit Datenquellen, die später noch beschrieben wird). Damit werden die in der Figur 11 skizzierten Datenwege
101 und 112 realisiert.
Die dargestellte Überbrückung kann für jede Uberbrückungsstufe
eingesetzt werden. Das bedeutet, daß die Schalter S101 bis S1Q,
ebensogut weitere Schienenschalter der ersten oder einer höheren Stufe eines Überbrückungssystems sein können. Es läßt sich auf
diese Weise jedes beliebige mehrstufige Überbrückungssystem realisieren.
In der Figur 12 ist der in der Figur 10 gestrichelt umrahmte Bereich 120 in allen wesentlichen Einzelheiten dargestellt.
909813/0241
Es sind dabei die Ein- und Ausgänge, deren Verwendung vom Einsatz des Schalters abhängt, mit einem Sternchen markiert.
Beim Einsatz der Schalter als Schienenschalter in einem System ohne Überbrückungen werden alle drei Eingänge DISR 1
DISR 2 und DISL auf Masse gelegt. Mit Überbrückungen läßt sich die Verschaltung der vier oberen Ausgänge aus der Figur 10 entnehmen.
Das gleiche gilt, wenn der Schalter S.Q2 als linker
Endschalter bzw. der Schalter S*q? ein rechter Endschalter
wäre. Die Verdrahtung der übrigen Ein- und Ausgänge der beiden Schalter, also derjenigen, die nicht mit einem Sternchen markiert
sind, ergibt sich selbstredend aus der Figur 12.
In der Figur 13 sind vier Schienenschalter 3.2-i bis S.p, auf
einer Datenschiene 125 eines Rechnersystems dargestellt. Mit dieser Figur soll die Richtungsumschaltung erläutert werden.
Jeweils zwischen zwei benachbarten Schienenschaltern ist ein Einzelrechner oder Datenaustauschrechner als Quelle GL bis CU
von Informationen an die Datenschiene angeschlossen. Die Schienenschalter
sind aufgebaut, wie der in Figur 5 dargestellte mit dem einen Unterschied, daß die Auswahllogik BC 1 bzw. BC 2
ersetzt wird durch eine vereinfachte extra dargestellte Logik mit je einem Treiber und je einem Widerstand. Die Funktion
dieser vereinfachten Logik stimmt mit der nach der Figur 7 überein, wenn dort die Eingänge DISR 1 bzw. DISR 2, DISL, DIR CTRL
REIN1 bzv· DIR CTRLREIN2 auf "0" und enable 1 bzw. enable 2 auf
"1" gelegt werden. In der Figur 13 ist jeweils der Eingang dien von BD 1 eines jeden Schienenschalters an eine Steuerleitung DIR
CTRL angeschlossen. Jeweils zwischen zwei benachbarten Anschlußstellen ist ein Treiber mit offenem Kollektorausgang in der
Steuerleitung angeordnet und außerdem ist jeder dieser Abschnitte über einen Widerstand mit an die Versorgungsspannung anschließbar.
Die Treiber sind mit den Bezugszeichen 131 bis 134 und die
Widerstände mit den Bezugszeichen 135 bis 138 versehen. Jede
Quelle weist einen Ausgang q,, q~ oder q^ auf, der mit der
Steuerleitung DIR CTRL verbunden ist. Dieser Ausgang wird auf "0" gelegt, wenn die Quelle sendet, d.h. wenn der Einzelrechner
bzw. der Austauschrechner Daten abgibt. Für die Eingänge dien der Zweiweg-Schienentreiber BD 2 kann zusätzlich eine identisch
9098 1 3/0241
aufgebaute Anordnung mit Steuerleitung vorgesehen sein, an welche Quellen angeschlossen sind.
Mit der Anordnung nach Figur 13 ist das Prinzip der Richtungsumschaltung
realisiert. Dieses geht von folgender Überlegung aus: In Jedem Schienenabschnitt gibt es in jedem Austauschzyklus
für jedes Schienensystem nur eine sendende Quelle. Für die Steuer- und Adressenschiene kann dies der Steuerrechner
oder ein Austauschrechner, für die Datenschiene ein bestimmter Einzelrechner sein. Diese Quelle sendet Informationen
zu den restlichen Elementen eines Schienenabschnitts; das bedeutet, daß die Schienentreiber in Richtung von der Quelle weggeschaltet
werden müssen.
Das Prinzip der Richtungsumschaltung ist für beide Schienensysteme
identisch; daher ist in der Figur 13 nur das Datenschienensystem dargestellt. Die Schienentreiberrichtung wird
nach Figur 13 üteer die Steuerleitung DIR CTRL gesteuert. Sendet keine Quelle, liegt sie auf "1", was durch die Widerstände bewirkt
wird. Dadurch sind die Treiber in Richtung nach rechts geschaltet. Will nun eine Quelle Informationen aussenden, legt
sie an den zugehörigen Abschnitt der Steuerleitung eine "0" an. Dieser Wert wird den links von der Quelle liegenden Treibern
mitgeteilt und sie kehren dadurch ihre Richtung nach links um. Dadurch kann die Quelle ihre Informationen strahlenförmig
aussenden.
Bei überbrückten Zweigen eines Überbrückungssystems muß die
Quelle in gleicher Weise solche Steuerleitungen DIR CTRL der weiteren Schienenschalter auf "0" legen. In der Figur 14 ist
als Beispiel der Datenfluß bei Quellen innerhalb überbrückter Abschnitte eines Überbrückungssystems nach Figur 2 dargestellt.
Die von der Quelle ausgesandten Informationen werden danach über den äußerst rechten Schienenschalter des überbrückten Abschnitts,
an dem die Quelle angeschlossen ist, zu einem überbrückten Abschnitt der nächsthöheren Stufe weitergeleitet. Das gleiche gilt
dann für die Weiterleitung von Stufe zu Stufe. Daher wird in
909813/0241
diesem Fall für jede Stufe der äußerst rechte Schienentreiber
eines Abschnitts, der Information von der nächst niederen Stufe her empfängt, nicht für Datenflußrichtung nach rechts
gesperrt, auch wenn alle Schienenschalter dieses Abschnitts freigegeben sind. Der Ausgang DISRKAUS ^es% überbrückenden
Schienenschalters ist inaktiv, weil dessen Datenflußrichtung nach links zeigt.
Abschließend sei noch die Funktion der Datenausxauschrecnner
beschrieben. Wenn die Systemschiene in Abschnitte unterteilt worden ist, sind diese Abschnitte selbständige Rechnersysteme
und brauchen einen "zentralen" Rechner, der das Verteilen der Ergebnisse innerhalb des selbständigen Abschnittes übernimmt.
Dabei hat er die beiden folgenden Aufgaben zu erfüllen: 1) Schalten eines Datenweges, auf den Daten übertragen werden
sollen,
2) Übertragung von Daten auf diesem Weg.
Dies kann im Grunde von jedem geeignet programmierten Rechner getan werden. Es sind aber auch schon allein für diesen Zweck
zugeschnittene Datenaustauschrechner vorgeschlagen worden (Patentanmeldung P 26 41 741.4 (VPA 76 P 7119)), die auch für
das hier angegebene Rechnersystem besonders geeignet sind.
14 Figuren
4 Patentansprüche
4 Patentansprüche
9098 1 3/0241
Leerseite
Claims (4)
- Patentansprücheί1.) Rechnersystem, bei dem eine Anzahl von Einzelrechnern über eine Systemschiene, bestehend aus mindestens zwei Schienensystemen, nämlich einer Adressen- und Steuerschiene und mindestens einer Datenschiene an einen Steuerrechner koppelbar ist, dadurch gekennzeichnet , daß die Systemschiene durch ein oder mehrere in ihr angeordnete Schienenschalter (S1 bis S=, Sg bis S20 in Figur 5, S^01 bis S10Zf in Figur 11 und S121 bis S12Z+ in Figur 13) in Abschnitte (a. bis ag) unterteilt ist, daß jeder Schienenschalter die folgenden Eigenschaften aufweist:a) die beiden Schienensysteme sind durch ihn gesteuert unterbrechbar ,b) seine Durchlaßrichtung ist für jede der Schienensysteme getrennt umschaltbar undc) er ist durch den Steuerrechner direkt adressierbarund daß ein oder mehrere Datenaustauschrechner (ATR,. bis ATR,) an verschiedenen Stellen an die Systemschiene angeschlossen sind.
- 2. Rechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß zwischen je zwei benachbarten Anschlußstellen (m^ bis mg) eines Einzelrechners an die Systemschiene ein Schienenschalter angeordnet ist.
- 3. Rechnersystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei jeder zweiten Anschlußstelle (nu, m, und m,-) ein Datenaustauschrechner angeschlossen ist.
- 4. Rechnersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine oder mehrere Gruppen, die jeweils zwei oder mehrere benachbarte Schienenschalter auf der Systemschiene umfassen, durch je einen weiteren Schienenschalter gesteuert überbrückbar sind und daß jeder weitere Schienenschalter die folgenden Eigenschaften aufweist:90981 3/024177 P 7 1 2 9 BRDd) seine Durchlaßrichtung ist umschaltbar,e) er stellt auf Durchlaß um, wenn alle Schalter der Gruppe, die er überbrückt auf Durchlaß geschaltet sind und unterbricht gleichzeitig wenigstens den an einem Ende liegenden Schalter der Gruppe undf) er unterbricht, wenn zumindest einer der übrigen Schalter der Gruppe unterbrochen wird.909813/0241
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772742035 DE2742035A1 (de) | 1977-09-19 | 1977-09-19 | Rechnersystem |
GB23285/78A GB1597333A (en) | 1977-09-19 | 1978-05-26 | Computer system |
FR7826276A FR2403600A1 (fr) | 1977-09-19 | 1978-09-13 | Systeme de calculateur |
IT27598/78A IT1098541B (it) | 1977-09-19 | 1978-09-13 | Calcolatore con piu' singoli calcolatori accoppiati ad un calcolatore di comando |
NL7809481A NL7809481A (nl) | 1977-09-19 | 1978-09-18 | Computerstelsel. |
CA000311503A CA1121015A (en) | 1977-09-19 | 1978-09-18 | Computer system |
JP11503278A JPS5456743A (en) | 1977-09-19 | 1978-09-19 | Computer system |
BE190579A BE870595A (fr) | 1977-09-19 | 1978-09-19 | Systeme de calculateur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772742035 DE2742035A1 (de) | 1977-09-19 | 1977-09-19 | Rechnersystem |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2742035A1 true DE2742035A1 (de) | 1979-03-29 |
Family
ID=6019283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772742035 Withdrawn DE2742035A1 (de) | 1977-09-19 | 1977-09-19 | Rechnersystem |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS5456743A (de) |
BE (1) | BE870595A (de) |
CA (1) | CA1121015A (de) |
DE (1) | DE2742035A1 (de) |
FR (1) | FR2403600A1 (de) |
GB (1) | GB1597333A (de) |
IT (1) | IT1098541B (de) |
NL (1) | NL7809481A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0057756A2 (de) * | 1981-02-11 | 1982-08-18 | Siemens Aktiengesellschaft | Anordnung zum Datenaustausch in parallel arbeitenden Multi-Mikrorechnersystemen |
WO1989007797A1 (en) * | 1988-02-17 | 1989-08-24 | Valtion Teknillinen Tutkimuskeskus | Switching system |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5680722A (en) * | 1979-12-06 | 1981-07-02 | Nippon Telegr & Teleph Corp <Ntt> | Interprocessor control system |
DE3104903C2 (de) * | 1981-02-11 | 1986-05-15 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zum Datenaustausch zwischen parallel arbeitenden Mikrorechnern |
JPS5864562A (ja) * | 1981-10-14 | 1983-04-16 | Hitachi Ltd | 信号処理装置 |
JPS5924363A (ja) * | 1982-07-31 | 1984-02-08 | Nec Home Electronics Ltd | 複数マイクロコンピユ−タのバス共通接続方式 |
JPS5945527A (ja) * | 1982-09-07 | 1984-03-14 | Hitachi Ltd | バス制御方法 |
FR2605768B1 (fr) * | 1986-10-23 | 1989-05-05 | Bull Sa | Dispositif de commande de bus constitue par plusieurs segments isolables |
JPS63138448A (ja) * | 1986-12-01 | 1988-06-10 | Fanuc Ltd | 多重プロセツサ処理システムにおけるバス制御方式 |
JP2967928B2 (ja) * | 1987-06-19 | 1999-10-25 | 日本電信電話株式会社 | 並列プロセツサ |
JP4317296B2 (ja) * | 1999-09-17 | 2009-08-19 | 株式会社ターボデータラボラトリー | 並列コンピュータのアーキテクチャおよびこのアーキテクチャを利用した情報処理ユニット |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
DE2641741C2 (de) * | 1976-09-16 | 1986-01-16 | Siemens AG, 1000 Berlin und 8000 München | Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832695A (en) * | 1972-11-06 | 1974-08-27 | Sperry Rand Corp | Partitioning circuit employing external interrupt signal |
JPS5093362A (de) * | 1973-12-19 | 1975-07-25 | ||
JPS52109340A (en) * | 1976-03-09 | 1977-09-13 | Zilog Inc | Device and method of microprocessing |
JPS5324743A (en) * | 1976-08-20 | 1978-03-07 | Hitachi Ltd | Bus selector for electronic computer |
DE2651004A1 (de) * | 1976-11-08 | 1978-05-11 | Siemens Ag | Datenverarbeitungsanlage mit einer symmetrischen multiprozessorstruktur |
-
1977
- 1977-09-19 DE DE19772742035 patent/DE2742035A1/de not_active Withdrawn
-
1978
- 1978-05-26 GB GB23285/78A patent/GB1597333A/en not_active Expired
- 1978-09-13 IT IT27598/78A patent/IT1098541B/it active
- 1978-09-13 FR FR7826276A patent/FR2403600A1/fr active Granted
- 1978-09-18 CA CA000311503A patent/CA1121015A/en not_active Expired
- 1978-09-18 NL NL7809481A patent/NL7809481A/xx not_active Application Discontinuation
- 1978-09-19 BE BE190579A patent/BE870595A/xx not_active IP Right Cessation
- 1978-09-19 JP JP11503278A patent/JPS5456743A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
DE2641741C2 (de) * | 1976-09-16 | 1986-01-16 | Siemens AG, 1000 Berlin und 8000 München | Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0057756A2 (de) * | 1981-02-11 | 1982-08-18 | Siemens Aktiengesellschaft | Anordnung zum Datenaustausch in parallel arbeitenden Multi-Mikrorechnersystemen |
EP0057756B1 (de) * | 1981-02-11 | 1985-02-20 | Siemens Aktiengesellschaft | Anordnung zum Datenaustausch in parallel arbeitenden Multi-Mikrorechnersystemen |
WO1989007797A1 (en) * | 1988-02-17 | 1989-08-24 | Valtion Teknillinen Tutkimuskeskus | Switching system |
Also Published As
Publication number | Publication date |
---|---|
NL7809481A (nl) | 1979-03-21 |
FR2403600B1 (de) | 1985-02-15 |
GB1597333A (en) | 1981-09-03 |
JPH0125096B2 (de) | 1989-05-16 |
IT1098541B (it) | 1985-09-07 |
IT7827598A0 (it) | 1978-09-13 |
BE870595A (fr) | 1979-01-15 |
CA1121015A (en) | 1982-03-30 |
FR2403600A1 (fr) | 1979-04-13 |
JPS5456743A (en) | 1979-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0123921B1 (de) | Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf | |
DE4404962A1 (de) | Anordnung zum Transfer von Informationen oder anderen Signalen zwischen mehreren Funktionseinheiten in einer Master-Slave-Konfiguration | |
DE2916065C2 (de) | Datenverarbeitungseinrichtung | |
DE1193996B (de) | Schiebespeicher mit Steuervorrichtung | |
DE2742035A1 (de) | Rechnersystem | |
EP0178424A2 (de) | Zellenstrukturierter digitaler Multiplizierer mit semisystolischem Aufbau | |
DE3543471C1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE2420214C2 (de) | Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung | |
DE3018509C2 (de) | Schieberegister | |
DE2235883C3 (de) | Datenverarbeitungseinrichtung | |
DE2948340C2 (de) | Informationsübertragungsanordnung für die Übertragung jeweils ausgewählter Informationseinheiten | |
DE2900587B2 (de) | Decodierschaltung | |
DE69206604T2 (de) | Schnelle Addierkette. | |
EP0309670A2 (de) | Konzentrator für schnelle Datenvermittlungsnetze | |
WO2004073171A2 (de) | Carry-ripple addierer | |
DE2607687C2 (de) | Verfahren zum Steuern von Gruppen von Geräten in einer mit elektronischer Datenverarbeitung arbeitenden Fernsprechvermittlungsanlage und deren Ausbildung | |
DE2140858C3 (de) | Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung | |
CH624811A5 (de) | ||
DE102014200693A1 (de) | Hochspannungsgleichstrom-Übertragung | |
EP1353444B1 (de) | Vorrichtung zur Umwandlung eines digitalen Wertes in ein analoges Signal | |
DE2443749A1 (de) | Computer-speichersystem mit einer speichereinheit | |
DE10042380C1 (de) | Basiselement für eine Multiplexerstruktur sowie entsprechende Multiplexerstruktur | |
DE1524177C (de) | Multiplikationseinrichtung zur teilweise parallelen Multiplikation binärer Faktoren | |
DE10217313B4 (de) | Digitaler Signalprozessor und Verfahren zur Datenverarbeitung mit einem digitalen Signalprozessor | |
DE2806837C2 (de) | Decodierschaltung mit Josephson-Kontakten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OC | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8176 | Proceedings suspended because of application no: |
Ref document number: 2641741 Country of ref document: DE Format of ref document f/p: P |
|
8178 | Suspension cancelled | ||
8139 | Disposal/non-payment of the annual fee |