DE2443749A1

DE2443749A1 - Computer-speichersystem mit einer speichereinheit

Info

Publication number: DE2443749A1
Application number: DE19742443749
Authority: DE
Inventors: David Patrick Dobson; Brian Jeremy Parsons
Original assignee: Hawker Siddeley Dynamics Ltd
Current assignee: Hawker Siddeley Dynamics Ltd
Priority date: 1973-09-16
Filing date: 1974-09-10
Publication date: 1975-05-28
Also published as: DK483574A; NL7412109A; FR2244208A1; SE7411574L; GB1485758A

Description

EIKENBERG & BRÜMMERSTEDT

PATENTANWÄLTE IN HANNOVER

HAWEER SIDDEEET DTBAMICS LIMITED 24o/6oo

Computer-Speichersystem mit einer Spe ichere inhalt

Die Erfindung "betrifft Speichersystem für Computer und "befaßt sich mit einer Technik, durch die auf wirtschaftliche Weise eine erhöhte Vielseitigkeit und Anpaßbarkeit und/oder eine verbesserte Zuverlässigkeit von Computeranordnuagsni erreicht werden können. Die Technik ist bei den meisten Schaltungs-Technologien und auch bei solchen mit Großintegration anwendbar.

Die nachfolgend verwendeten Abkürzungen, haben folgende Bedeutung: ·

RAM = Speicher mit wahlweisem Zugriff (Random Access Memory) ROM = Festwertspeicher (Read Only Memory)

509822/0575

'— 2 —

CPU = Zentraleinheit (Central Processing Unit) DMA. = Speicher mit direktem Zugriff (Direct Memory Acces Unit) LSI = Schaltung in G-roßintegrationstechnik CMOS = Komplementäres Metalloxidsilikon I/J =, Schnittstelle (Interface)

I/O = Eingang/Ausgang (Input/Output)

Die meisten der heute in Benutzung befindlichen Computer können in zwei Kategorien eingeteilt werden: Einzelport (mit einem Zugang) und Multiport (mit zwei oder mehreren Zugängen). Zum "besseren Verständnis der Erfindung sollen zunächst diese beiden Kategorien erläutert werden.

I. Einzelport-Speicher

Der Zugriff zu dem Speicher ist nur über einen Zugang (port) möglich. Die (einzige) Schnittstelle ist relativ einfach, da keine störenden Kollisionen zwischen verschiedenen Prioritäten innerhalb des Speichers entstehen können. Es bestehen dabei aber die folgenden möglichen Nachteile:

a) Ein Ausfall des ganzen Zugangs oder eines Teiles des Zuganges einschließlich der Schnittstelle macht den Speicher unwirksam.

b) In einer Situation, bei der mehr als eine Einheit (z.B. CPU", DMA.) einen Zugang zu der Speichereinheit erfordert, müssen diese mit derselben Sammelschiene verbunden werden. Dieses beinhaltet eine Begrenzung der Möglichkeiten für die Konfiguration und erfordert außerdem einen der Sammelschiene zugeordneten Mechanismus zur Prioritätsbestimmung. Dadurch entstehen Verzögerungen im Arbeitsablauf der Einheiten.

II. Multiport-Speicher

Hierbei ist die Speichereinheit mit zwei getrennten Sammel-

509822/0575

schienen oder Hauptleitungen (highway) verbunden, und zwar jede über ihre eigene Schnittstelle. Dieses System ist zwar flexibler und möglicherweise auch zuverlässiger als ein Einzelportsystem, jedoch hat es einen grundsätzlichen Hachteil, Dieser besteht darin, daß innerhalb des Speichers ein Mechanismus zur Prioritätsbestimmung erforderlich ist, um Kollisionen, zu vermeiden, wenn zwei oder mehrere Zugriff-Anforderungen gleichzeitig erfolgen. Dieser Prioritäts-Mechanismus verursacht Verzögerungen im Arbeitsablauf der Einheiten.

Ein kennzeichen beider Kategorien von Speichern besteht darin,, daß Zugriff-Anforderungen zu einer einzigen Speichereinheit von zwei oder mehreren anderen Einheiten (CPU, DMA) in der erforderlichen Weise zufällig durch Steuerung des entsprechenden Mechanismus zur Prioritätsbestimmung ineinander verschachtelt werden können. Es sind jedoch Situationen denkbar, in denen es wünschenswert ist, eine Speichereinheit mit mehreren Zugängen zu verwenden, ohne den Nachteil einer Zeltverzögerung durch die Prioritätsbestimmung und/oder ohne die Möglichkeit einer zufälligen Yerschachtelung der Zugriffs-,anf orderungen in Kauf nehmen zu müssen. (Einige solcher Situationen werden später beschrieben. )

Der Erfindung liegt die Aufgabe zugrunde, ein Speichersystem zu schaffen, das in solchen Situationen anwendbar ist.

Diese Aufgabe wir bei einem Computer-Speichersystem mit einer Speichereinheit, zwei oder mehreren Daten-Hauptleitungen oder Sammelschienen und zwei oder mehreren Schnittstellen, die jeweils einen Zugriff zu der Speichereinheit für eine unterschiedliche, entsprechende Daten-Sammelschiene bilden, dadurch gelöst, daß den Schnittstellen Mittel zur Prioritätsbestimmung fehlen und als miteinander gekoppelte Trennschalter in einer

509822/0575

solchen Anordnung arbeiten, daß nicht mehr als eine Hauptleitung oder Sammelschiene gleichzeitig mit der Speichereinheit verbunden sein kann.

Die Erfindung wird im folgenden anhand der Zeichnung an einem Ausführungsbeispiel erläutert. In der Zeichnung zeigen:

Fig. 1 ein Schaltbild eines bekannten Einzel

port-Speichers,

Fig. 2 ein Schaltbild eines bekannten MuIti-

port-Spe ichers,

Fig. 3 ein Schaltbild eines erfindungsgemäßen

Systems,

Fig. 4a-d Darstellungen verschiedener Schaltmöglichkeiten für den Speicher des Systems nach Fig. 3 und

Fig. 5+6 . zwei besondere Anwendungen des Speichersystems von Fig. 3.

Fig. 1 zeigt eine Einzelport-Speicheranordnung, in der der Zugriff zu einem Speicher Io einer Speichereinheit 11 nur von einer einzigen Hauptleitung oder Sammelschiene 12 über eine einzige Schnittstelle 13 möglich ist. Alle Einheiten 14, die einen Zugriff erfordern, sind mit der gemeinsamen Sammelschiene 12 verbunden. Der Mechanismus für die Prioritätsbestimmung besteht aus einer Prioritätsverkettung 15 zwischen den Einheiten 14 außerhalb des Speichers.

Fig. 2 zeigt eine Multiport-Anordnung,¹ also einen Speicher mit mehreren Zugängen, in der der Zugriff zu der Speichereinheit

509822/0 Sl5

11 Ton zwei oder mehreren "verschiedenen Hauptleitungen oder Sammelschienen 12a, 12b über entsprechende Schnittstellen 13a, 13b ... möglich ist, die mit einer gemeinsamen internen Speicher-Sammelschiene 16 verbunden sind. In diesem Beispiel enthält der Mechanismus für die Prioritätsbestimmung eine interne Speicher-Prioritätsverkettung 17 zwischen den Schnittstellen 13a, 13b. Wenngleich die Schnittstellen getrennt dargestellt sind, können sie in der Praxis in enger körperlicher Beziehung zueinander stehen.

Pig. 3 zeigt eine Speicher-Anordnung mit umgeschalteten Zugängen gemäß der Erfindung. Wie bei der Multiport-Anordnung nach Pig. 2 ist der Zugriff zu den Speichereinheiten von zwei oder mehr getrennten Hauptleitungen über zwei oder mehr entsprechende Schnittstellen möglich. Jedoch ist in diesem Speicher mit umgeschalteten Zugängen kein Mechanismus für die Prioritätsbestimmung vorgesehen. Stattdessen wirken die verschiedenen Schnittstellen 18a, 18b als Schalter oder Trennstellen, die so angeordnet sind, daß niemals mehr als ein Zugang gleichzeitig eine durchgeschaltete Verbindung zu dem Speicher aufweist, d.h. daß immer nur eine Hauptleitung Zugriff zu dem Speicher hat, Unter dieser Bedingung können keine Kollisionen in dem Speicher auftreten, und es ist daher auch kein Mechanismus für Prioritätsbestimmung erforderlich.

Das Schalten der Trenn-Schnittstellen 18a, 18b erfolgt durch einen Mechanismus, der sich von einem bekannten Speieher.zugriff unterscheidet. Das Schalten erfolgt normalerweise nur von Zeit zu Zeit und nicht nach jedem Zugriff. Hierdurch ist eine zufällige Yerschachtelung nicht möglich. Einige Methoden für die Steuerung der Schaltung der Schnittstellen sind folgende:

509822/0 5-7 5

a) durch eine äußere hardware-Steuerung,

b) durch eine Trenn-Steuerschaltung 19 innerhalb der Speichereinheit Il, wobei diese Schaltung ihrerseits von außen über eine besondere Hauptleitung oder eine Gruppe von Leitern (hardware- oder software-gesteuert) gesteuert wird,

c) durch eineÜrenn-Steuerschaltung innerhalb des Speichers, wobei diese Schaltung ihrerseits über spezielle Datenübertragungen über eine der vorhandenen Speicher-Samme!schienen 12a, 12b, ... gesteuert wird (möglicherweise gesteuert von einer software)♦ Obwohl die !Erenn-Schnittstellen 18a, 18b, und die Trenn-Steuerschaltung 19 in Pig. 3 getrennt dargestellt sind, so können sie in der Praxis in enger körperlicher Beziehung stehen.

Pig. 4 zeigt einige Punktionsdarstellungen von verschiedenen Sehaltzuständen des Speichers, wobei die Trenn-Schnittstellen 18a, 18b als reine Schalter gezeichnet sind. Sie können in der Praxis z.B. CHOS-Übertragungsgatter sein. In den Pig. 4a - 4c ist ein System wie das von Pig. 3 mit nur zwei externen Hauptleitungen und zwei entsprechenden Schnittstellen in drei möglichen Zuständen dargestellt. Diese Zustände sind folgende: In einem Zustand sind beide Sammelschienen 12a, 12b durch die Schnittstellen 18a, 18b von dem Speicher Io getrennt. Im zweiten Zustand erfolgt nur ein Zugriff von der Sammel.-schiene 12b und im dritten Zustand nur ein Zugriff von der Sammelschiene 12a, was jeweils durch den geschlossen gezeichneten S_ohalter dargestellt ist. Pig. 4d zeigt den Pail, daß die Sammelschienen 12a, 12b zyklisch einen Zugriff zu dem Speicher Io über die Schnittstellen 18a, 18b usw. in einer vorbestimmten Reihenfο^erhalten, so daß die Schnittstellen durch einen schrittweise betätigten Schalter dargestellt werden können.

50982 27 0575

Fig. 5 zeigt eine Anwendung des Systems von Pig. 3, in der eine Zentraleinheit 2o eines Computers (oder jede Zentraleinheit in einer Multi-Processaanordnung) einen Bereich von ihr zugeordneten "privaten" oder "lokalen" Speichern aufweist. In diesem EaIl ist der Speicher der Typ mit zwei geschalteten Zugängen. Er "besteht gewöhnlich aus einer Mischung von RAM- und ROM-Speichern, so daß er für eine vollständig:,unabhängige Programm- und Arbeitsraumspeicherung sorgt. Die Zentraleinheit hat eine interne' Hauptleitung 21, die jeweils über Schnittstellen 22, 23 mit einer Haupt- oder Universal-Computer-Sammelschiene 24 und einer Hauptleitung 25 verbunden ist, die dieser besonderen Zentraleinheit individuell zugeordnet ist. Die Trenn-Schnittsteilen 18a, 18b der Speichereinheit ergeben zu dem Speicher Io jeweils einen Zugriff von der Universalsammelschiene 24 bzw. der individuellen Hauptleitung 25.

Diese Anordnung hat zwei grundsätzliche Vorteile:

1.) Bei einem Fehler in der Haupt-Universal-Sammelschiene des Computers kann sich die Zentraleinheit selbst von dem Fehler trennen, indem die Schnittstelle 22 und die Schnittstelle 18a aufgetrennt werden, z.B. durch eine für einen besonderen Zweck vorgesehene Srenn-Hauptleitung. Die Zentraleinheit kann dann auf den Speicher Io über die Schnittstelle 23 und die Schnittstelle 18b arbeiten und durch Rekonfigurationsprogramme versuchen, den Fehler aufzuklären.

Diese Arbeitsweise umgeht also den angenommenen Ausfall eines Einzelportes, also eines einzigen Zuganges, der TJniversal-Samme!schiene.

2.) Wenn genügend Spe ieherraum in dem individuellen "privaten" Speicherblock Io vorgesehen ist, kann die Zentraleinheit 2o nahezu über den ganzen Zeitraum über ihre der Zentraleinheit in-

509822/0575

dividuell durch zugeordnete Hauptleitung 25 und die S.hnittstellen 23 und 18b weiterarbeiten und das Operationsprogramm durchführen. Da in der genannten indiTiduellen Hauptleitung oder in dem Speicher kein Prioritäts-Mechanismus vorgesehen ist, können die Programme schneller durchlaufen, als wenn sie über die universelle Sammelschiene 24 laufen wurden. Außerdem wird der Datenfluß auf der universellen Sammelschiene 24 beträchtlich verringert, wodurch die Wirksamkeit anderer durch sie gespeisten Einheiten erhöht wird.

Die Schnittstellen 22 und 18a sind aus zwei Gründen vorgesehen:

1.) Um einen Zugriff zwischen der Zentraleinheit 2o oder dem Speicher Io und anderen Einheiten (z.B. für gemeinsame Variable, Eingang/Ausgang) zu ermöglichen und

2;) die Einführung anderer potentieller Fehler von einzelnen Punkten, z.B. von der Zentraleinheit 2o, der individuellen Hauptleitung 25 oder einer zugeordneten Schnittstelle in die Universal-Sammelschiene zu vermeiden.

Die Ausbildung gemäß Pig; 5 ist geeignet für eine mögliche Ausführung in Großintegrationstechnik, da jede Prozess- oder Speichereinheit nur eine mit ihr verbundene Hauptleitung aufweist und jede Schnittstelle nur zwei von diesen Hauptleitungen hat.

Fig. 6 zeigt eine Anwendung, bei der das System gemäß Fig. 3 für eine schnelle DMA-Funktion ausgebildet ist, wo die Verzögerungen durch die Prioritätsbestimmung. unerwünscht sind» In diesem Fall vermitteln die Trenn-Schnittstellen 18a, 18b jeweils den Zugriff zum Speicher Io von der universellen Reohner-Sammelschiene 24 (oder alternativ einer individuell einer Zentraleinheit zugeordneten Hauptleitung) sowie einer einer Speichereinheit 27 mit direktem Zugriff individuell zugeord-

509822/0575

neten Hauptleitung 26, die ebenfalls eine Eingang/Ausgang-Hauptleitung 28 aufweist. Die individuelle Hauptleitung 26 des DMA kann in ähnlicher Weise mit anderen Speichereinheiten ■verbunden sein.

Eine typische PoIge Ton Ereignissen für die Informationssammlung kann folgendermaßen sein:

1.) Die Schnittstelle 18b wird "geschlossen", die Schnittstelle 18a wird "geöffnet" und der Speicher Io ist leer.

2.) Die DMA-Einheit 27 füllt den Speicher Io über die der DMA-Einheit individuell zugeordneten Hauptleitung 26 mit der Information.

3.) Die Schnittstelle 18b wird "offengeschaltet" und die Schnittstelle 18a wird "geschlossen".

4.) Eine CPU verarbeitet die gespeicherte Information über die universelle Sammelschiene 24 (oder über eine der CPU zugeordnete Hauptleitung).

Es'können auch mehrere Speicher Io und Zentraleinheiten verwendet v/erden, jeweils abhängig von den .Arbeitszyklen, so daß die DMA-Einheit 27 niemals in Wartestellung für die zur Vör~ fügungstellung der gespeicherten Information gehalten wird.

Wie bei der Anwendung von Pig. 5 ist diese. Ausführung geeignet für eine Verwirklichung in LSI-Technik.

Auf diese Weise schafft die Erfindung ein Speicherkonfigurätion — System, das in bestimmten Anwendungen die Vorteile eines konventionellen Multiport-Speichersystems bietet, jedoch ohne

509822/0575

- Io -

den grundsätzlichen Nachteil, nämlich den der Bestimmung von Prioritäten.

- Patentansprüche -

509822/0575

Claims

- li -

Patentansprüche

mit einer Speiehereinheit, zwei oder mehreren Daten-Hauptleitungen oder S amme !schienen und zwei oder mehreren Schnittstellen, die jeweils einen Zugriff zu der Speichereinheit für eine unterschiedliche, entsprechende Daten-Sammelschiene bilden, dadurch gekennzeichnet, daß den Schnittstellen (13, 22, 23) Mittel zur PrioritatsbeStimmung fehlen und als miteinander gekoppelte Trennschalter (18) in einer solchen Anordnung arbeiten, daß nicht mehr als eine Hauptleitung (21, 25, 26, 28) oder Sammelschiene (12, 16, 24) gleichzeitig mit der Speichereinheit (Io, 11) verbunden sein kann.
2. System nach Anspruch 1, dadurch gelmnzeiohnet, daß die Trenn-Schnittstellen (18) durch Trenn-r-Steuemittel (19) gesteuert werden, die auf äußere Eingangssignale, z.B. von den Daten-Hauptle itungen ansprechen.
3. System nach Anspruch 2, dadurch gekennzeichnet« daß

das Trenn-SteueTmittel (19) so auf die Schnittstellen einwirkt, daß diese für die verschiedenen Daten-Hauptleitungen einen Zugriff zu der Speichereinheit in einer zyklischen, τοrbestimmten Folge bilden.
4. System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine der Daten-rHauptleitungen eine TJniversal-Computer-Hauptleitung oder -Sammelschiene und eine zweite der Daten-Hauptleitungen eine einer bestimmten Zentraleinheit (2o) individuell zugeordnete Hauptleitung ist.
5. System nach Anspruch 4, dadurch gekennzeichnet, daß

509822/0575

eine interne Daten-Hauptleitung der Zentraleinheit (2o) mit der Universal-Sammelschiene und mit der der Zentraleinheit individuell zugeordneten Hauptleitung über entsprechende Schnittstellen gekoppelt ist.
6. System nach einem der Ansprüche 1 his 3, dadurch gekennzeichnet, daß eine der Daten-Hauptleitungen eine Universal-Computer-Hauptleitung oder -Sammelschiene und eine zweite der Daten-Hauptleitungen eine individuell einem "bestimmten Speicher mit direktem Zugriff (DMA.) zugeordnete Hauptleitung ist.
7. System nach einem der Ansprüche 1 /bis 3, dadurch gekennzeichnet, daß eine der Daten-Hauptleitungen ein einem Speicher mit direktem Zugriff (DMA.) individuell zugeordnete Hauptleitung und eine zweite der Daten-Hauptleitungen eine einer "bestimmten Zentraleinheit (2o) individuell zugeordnete Hauptleitung ist.

8«· System nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die dem Speicher mit direktem Zugriff (DMA) individuell zugeordnete Hauptleitung mit einer oder mehreren anderen, ähnlich angeordneten Speichereinheiten über entsprechende Trenn-Schnittstellen verbunden ist.

Wp/Bs/so

509822/0575