DE2525412A1 - Rechenanlage - Google Patents

Description

Patentanwälte Dipl.- Ing. W. Scherrmann Dr.- Ing. R. Rüger

7300 Esslingen (Neckar), Fabrikstraße 24, Postfach 348

6. Juni 1975 _T6lefon

PA 125 fcl Sl ul Ig art (07 11)35 65 39

35 96 19 T r I e χ 07 256610 smr;j

Te'etjraiT'.me Patenlschutz Esslingennockar

HOLLANDSE SIGNAALAPPARATEN B.V.,
HENGELO (O), Niederlande
Zuidelijke Havenweg 40

Reohenanlage

Die Erfindung betrifft eine Rechenanlage, die mit mehreren Speichereinheiten, mindestens einer Zentraleinheit, einer Anzahl Eingabe-/AußgabeSteuerungen mit Zykluszeiten entsprechend der der Zentraleinheit, sowie für jede Speichereinheit mit einer getrennten Speichersteuerung für den Datenaustausch zwischen einerseits der betreffenden Speichereinheit und andererseits den vorkommenden Zentraleinheiten und einer Anzahl von Eingabe-/AuBgabesteuerung<in versehen ist.

Es ist bekannt, in Rechenanlagen obengenannter Art die Speir-her3teuerungen mit einer prioritätsabhängigen Prograramunterbrecluing zu versehen, wodurch eine sehr flexibele Arbeitsweise der Rechenanlage gewährleistet ist. Bei Rechenanlagen dieser Art ist jedoch damit zu rechnen, dass ein bereite von einer Zentraleinheit zur Abwicklung in Angriff genommenes Reohnerprogramm für eine Datenübertragung zwischen einer

509883/0658

Eingabe-/Ausgabesteuerung und einer Speichereinheit unterbrochen wird, vorausgesetzt, dass die Priorität dieser Eingabe-/Ausgabe-Steuerung höher ist als die der Zentraleinheit, was recht oft der Fall ist. Eine derartige Unterbrechung eines bereits in Arbeit stehenden Programmes ist als ein Nachteil einer solchen Anlage zu bezeichnen, die sich vor allem dann auswirkt, wenn der Rechner zur Aueführung von Echtzeitprogrammen ausgelegt ist, was vor allem im Bereiche der Prozesssteuerung und/oder für Kontrollaufgaben der Pail ist. Beim Auftreten eines bestimmten Vorganges muss die Verarbeitung der sich darauf beziehenden Daten durch die Zentraleinheit stets innerhalb des Zeitlimits eines solchen Vorganges erfolgen, so dass die Unterbrechung eines bereits vom Rechner in Ausführung genommenen Programmes oft zu wesentlichen Schäden Anlass geben kann.

Trotzdem ist die effiziente Abwicklung eines bereits von der Zentraleinheit in Angriff genommenen Programmes meistens nicht ohne einen fortwährenden Gebrauch von Daten denkbar, die oft laufend stattfindenden Vorgänge oder Teilvorgängen entnommen werden und die über eine Eingabe-/Ausgabesteuerung anfallen. Es ist daher wünschenswert, ein Echtzeitprogramm ununterbrochen in der Zentraleinheit abzuwickeln und zugleich einer frequenten Datenübertragung zwischen der Eingabe-/Auegabesteuerung und den Speichereinheiten Beachtung zu echenken.

Der Zweck der Erfindung besteht darin, eine Rechenanlage der eingangserwähnten Art zu schaffen, die eine besonders vorteilhafte Lösung zur Erfüllung der im vorhergehenden genannten und an sich entgegengesetzten Forderungen bietet.

509883/0658

Erfindungsgemäss sind in der eingangeerwähnten Rechenanlage die Speichereteuerungen als synchronlaufende Schritt-Bchaltwerke mit Schaltzeiten entsprechend der Speicherzykluszeit ausgeführt, wobei jedes Schrittschaltwerk mit allen vorkommenden Zentraleinheiten, sowie mit einer ausgewählten Anzahl Eingabe-/Ausgabe Steuerungen separat verbunden ist und wobei jede Zentraleinheit jeweils gleichzeitig Zugriff zu allen Speichereinheiten hat und die erwähnte ausgewählte Anzahl Steuerungen in Übereinstimmung mit der Verhältniszahl zwischen der Zykluszeit einer Zentraleinheit und der einer Speichereinheit, jedoch vermindert um die Gesamtanzahl Zentraleinheiten, ist.

Obschon bei einer entsprechend der erwähnten Erfindung ausgelegten Rechenanlage jede der Eingabe-/AusgabeSteuerungen bei einer zugesprochenen Datenübertragung lediglich die Verfügung über eine einzige Speichereinheit hat, verfügt die Zentraleinheit bei einer solchen Datenübertragung über die gesamte Kombination der Speichereinheiten. Jede Speichereinheit muss jedoch kapazitätsmässig in der Lage sein, die gestellten Aufgaben mit den angeschalteten Eingabe-/Ausgabesteuerungen zu erfüllen.

Ein weiterer Vorteil bei einer erfindungsgemässen Rechenanlage ist die einfache Auslegung der Speichersteuerungen, da diese nicht so eingerichtet zu sein brauchen, dass sie Prioritäten unterscheiden können.

Die Erfindung und ihre Vorteile werden anhand einer zugehörigen Zeichnung näher erläutert. In dieser wird das Blockschema des Rechners entsprechend der Erfindung gezeigt.

509883/0658

-A-

Block 1 stellt einen in M Speichereinheiten 1A-M unterteilten Speicher dar. Diese Verteilung kann willkürlich sein, Torauagesetzt, dass jede Speichereinheit eine ausreichende Speicherkapazität für die gestellte Verbindungsaufgabe mit den daran angeschlossenen Eingabe-/AusgabeSteuerungen hat. Jede der Speichereinheiten 1A-M ist über eine getrennte Speicherzufuhrleitung 2A bzw. 2B, ..., 2M mit einer eigenen Speichereteuerung 3A, bzw. 3B, ..., 3M verbunden, bei deren Benutzung eine Anzahl Zentraleinheiten 4a-k und eine Anzahl Eingabe-/Auegabeeteuerungen 5A, , ..., 5M, den Datenaustausch mit den Speichereinheiten 1A-M übernehmen können. Jede dieser Eingabe-/Ausgabesteuerungen ist ihrerseits wieder mit einer oder mehreren Eingabe-/Ausgabeeinheiten (i/o) verbunden. Die in dieser Figur wiedergegebenen Zentraleinheiten 4a-k, sowie die Eingabe-/AusgabeSteuerungen 5A, ... 5M haben je eine Zykluszeit, die η Mal

χ η

so gross wie die einer Speichereinheit ist.

Entsprechend der Verhältniszahl (n) zwischen der Zykluszeit einer Zentraleinheit und der einer Speichereinheit ist jede Speichersteuerung 31 (l»A, ..., M) als ein n-Schrittschaltwerk ausgeführt, an das eine n-Anzahl Einheiten, nämlich die Zentraleinheiten 4a-k und eine ergänzende Anzahl (n-k) von Eingabe-/Ausgabe Steuerungen 5I-, » angeschlossen ist. Für die Speichersteuerungen 3A-M gilt die Forderung, dass diese synchron laufen müssen, so dass die Schalter 3A-M in jeder der Stellungen a-k stets einer der Zentraleinheiten 4a-k Zugriff zu der Gesamtkombination der Speichereinheiten 1A-M gestatten.

509883/0658

Bei jeder der übrigen Stellungen der Schalter 3A-M hat jede mit dem Speicher 1 in Verbindung stehende Eingabe-/Ausgabesteuerung lediglich Zugriff zu einer einzigen Speichereinheit. Ist eine der Zentraleinheiten 4a-k oder eine der angeschlossenen Eingabe-/Ausgabesteuerungen 5A,-5M für die Dauer einer Schaltzeit mit einer entsprechenden Speichereinheit für eine Datenübertragung verbunden, hat eine solche Zentraleinheit bzw. Eingabe-/Ausgabe9teuerung für die nachten (n-i) Schaltzeiten keine Verbindung mit dem Speicher bzw. der betreffenden Speichereinheit. Während dieser Zeit kann die Information in der Zentraleinheit verarbeitet bzw. nach einer Eingabe-/Ausgabesteuerung weitergeleitet werden; es kann aber auch eine neue Information aus einem der mit der Eingabe-/Ausgabeeinheit verbundenen Peripheriegeräte eingegeben werden.

Ein einfaches, aber ökonomisches Ausführungsbeispiel eines Rechners der eingangserwähnten Art wird erhalten, wenn die Zykluszeit von sowohl einer Zentraleinheit als auch von einer Eingabe-/Au8gabesteuerung nur doppelt so gross wie die Speicherzykluszeit ist, und der Rechner mit zwei Speichereinheiten 1A-1B, zwei Speichersteuerungen 3A-3B, einer Zentraleinheit 4a und zwei Eingabe-/Ausgabesteuerungen 5A,-5B. versehen ist. Die Zentraleinheit 4a hat von je zwei aufeinanderfolgenden Schaltzeiten für die Dauer einer Schaltzeit Zugriff zu beiden Speichereinheiten 1A-1B, während in der anderen Schaltzeit jede der beiden Eingabe-/AusgabeSteuerungen 5A,-5B, lediglich Zugriff zu einer mit der

betreffenden Speichersteuerung verbundenen Speichereinheit 1A bzw. 1B hat*

509883/0658

Claims (1)

1. PATENTANSPRUCH

   Rechenanlage, die mit mehreren Speichereinheiten, mindestens einer Zentraleinheit, einer Anzahl Eingabe-/Ausgabe-Steuerungen mit Zykluszeiten entsprechend der der Zentraleinheit, sowie für jede Speichereinheit mit einer getrennten Speichersteuerung für den Datenaustausch zwischen einerseits «ier betreffenden Speichereinheit und andererseits den vorkommenden Zentraleinheiten und einer Anzahl Eingabe-/Aus,^[;abesteuerungen versehen ist, dadurch gekennzeichnet, dass die Speichorsteuerungen als synchronlaufende Schrittschaltwerke mit Schaltzeiten entsprechend der Speicherzykluszeit ausgeführt sind, wobei jedes Schrittschaltwerk mit allen vorkomiaennpn Zentraleinheiten sowie mit einer ausgewählten Anzahl Eingabe-/Aubgabesteuerungen separat verbunden ist und wobei jede Zentraleinheit jeweils gleichzeitig Zugriff zu allen Speichereinheiten hat und die erwähnte ausgewählte Anzahl Steuerungen in Übereinstimmung mit der Verhältniszahl zwischen der Zykluszeit einer Zentraleinheit und der einer Speichereinheit, jedoch vermindert um die Gesamtanzahl Zentraleinheiten, ist.

   ORDINAL INSPECTED

   509883/0658