DE1524122A1 - Elektronische Datenverarbeitungsanlage mit Zeitaufteilung des Speicherzugriffs - Google Patents
Elektronische Datenverarbeitungsanlage mit Zeitaufteilung des SpeicherzugriffsInfo
- Publication number
- DE1524122A1 DE1524122A1 DE19661524122 DE1524122A DE1524122A1 DE 1524122 A1 DE1524122 A1 DE 1524122A1 DE 19661524122 DE19661524122 DE 19661524122 DE 1524122 A DE1524122 A DE 1524122A DE 1524122 A1 DE1524122 A1 DE 1524122A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data processing
- word
- devices
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
g. Wilhelm ßaichel ι - 1
Frankf uri/Main-1 . ccc
Parküiiaße 13 4666
General Electric Company, Sohenectady if.Y./USA
Elektronische Datenverarbeitungsanlage mit Zeitaufteilung des Speicherzugriffs
Die Erfindung betrifft eine elektronische Datenverarbeitungs- ^
anlage mit Zeitaufteilung (Zeitbündelung, Zeitmultiplex) des
Speicherzugriffs (time sharing of memory).
Die üblichen elektronischen Datenverarbeitungsanlagen oder Rechenanlagen, wie sie häufiger genannt werden, enthalten
drei Hauptbaugruppen. Diese sind das zentrale Datenverarbeitungswerk, das im wesentlichen alle Operationen der Rechenanlage
überwacht und leitet und auch die verschiedenen Rechenvorgänge und Operationen der Anlage durchführt, ein oder
mehrere periphere Geräte, die, obwohl sie die verschiedensten Funktionen ausüben, als diejenigen Geräte angesehen werden
können, die für die Eingabe- und Ausgabefunktionen des Rechners sorgen (d.h., die die Rechenanlage mit Informationen ' ™
versorgen oder von ihr Informationen erhalten) und ein Speicher, der sowohl Recheninformationen als auch Programminformstionen
speichert, und zu dem das zentrale Datenverarbeitungswerk und die peripheren Geräte Zugriff oder
Zugang haben müssen. Obwohl der Speicher häufig als Teil des zentralen D??tenverarbeitungswerks angesehen wird,
erscheint es hier am zweckmäßigsten, diesen als getrennte
Einheit zu betrachten und anmunehmen, daß die Informationen,
009841 /UOt
seien es nun Informationen in Form statistischer De ten
oder in Form einer Programmsteuerung, vom zentralen Datenverarbeitungswerk
und von den einzelnen peripheren Geräten in den Speither und auch aus dem Speicher an diese Baugruppen
übertragen werden.
Bei den meisten derzeitigen Rechenanlagen führen alle Baugruppen, d.h. das zentrale Datenverarbeitugswerk,
der Speicher und die peripheren Geräte, ihre verschiedenen Funktionen in der gleichen Zeitperiode oder im gleichen
Zeitabschnitt aus. D.h., in diesem vorgegebenen Zeitabs chitt kann eine Dateneinheit, weiterhin Wort genannt,
entweder in den oder aus dem Speicher, aus dem oder in das zentrale Datenverarbeitungswerk oder aus den oder in
die peripheren Geräte übertragen werden. Außerdem werden die verschiedenen Funktionen, die vom zentralen Daten—
Verarbeitungswerk und den peripheren Geräten ausgeführt werden, normalerweise ebenfalls innerhalb dieses vorgegebenen
Zeitabschnitts ausgeführt. Diese spezielle Zeitspanne hat die verschiedensten, dem englischen "word time" entsprechende
Namen, wie Wortzeit, Wortlaufzeit, Speieherzykluszeit, Virct-Übertragungszeit und andere; in dieser
Anmeldung sei sie Wortlaufzeit genannt. Wie sie auch genannt werden mag, wesentlich ist, daß in üblichen
Rechenanlagen alle Baugruppen, das zentrale Datenverarbeitungswerk, der Speicher und die peripheren Geräte
so ausgelegt sind, daß sie mit einer der Wortlaufzeit entsprechenden Geschwindigkeit arbeiten. Es sei jedoch
darauf hingewiesen, daß nur ein kleiner Teil der gesamten Wortlaufzeit tatsächlich an der Übertragung von Daten
zwischen dem Speicher und den anderen Baugruppen beteiligt ist. Diese kleine Zeitspanne, die als kritieche Zeitspanne
009841/nOt
betrachtet wurden kann, tritt ungefähr in der Mitte aller
jeweiligen Wortlaufzeiten af. Der Heat der Wortlaufzeit wird
dazu verwendet, die einseinen Baugruppen zur Durchführung oder sum Empfang der übertragung oder für andere damit in Zusamaenhang
stehende Zwecke vorzubereiten.
Sin urnetand, der in diese» Zuaannenhang einer weiteren
Klärung bedarf, betrifft die gerade getroffene Feststellung
hinsichtlich, der Arbeitsgeschwindigkeit der peripheren Geräte. Periphere Geräte arbeiten im allgemeinen auch teilweise mechanisch· Dies hat zur Folge, daß sie wesentlich langsamer
arbeiten, als das zentrale Datenverarbeitungswerk oder der Speicher, die im wesentlichen elektronisch ausgeführt sind
und infolgedessen wesentlich schneller arbeiten als mechanische Geräte. TJm daher die mechanisch begrenzten Funktionen der
peripheren Geräte ao an den Speicher und das zentrale Datenverarbeitungswerk anzupassen, daß ein fehlerfreier Datenaustausch erfolgt, sind normalerweise Steuerwerke zwischen
Speicher und zentralem Datenverarbeitungswerk der Rechenanlage
einerseits und den mechanisch arbeitenden peripheren Geräten der Anlage andererseits angeordnet. Das Steuerwerk ist ein
Zwischenglied, das die Informationen mit anderer Geschwindigkeit weiterleitet als es sie empfängt. Das Steuerwerk bildet
einen Teil des peripheren Gerätes und ist so ausgelegt, daβ es die Geschwindigkeit des mechanischen Teils dieses
Gerätes an die Wortlaufzeit des Speichers der Anlage anpaßt. Weiterhin soll also die Bezeichnung "peripheres Gerät"
auh das Steuerwerk umfassen.
Dadurch, daß man bislang vorherrschend die Geschwindigkeit der peripheren Geräte an die des zentralen Datenverarbeitungswerks
0098A1/U01
und des Speichers anpaßte, ergibt sich, daß, wenn die Geschwindigkeit
des zentralen Datenverarbeitungswerks und des Speichere
erhöht wird, wie es jur Zeit üblich ist, eine neue Gruppe
peripherer Geräte entwickelt werden muß, die besser an die
schnelleren zentralen Datenverarbeitungswerke angepaßt sind und mit diesem zusammen arbeiten können. In bestimmten Fällen
stehen dieser Forderung jedoch die verschiedensten Umstände entgegen. So kann es sein, daß der Käufer beim Ersterwerb
einer Rechenanlage nur einen beschränkten Anwendungsbereich für die Anlage hat. Da aber die Kosten einer Anlage und ihre
Geschwindigkeit und mithin ihre Datenverarbeitungskapazität
eng zusammenhängen, wird sich der Käufer zunächst für eine verhältnismäßig kleine Anlage entscheiden, die außerdem auch
verhältnismäßig langsam sein kann. Wenn jedoch der Geschäftsumfang
des Käufers und auch seine Erfahrungen mit der Anlage
wachsen, findet er immer mehr Anwendungemöglichkeiten für die
Rechenanlage, so daß deren Kapazität den Anforderungen bald nicht mehr genügt. In dieser Lage stehen dem Käufer im
wesentlichen zwei Auswege offen. Entweder er kauft sich eine zweite, ähnliche Anlage und verdoppelt dadurch seine Kapasität
und seine Kosten, oder er ersetzt die vorhandene Anlage durch eine Anlage mit kürzerer Wortlaufzeit, die eine größere Datenmenge
pro Zeiteinheit verarbeiten kann. Der erstgenannte Weg mag insofern nicht gangbar sein, als die zur Aufnahme
der zweifachen Anlage erforderlichen Räumlichkeiten nicht zur Verfügung stehen oder der Käufer sie nicht bereitsstellen
k8nn oder will. Dies kann insbesondere deshalb zutreffen, weil sich die Datenverarbeitungsgeschwindigkeit nicht wesentlich
geändert hat, obwohl sich die Kapazität nahezu verdoppelt hat. Der zweite Weg, sich eine größere und schnellere Anlage
anzuschaffen, ist notwendigerweise eus mehreren Gründen sehr kostspielig, So kann es beispielsweise sein, daß der
00 98 A 1 /U01
Käufer bereits brauchbare periphere Einrichtungen besitzt oder
nur eine begrenzte Anzahl weiterer peripherer Einrichtungen
benötigt. Außerdem kann es sein, daß die Programme und Programmeinrichtungen d,es Käufers nicht ohne weiteres an schnellere
Maschinen angepaßt werden können, so daß zusätzliche Kosten für das Keuschreiben dieser Programme entstehen wurden. Wenn
jedoch der letztgenannte Weg gewählt wird, bleibt dem Käufer keine andere Wahlj als sich die erforderlichen peripheren Geräte
anzuschaffen, die an schnellere Maschinen angepaßt sind, obwohl seine eigenen peripheren Einrichtungen seinen Wünschen
voll entsprechen. Zwar ist' es möglich, einen schnellen Speicher mit einem langsameren peripheren Gerät zusammenarbeiten
zu lassen,"indem man den Speicher solange warten läßt, bis
das periphere Gerät eine Operation vollständig ausgeführt hat, jedoch wird dadurch die Kapazität eines schnelleren Speichers
nicht voll ausgenützt, so daß dadurch ein Teil der Vorteile nicht ausgeschöpft wird, die ein schnellerer Speicher bietet.
Um daher die größere Geschwindigkeit elektronischer Teile einer Rechenanlage auszunützen, ist es vorteilhaft, wenn man langsamere
periphere Geräte so an schnellere Baugruppen der Anlage anpassen kann, daß der Speicher nicht zu warten brauchet, bis das betreffende
periphere Gerät eine Operation ausgeführt hat.
Es ist deshalb Aufgabe der Erfindung, eine elektronische Datenverarbeitungsanlage
zu schaffen, deren Speicher mit mehreren peripheren Geräten zusammenarbeiten kann, obwohl der Speicher
und die peripheren Geräte unterschiedliche Wortlaufzeiten haben.
Gemäß der Erfindung wird diese Aufgabe, ausgehend von einer elektronischen Datenverarbeitungsanlage mit Zeitaufteilung
des Speicherzugriffs, deren Speicher mit einer Wortlaufzeit t..
betrieben werden kann, während mindestens eine weitere Baugruppe der Anlage mit einer gegenüber der erstgenannten unterschied-
Q09841/UQ1
lichen Wortlaufzeit t2 betrieben werden kann, wobei die beiden
Wortlaufzeiten eine feste zeitliche Beziehung zueinander haben, und in der eine Vorrichtung vorgesehen ist, die dieser Baugruppe
in sich wiederholenden, vorbestimmten Zeitabständen Zugriff zum Speicher gestattet, dadurch gelöst, daß die den Zugriff gestattende
Vorrichtung einmal eine Vorrichtung enthält, die aufeinanderfolgende Wortlaufzeiten t1 in mehrere Phasen unterteilt,
und zum anderen eine Vorrichtung enthält, die eine dieser Phasen den Baugruppen der Anlage zuordnet.
Die Anlage kann also neben einem Speicher, der mit einer Wortlaufzeit
t- betrieben werden kann/ ein zentrales Datenverarbeitungswerk
oder ein oder mehrere periphere Geräte enthalten, die ebenfalls mit dieser Wortlaufzeit t.. betrieben werden können,
von denen aber mindestens ein peripheres Gerät mit einer anderen Wortlaufzeit tp betrieben werden kann. Vorzugsweise,
aber nicht notwendigerweise ist tp ein ganzzahliges Vielfaches
von t... In dem Ausführungsbeispiel ist t» = 3 t.. Die erfindungsgemäße
Anlage enthält ferner Vorrichtungen, mit denen aufeinanderfolgende Wortlaufzeiten t1 in mehrere Phasen oder Abschnitte
unterteilt und diese Phasen dann einzelnen Baugruppen innerhalb der Gesamtanlage zugeordnet werden. Das heißt, jede
Phase der Wortlaufzeit t.. ist einer oder mehreren vorher bestimmten
Baugruppen zugeordnet, und während jeder Wiederholung einer Phase wird derjenigen Baugruppe Zugriff zum Speicher gestattet,
der die Phase zugeordnet ist. Dadurch ergibt sich der Vorteil, daß der Benutzer einer Rechenanlage Speicher, die mit
einer bestimmten Wortgeschwindigkeit oder Wortlaufzeit arbeiten, mit peripheren Geräten zusammenarbeiten lassen kann, die mit
anderen Geschwindigkeiten oder Wortlaufzeiten arbeiten. Es >
können also beispielsweise periphere Geräte verwendet werden, die auf eine längere Wortlaufzeit ausgelegt sind als sie der
Speicher hat.
Die Erfindung und weitere Vorteile werden nun auch anhand von Schaltbildern und Diagrammen eines Ausführungsbeispiels beschrieben.
0Ό 9 8 4 1 / U 0 1
Die Fig. 1a und 1b stellen zusammengesetzt das Blockschaltbild
einer elektronischen Datenverarbeitungsanlage gemäß der Erfindung dar.
Fig. 2 ist ein Taktdiagramm zur Darstellung der zeitlichen
Beziehung verschiedener Taktaignale, die den zeitlichen Ablauf der Operationen in der erfindungsgemäßen Ausführung steuern.
Flg. 3 ist das Blockschaltbild einer möglichen Ausführung einer
Torrichtung but unterteilung der Wortlaufzeiten des Speichers
in mehrer· Phasen oder Abschnitte.
Bevor mit der ausführlichen Beschreibung der Zeichnungen begonnen wird, erscheint es zweokmäßig, einige hier verwendete
Begriffe zu definieren. Bezüglich der hier verwendeten Begriffe UND-Glied, ODER-Glied und IICHT-Glied sei auf das DIN-Blatt
44300 über Informationsverarbeitung vom April 1965 verwiesen. Unter "Flipflop" sei ein Speicherglied mit zwei stabilen Zuständen verstanden, das aus jedem der beiden Zustände/i durch β: nc
geeignet· Ansteuerung in den anderen Zustand übergeht (bistabiles Kippglied). Das heißt der Zustand der Ausgangssignale
ist eine Funktion des zuletzt erhaltenen Eingangssignals. Die in der erfindungegemäßen Ausführung verwendeten Flipflops
können nur In vorherbestimmten Zeitpunkten "gekippt" werden. Diese Flipflops haben drei Eingänge: einen Setzeingang S,
einen Lösch- otter Rüoksetzeingang R und einen Triggereingang T.
Die beiden Ausgänge selen 1-Ausgang und O-Ausgang genannt.
Wenn den Eingängen S und T gleichzeitig ein 1-Signal zugeführt wird, steht am 1-Ausfang des Flipflops ein 1-Signal und am
O-Ausgang ein O-Signal an. Wenn dagegen den Eingängen R und T
des Flipflops gleichzeitig ein 1-Signal zugeführt wird, steht am 1-Ausgang des Flipflops ein O-Signal und am O-Ausgang ein
1-Signal an. Ferner sind in den Figuren Informationsleitungen mit dicken und Steuersignalleitungen mit dünnen Strichen gezeichnet. Bs sei jedoch darauf hingewiesen, daß die Informations-
009841/U01
—ο—
leitungen zwar als einzelne Teitvjigen gezeichnet, in Wirklichkeit
aber eine Gruppe von Leitungen sind, auf denen die Daten parallel übertragen werden. Die genaue Anzahl der Leitungen ist
un^i'hoblicli und ändert eich entsprechend den teeondör&n Anforderungen
der jeweiligen ArI?p,- In ähnlicher Weise bestehen auch
einige Steuersignalleitungsn aus einer Gruppe von Leitungen.
Da die Erfindung eine Ljtenverarbeitungsanlage betrifft, kann
die Beschreibung sehr kompliziert werden. Es wird jedoch nicht
für nötig gehalten, all Einzelheiten der Anlage zu beschreiben, um die Erfindung verständlich zu machen. Deshalb sind die meisten
an sich bekannten Einzelheiten aus der Beschreibung weggelassen.
Um die Erfindung nun im einzelnen zu erläutern, wird auf die Zeichnungen Bezug genommen. In den Pig. 1a und 1b ist ein Speicher
10 gezeigt, bei dem es sich um irgendeinen geeigneten Speicher handeln kann. So kann es sich beispielsweise um einen
Kernspeicher handeln, in den oder aus dem nach dem Koinzidenzstrom-Verfahren
Informationen eingeschrieben oder ausgelesen werden. Der Speicher 10 ist der Hauptspeicher der Anlage und wie
üblich auf eine bestimmte Wortübertragungszeit oder Wortlauf- ze\_A t1f wie oben definiert, ausgelegt. Innerhalb dieser Wortlaufzeit
tgönnen Daten zwischen dem Speicher und einem zentralen
Datenverarbeitungswerk 16 oder einem mehrerer peripherer Geräte 26,28 oder 30, wie durch die dickeren Informationsleitungen
angedeutet ist und was später noch im einzelnen erklärt wird, übertragen werden. Daten oder Informationen gelangen
über eine Informationsleitung 12 in den Speicher und werden über eine Informationsleitung 14 aus dem Speicher in andere
Baugruppen der Anlage übertragen. Das zentrale Datenverarbeitungswerk 16, kann irgendeine geeignete Ausführung sein und
führt alle Punktionen aus, die ein herkömmliches zentrales Datenverarbeitungswerk ausführt. So kann das zentrale Dat^enverarbeitungswerk
16 beispielsweise alle Operationen der gesamten Anlage steuern und auch andere Punktionen ausüben, z.B. die
Rechenoperationen. Das zentrale Datenverarbeitungswerk 16 steht
0098U/U01
mit dem Speicher 10 in Verbindung und kann über eine Informationsleitung
18, ein UND-Qlied 20, ein ODER-Glied 22 und die Informationaleitung 12 Daten oder Informationen in den Speicher
übertragen. Das zentrale Datenverarbeitungswerk 16 erhält Daten aus dem Speicher über die Informationsleitung 14, deren eine
Abzweigung zu einem von zwei Eingängen eines UND-Gliedes 24 führt. Das Ausgangssignal des UND-Gliedes 24 bildet das Informationseingangssignal
des zentralen Datenverarbeitungswerks . Da der Speicher in der Praxis normalerweise eng mit dem zentralen
Datenverarbeitungswerk verbunden ist, wird bei der Beschreibung der Ausführung der Erfindung vorausgesetzt, daß das
zentrale Datenverarbeitungswerk 16 auf die gleiche Wortlaufzeit M
wie der Speicher 10 ausgelegt ist. Wie jedoch im Verlauf der Beschreibung noch gezeigt werden wird, ist dies kein notwendiges
Kriterium für die Erfindung.
Die in den Pig. 1a und 1b gezeigte Anlage enthält auch drei periphere Geräte 26,28 und 30. Es sei ausdrücklich darauf hingewiesen,
daß die mit 26,28 und 30 und als periphere Geräte bezeichneten Blöcke nicht als ein einzelnes peripheres Gerät
zu betrachten sind, z.B. als Druckwerk oder als Bandgerät, sondern die Punktion versinnbildlichen, die von einem oder
mehreren dieser Geräte verwirklicht oder ausgeübt wird. Deshalb sei unter dem Begriff "peripheres Gerät" nicht nur ein
einziges Gerät und das dazugehörige Steuerglied, sondern meh- M
rere dieser Geräte verstanden, die in der Anlage miteinander verbunden sein können.
In der erfindungsgemäßen Ausführung ist das periphere Gerät 26 so ausgelegt, daß es mit gleicher Geschwindigkeit^ wie das
zentrale Datenverarbeitungswerk 16 und der Speicher 10 arbeitet, obwohl die peripheren Geräte 28 und 30 von Natur aus langsamer
sind, d.h. ihre Wortlaufzeit langer ist. Bei der vorliegenden Ausführung ist die Wortlaufzeit der peripheren Geräte 28 und 30
ungefähr das dreifache der Wortlaufzeit des Speichers 10.
009841 /UOI
Wie schon zuvor erwänt, sind viele Einzelheiten der erfindungsgemäßen
Anlage aus Gründen der Über-fcxehtlichkeit und Einfachheit
weggelesen, so daß einige Steuerleitungen, die das zentrale
Datenverarbeitungswerk und die verschiedenen peripheren Geräte 26,28 und 30 miteinander verbinden» ebenfalls nicht dargestellt
sind. Die Informationsübertragung zwischen diesen einzelnen Baugruppen wurde auf eine Übertragung über den Speicher 10
und entsprechende Leitungsgruppen beschränkt. So stehen die peripheren Geräte 26,28 und 30, wie es in den Pig. 1a und 1b
gezeigt ist, mit dem Speicher 10 in ähnlicher Weise in Verbindung,
wie dies bei einem zentralen Dai;enverarbeitungswerk der Pail
ist. I'as hex3t, das periphere Gerät 26 liefert über eine Informationsleitung
32, ein UND-Glied 34, ein ODER-Glied 22 und die Informationsleitung 12 Daten in den Speicher, Das periphere
Gerät 28 führt dem Speicher über eine Informationsleitung 36, ein UND-Glied 385, ein ODER-Glied 22 und die Informations leitung
Informationen zu, und in ähnlicher Weise liefert das periphere Gerät 30 über eine Informationsleitung 40, ein UND-Glied 42,
ein ODER-Glied 22 und die Informationsleitung 12 Informationen oder Daten an den Speicher. Die Ausgangsleitung 14 des Speichers
steht mit dem zentralen Datenverarbeitungswerk 16 und allen peripheren Geräten 26,28 und 30 in Verbindung, und man
sieht, daß diese Leitung jeweils mit einem Eingang aller drei UND-Glieder 24, 44, 46. und 48 verbunden ist. Die "Ausgänge
dieser letztgenannten UND-Glieder sind jeweils mit dem zentralen Datenverarbeitungswerk 16, dem peripheren Gerät 26 und
dem peripheren Gerät 30 verbunden.
009841 /1401
Wie in jeder Anlage dieser Art, auf die sich die Erfindung
besieht, so ist auoh hier eine Vorrichtung vorgesehen, die
die Geschwindigkeit und den zeitlichen Iblauf der Vorgänge in der gesamten Anlage steuert. Im vorliegenden Pelle wird
der seitliche Ablauf von einem Taktgenerator 5o bestimmt, der in irgendeiner an sich bekannten Bauart ausgeführt sein
kann. Der Taktgenerator 5o liefert in gleichen Abfänden θ Impulse TO - T7, wie dies am besten in Fig. 2 dargestellt
ist. Die Imp vie e TO - T7 sind !-Signale. Sie Folgefrequenz
der Impulse 70 - 77 entspricht der tfortlaufzeit des Speichers
und des leatralen Datenverarbeitungswerke. Diese 8 Impulse M
TO - 17 werden vom Taktgenerator über β einzelne Leitungen,
dien eiaer Leitungsgruppe 52 zuBjsmaen&efafit sind, dem
Speicher Io, dem zentralen liatemrererl-eitvngswerk It und
de»; peripheren Gerät 26 zugeführt, um den zeitlichen Funktionsablauf dieser Baugruppen zu steuern.
Wie schon suTor erwähnt vurfn, sind eufdaanderfolgende
Wortlaufleiten des Speichers in Phasen unterteilt, um den
einzelnen Baugruppen den Zugriff zum Speicher Io in vorgeschriebener Reihenfolge zu gestatten. Bas Bauten, das im
wesentlichen für die Phaeenunterteilung sorgt, ist ein Phasenzähler 54, der in Fig. Ib als Block dargestellt ist. Dieser
Phasenzähler 54 hat drei Ausgänge 01, 02, 03, an die jeweils %
eine Ausgangsleitung 56, 58 und 6o angeschlossen ist. Die Ausgangseignale des Phasenzähler« 54 erscheinen nacheinander
auf den Leitungen 56, 58 und 6 und bestimmen den Phasenzustand
der Anlage. Diese Signale werden jeweils mit 01, 02 und 03 bezeichnet, und ihre zeitliche Relation untereinander und
gegenüber den Impulsen TO - T7 ist in Fig'. 2 gezeigt. Der Phasenzähler % schaltet seine Ausgänge mit jeder Wiederholung
der Impulse TO - T7 zyklisch von einer Leitung zur nächsten. Obwohl verschiedene an sich bekannte Vorrichtungen zur Erzeugung
der drei Phasenausgajigssigßsle verwendet werden kcinnen* ist
in Pig. 3 des Blockschaltbild einer mit Vorzug verwendeten
Schaltung gezeigt, mit der dieses Ergebnis ebenfalle erzielt werden kann. Fig. 3 zeigt eine herkömmliche Ringschiebelinie
(Schioüslinie ±m Gegen? ft ζ zu SchejLberegister, bei dem mehrere
Flipflops parallel geselialtet sind) mit drei hint er einand ergeschalteten
Flipflops Γ?1, FF2 und FF3. Über eine Leitung 61 werden alle ImpulseTG vom Taktgenerator 5o, den Triggereingängen
T der drei Flipflops augeführt, so daß der Reihe nach ein 1-Sjgnal an den Ausgängen 01, 02 und 03 erscheint.
Die Dauer des Signals an jedem dieser Abgänge ist gleich
dem zeitlichen Abstand zwischen aufeinanderfolgenden Impulsen TO, was am besten aus Fig. 2 zu ersehen ist. Wie schon
erwähnt wurde, arbeiten die peripheren Geräte 28 und 3o mit anderer
Wortlaufzeit als der Speicher und das zentrale Dptenvearbeitungewerk.
In dem hier beschriebenen, speziellen Ausführungsbeispiel ist die Wortlaufzeit der periphere^ Geräte 28 und
ungefähr dreimal so groß, wie die des Speichers Io. Wie bei den übrigen Baugruppen, so müssen auch hier Vorrichtungen
zur Taktsteuerung der peripheren Geräte 28 und 3o vorgesehen sein. Dazu sind zwei weitere Taktgenestoren 62 und 64 vorgesehen,
die jeweils mit den peripheren Geräten 28 und 3o verbunden
sind. Der Taktgenerator 62 liefert in gleichen Abständen acht 1-Impulse TO' - T7f," w*e es in Fig. 2 dargestellt ist. TJm zu
gewährleisten, daß der Taktgenerator 62 seine Impulse im richtigen Zeitpunkt auslöst, ist eine Verbiüung zum Auegang
01 des Phasenzählers 54 in Form von Leitungen 56 und 66 (Fig. Ib)
vorgesehen. Diese Verbindung gewährleistet, daß der Impuls TO* mit dem Beginn des Impulses 01 und mithin des Impulses
TO zusammenfällt. In ähnlicher Weise ist der Taktgenerator 64 über Leitungen 58 und 68 mit dem Ausg-ng 02 des Phesenzählers
54 verbunden, um zu gewährleisten, daß die Impulse TO' bis T7' (Fig. 2) vom Beginn der Impulse 02 ausgelöst
werden.
0098A 1/H01
Ferner müssen die beiden Taktgeneratoren 62 und 64 auch mit dem
Haupttakt der Anlage, der vom Taktgenerator 5o geliefert wird, synchronisiert sein". Somit erhalten diese Generatoren über die
aua 8 Leitungen bestehende Leitung 52 vom Taktgenerator 6o Impulse. Die Ausgangsimpulse der beiden Taktgeneratoren 62 und
werden den peripheren Geräten 28 und 3o jeweils über Leitungen 67 und 69 zugeführt, um den Zeitablauf dieser Geräte zu steuern.
Es wurde schon darauf hingewiesen, daß nur ein kleiner Teil der gesamten Wortlaufzeit tatsächlich an der Datenübertragung
zwischen dem Speicher und den anderen Baugruppen beteiligt A
ist. Eine Betrachtung der'Pig. 2 zeigt, daß die Vorderflanke
aller Impulse T4 ungeführt mit dem Mittelpunkt aller Phasenimpulse 01, 02 und 03 zeitlich zusammenfällt. Ferner sieht
man, daß die Vorderflanke des Impulses T4 ungefähr mit dem Mittelpunkt der Impulse 02 und die Vaderflanke des Impulses
T4" etwa mit dem Mittelpunkt des Impulses 03 zusammenfällt.
Wenn also dafür gesorgt wird, daß die' Datenübertragung in diesen vorgeschrittenen Zeitpunkten erfolgt, kann die
Übertragung innerhalb der jeweiligen Speicher-Wortlaufzeiten af folgen.
Ein Speicherzugriff-Steuerwerk 7o arbeitet mit dem Phasenzähler 54
zusammen, um die Reihenfolge zu steuern, in der das zentrale W
Datenverarbeitungserk 16 und die peripheren Geräte 26, 28 und
3o Zugriff zum Speicher Io erhalten. Das Steuerwerk 7o enthält 4 Flipflops IT4, VV5, VV6 und VSl, die jeweils mit dem
zentralen Datenverarbeitungswerk 16 und den peripheren Geräten
26, 28 und 3o verbunden sind. Die Flipflops FF5, ?^6 und YFl
sind ähnlich geschaltet; an den Setzeingang S aller Plipflops ist jeweils ein ÜHD-Glied (die Glieder 72, 74 und 76 in
dieser Reihenfolge) angeschlossen. Die drei Ausgänge dee Phasenzählers 54 sind jeweils mit einem Eingang aller UlTD-Glieder
72, 74 und 76 verbunden. So ist der Ausgang 01 über
009841 /UOI
eine Leitung 56 mit dem Glied 52, der Ausgang 02 über eine Leitung 58 mit dem Glied 74* und der Ausgang 03 über eine
Leitung 6o mit dem Glied 76 verbunden. Dem anderen Eingang
aller drei UND-Glieder wird jeweils ein Signal von dem jeweiligen peripheren Gerät zugeführt, das entweder zum
Lesen oder zum Schreiben Zugriff zum Speicher verlangt. Genauer gesagt ist der zweite Eingang des UND-Gliedes
76 über eine Leitung 78 mit dem peripheren Gerät 3o und der zweite Eingang des UMD-GIiedes 74 über eine Leitung
mit dem peripheren Gerät 28 verbunden. Der zweite Eingang des UND-Gliedes 72 ist über eine Leitung 82 mit dem peripheren
Gerät 26 verbunden. Man sieht also, daß, wenn während der Anwesenheit des Signals 01 das periphere Gerät 26 Ziigriff
zum Speicher verlangt, das Plipflop PP5 gesetzt wird.
In ähnlicher Weise kann beim Vorhandensein des Sign-Is
02 das periphere Gerät 28 das Flipflop PF6 setzen, während
bei Anwesenheit des Signals 03 das Flipflop FF7 vom peripheren Gerät 3o gesetzt werden kann.
Mit dem Setaeingang S des Flipflops FF4 ist ein UND-Glied 84 verbunden, das vier Eingänge hat, von denen drei über
NICH-T-Glieder I mit den drei Speicheraufrufleitungen
(Leitungen 82, 8o und 78) der peripheren Geräte 26, 28 und 3o verbunden sind. Der vierte Eingang des UND-Gliedes
84 liegt am Ausgang eines mit drei Eingängen vasehenen
ODER-Gliedes 86, deren Eingänge jeweils mit einer Phasenleitung 56, 58 und 6o verbunden sind. Ferner sei darauf
hingewiesen, daß die Ausgänge aller UND-Glieder 72, 74, 76 und 84 über ein NICHT-Glied I mit eiern Rlieks etzeingang ihres
jeweiligen Flipflops verbunden sind, »im diese Sp eicher glieder in
an sich bekannter Weise zurückzusetzen oder zu löschen. Schliesslich ist bezüglich der Eingangeseite des Steuerwerks
7o zu bemerken s daß alle Triggereingänge T der
vier Flipflops über eine Leitung 87 leea· dem Ausgang
für die Impulse TO des Tafctgeneretors 5o verbunden sind.
0 0 9 8 4 1 / U 0 1
Aue dem soweit beschriebenen Teil der Anlage kann im wesentlichen
ihre Wirkungsweise entnommen, werden, wenn man annimmt, und was . der lall ist, daß die Ausgangssignale der Flipflops FF4 - FF7
den Zugang sub Speicher Xo gewähren. Beim Betrieb der Anlage
löst der Taktgenerator 5o einen Inpuls TO aus, der den Phasenzähler 54 in die Lage rereetzt, ein 1-Signal am Ausgang 0 1
über die Leitung 56 abzugeben. Der Impuls TO wird gleichzeitig
auch auf die Triggereingänge T aller Flipflops FF4 - FF7
gegeben. Wenn das periphere Gerät 26 in diesem Zeitpunkt Zugang zum Speicher verlangt, führt das periphere Gerät m
dem UID-Glied 72 über die Leitung «2 ein 1-Signal zu, das das
ÜID-Glied 72 durchschaltet, so daß es dem Setzeingarτ S des
Flipflops FF5 ein 1-Signel «führt. Durch dieses 1-Sigual wird
das Flipflap gesetzt, so daß an seinem 1-Auegang ein 1-Signal
ansteht, wodurch angezeigt wird, daß das periphere Gerät 26 Zugang oder Zutritt sum Speioher Io verlangt* Dadurch kann kein
anderes Flipflop vom Steuerwerk 7o gesetzt werden, so daß keine Phasensignel« an den OKI—GIitasrη 74 und 76 anstehen und das
UID-Glied 86 durch die Negation des auf der Leitung 82 anstehenden
Signals gesperrt wird. Während der Dauer des Signals 02 des Phasenzähler 54 kann das Flipflop FF6 vom Signal 02 über
die Leitung 58 und von einen Speieheraufrufsignal über
die Leitung 8o vom peripheren Gerät 28 gesetzt werden, so daß %
das Flipflop FF6 in gesetztem Zustand einen Speicherauruf für das periphere Gerät 28 anzeigt. Auf ähnliche Weise wird das
UHD-Glied 76 gesperrt, um das iiipflop FF7 während der Dauer
des Signals 05 durch ein 1-Signal über die Leitung 78 zu
setzen, wodurch ein Speieheraufruf durch das periphere
Gerät 3o angezeigt wird. Man sieht also, daß die drei Phasen der Speicher-Wortlaufzeit jeweils den peripheren Geräten 26,
und 3o . zugeordnet sind.
BAD ORföiNAL
0098Δ 1 /UOI
Das zentrale Datenverarbeitungewerk 16 kann während einer
der drei Phasen, die nicht von dem jeweiligen peripheren Gerät "benutzt wird, Zugang zum Speicher erhalten. Tatsächlich
verlangt, das zentrale Dat&nve^arbeitungewerk 16 keinen Zugang
zum Speicher, sondern nimmt den Speicher nur in derjenigen Phase in Anspruch, in der der Speicher liicht anderweitig
verwendet wird. Man sieht, daß mit jedem Takt TO, in dem kein Aufruf in Form eines 1-Signals von den peripheren Geräten
auf den Leitungen 78, 8o oder 82 vorliegt, dem UND-Glied 84 über die einzelnen NICHT-Glieder I 1-Signale zugeführt verden.
Da der vierte Eingang des UND-Gliedes 84 über das ODER-Glied 86 an den drei Phasenleitungen 56, 58 und 6o liegt, liefert
das ODER-Glied 86 während aller drei Phasen ein 1-Signal
an das UND-Glied 84, so daß dieses, da auch an den übrigen Eingängen des UND-Gliedes 84 ein 1-Signal ansteht,
ein 1-Signal durchschaltet, das das Flipflop setzt, wodurch
angezeigt wird, daß das zentele Datenverarbeitungswerk Zugang zum Speicher verlangt. Das ODER-Glied 86 und seine zugehörigen
Verbindungen können jedoch auch aus der vorliegenden Anlege bei gleichem Ergebnis weggelassen werden, denn es ist hier nur
eingefügt, um hervorzuheben, daß das zentrale Datenverarbeitungswerk jederaeit zum Speicher Zugang erhalten kann, wenn der
Speicher nicht anderweitig verwendet wird.
Da die Ausgangssignale der Flipflops FF4 bis FF7 bestimmen,
welche Baugruppe Zugang zum Speicher Io erhalten soll, braucht lediglich noch festgelegt a;u werden, ob die auszuführende
Operation ein Schreib- oder ein Lesevorgang sein soll. Diese Bestimmung erfolgt auf der Ausgangssette der Flipflops FF4 bis
FF7. Der 1-Ausgang eines jeden Flipflops ist jeweils mit einem
Eingang zweier Eingabe-UND-Glieder verbunden. Aus Fig. la ist zu ersehen, daß der !-Ausgang des Flipflops FF4 mit jeweils
00984 1 / U01
einem Eingang zweier UND-Glieder 88 und 9o, das Flipflop
FF5 jeweils mit einem Eingang zweier UND-Glieder 92 und 94, das Flipflop FF6 jeweils mit einem Eing-mg zweier UND-Glieder
' 96 und 98 und der 1-Ausgang des Flipflops FF7 jeweils mit
einem Eingang zweier UND-Glieder loo und Io2 verbunden
ist. Der andere Eingang dieser UND-Glieder, weiterhin Lese-Schreib-Eingang genannt, ist mit derjenigen Eaugruppe
der Anlage verbunden, der das jeweilige Flipflop zugeordnet
ist. D.h.., das zentrale Datenverarbeitungswerk ist mit den anderen Eingängen der UND-Glieder 88 und 90 über eine Lese/ m
Schreib-Leitung Io4 verbunden, während das periphere Gerät 26 mit den UND-Gliedern 92 und 94 über eine Lese/Schreib-Leitung
Io6 verbunden ist. Das periphere Gerät 28 ist mit
den UND-Gliedern 96 und 98 über eine Lese/Sehreib-Leitung
Io8 und das periphere Gerät 3o mit den UND-Gliedern loo und Io2 über eine Lese/Schreib-Leitung Ho verbunden. Die
Signale auf der Lese/Sehreib-Leitung sind den Schreibund
Leseoperationen hier beispielsweise so zugeordnet, daß, wenn die betreffende Baugruppe in den Speicher einzuschreiben
wünscht, ein 1-Signal und, wenn ausgelesen werden soäl, ein O-Signal auf der Lese/Sehreib-Leitung ansteht.
Ferner sei darauf hingewiesen, daß jeweils zwischen die Lese/Schreib-Eingänge zweier UND-Glieder, die jeweils mit W
einem dar Flipflops FF4-FF7 verbunden sind, ein NICHT-glied
I geschaltet ist, so daß immer eines dieser UJHD-Glieder
vorbereitet und das andere gesperrt ist, unabhängig davon, ob ein 1- oder ein O-Signal auf der betreffenden Lese/Schreib-Leitung
ansteht.
Aus dem Vorangegangenen ergibt sich folgende Wirkungsweise der Anlage. Angenommen, die Anlage befindet sich im Zustand
0 1 und das periphere Gerät 26 wünscht Zugang zum Speicher Io,
um Informationen einzuschreiben, das Flipflop FF5 ist vom
009841/1401
Taktimpuls TO gesetzt, so daß es ein 1-Signal an seinem
1-AuBgang abgibt und ein 1-Signal, das eine Einschreibeoperation
verlangt, auf der Leitung I06 ansteht. Dann wird das UND-Glied 92 durchgeschaltet und ein 1-Signal
über eine Leitung 116 einem Eingang des UND-Gliedes 34 zugeführt.
Der zweite Eingang des UND-Gliedes 34 liegt, wie schon zuvor erwähnt, an der Informstinnsleitung 32, die aus
mehreren Leitungen besteht. Dadurch, daß dem UND-Glied 34 die Signale zugeführt werden, können Informationen
des peripheren Geräts 26 über das ODER-Glied 22 in den Speicher Io geschrieben waäen. In ähnlicher Weise wird
das UKD-Glied 94 durchgeschaltet und dem Eingang des
UHD~Gliedes 44 ein 1-Signal über eine Leitung 118 zugeführt
, wenn die vom peripheren Gerät 26 verlangte Operation eine Leseoperation ist. Der zweite Eingang
des UND-Gliedes 44 liegt an der Ausgangsinformationsleitung 4Ί
des Speichers Io, die wiederum mehrere Leitungen enthalten
kann, so daß Informationen aus dem Speicher gelesen und in das periphere Gerät 26 übertragen werden können.
Während der Dauer des Impulses 02 wird das Plipflop
FF6 von einem Speicheraufruf des peripheren Gerätes 28
gesetzt, so daß entweder das UND-Glied 96 oder das UND-Glied 98 entsprechend dem Signal auf der Leitung
Io8 durchgeschaltet wird. Das Ausgang signal der UND-Glieder
96 und 98 bestimmt, welches der Glieder 38
ode-r 46 durchgeschaltet werden soll, um entweder die Schreib- oder Leseoperation auszuführen. Derselbe
Vorgang läuft während der Dauer des Impulses 0 ι
in Verbindung mit dem peripheren Gerät 3o ab.
009841 /1401
Im Falle des zentralen Datenverarbeitungswerks 16 erfolgt
der Zugriff βum Speicher Io W^l wesentlichen in gleicher
Weise, wie es oben beschrieben wurde , mit der Ausnahme, daß, was ebenfalls schon erwähnt wurde, das zentrale
Datenverarbeitungswerk den Speicher während irgendeiner
der drei Phasen in Anspruch niraarfc, in der der Speicher Io
nicht von einem der peripheren Geräte benutzt wird.
Man sieht also, daß die beschriebene Datenverarbeitungsanlage
in der Lage ist, aehrere Geräte, die so ausgelegt »ind, daß sie im wesentlichen mit verschiedenen Frequenzen
oder Geschwindigkeiten arbeiten, zusammenarbeiten zu latseen.
Obwohl nur eine spezielle Ausführung der Erfindung beschrieben wurde,, sind dennoch zahlreiche Abwandlungen
der· Anlag«* möglieb, fftmn von dew der beschriebenen Anlage
zugrundeliegenden Erfindungsgedanken abzuweichen. So enthält die Anlage beispielsweise ein zentrales Datenverarbeitungeerk
und ein peripheres Gerät, die mit gleicher Geschwindigkeit arbeiten, und zwei weitere
periphere Geräte, die mit einer anderen Geschwindigkeit arbeiten. Sollte es bei der Anlage erforderlich sein,
könnte das eine periphere Gerät mit der gleichen Geschwindigkeit wie die beiden anderen arbeiten, indem
ein dritter, den beiden Tak generatoren 62 und 64 ähnlicher
Taktgenerator für das eine periphere Gerät vorgesehen und in ähnlicher Weise geschaltet wird, wie dies für die
peripheren Geräte 28 und 5o gezeigt ist. Außerdem wäre es ohne weiteres möglich» ein zentrales Datenverar&beitungs
werk vorzusehen, das mit anderer Geschwindigkeit als der Speicher, z.B. mit gleicher Geschwindigkeit wie die
0098^1/1 /♦ 01
peripheren Geräte oder auch mit einer dritten Geschwindigkeit
arbeitet. In ähnlicher Weise könnten" mehr als drei periphere
Geräte in der erfindungsgemäßen Anlage- verwendet werden, wenn man die Anzahl der Phasen erhöht. So könnte beispiels- #
weise eine Anlage mit vier peripheren Geräten unter Verwendung
des gleichen Prinzips geschaffen werden, wenn man die aufeinanderfolgenden
Speicher-Wortlaufzeiten in vier Phasen unterteilt. In ähnlicher Weise könnte dem zentelen Datenverarbeitungswerk 16 ein eigener Zeitabschnitt zugeordnet werden, indem
es den Speicher benutzt, ohne daß die beschriebene Ausführung wesentlich geändert werden müßte, wenn die Speicher-Wortlaufzeiten
in vier Phasen unterteilt werden. Unter Verwendung der gleichen Prinzipien, wie sie beschreiben wurden, ist
es ebenfalls möglich, Baugruppen zu verwenden, die mit mehr als
zwei verschiedenen Geschwindigkeiten arbeiten. So könnte beispielsweise"unter Verwendung des Erfindungsgedankens
ohne weiteres eine Anlage erstellt werden, bei der ein Speicher mit einer Geschwindigkeit, ein zentrales Datenverarbeitungswerk mit einer anderen Geschwindigkeit und
mehrere periphere Geräte mit mehr als zwei verschiedenen Geschwindigkeiten arbeiten. Daraus ergibt sich, das die
erfindungsgemäße Anlage sehr vielseitig ist, und die Anzahl
der Geräte, die mit einem Speicher zusammen arbeiten können, lediglich durch die Wortlaufzeit und die Kapazität des
Speichers begrenzt sind.
0 0 9 8 4 1 /1401
Claims (1)
- ^Pateni/ansprtiojae 4 *1, Elektronische Datenverarbeitungsanlage mit Zeitaufteilung : des Speioherzugriffs, deren Speicher mit einer Wortlaufzeit t. . .betrieben werden kann,, wahrend, mindestens eine weitere Baugruppe der Anlage mit einer: gegenüber der erstgenannten unterschiedlichen Wortlaufzeit tp betrieben werden kann, wobei die beiden If/ortlaufzeiten eine feste zeitliche Beziehung -zueinander haben, und in der eine Vorrichtung· vorgesehen ist, die dieser Baugruppe in sich wiederholenden, vorbestimmten Zeitabständen Zugriff zum Speicher gestattet, .■■;'.-. d a d u r c h g e k eη η ζ e i ch η e t , daß,die den ■ M Zugriff gestattende Yorri*chtung (54,7o) einmal eine. ■Vorrichtung (54) enthält, die aufeinanderfolgende ΐ/ortlaufzeiten t. in mehrere Phasen (01, 02, 0J)unterteilt, und zum anderen eine Torricatung (7-2». 74, 76) enthält, die eine dieser Phasen den Baugruppen (28,30) der Anlage zuordnet.2. Elektronische Datenverarbeitungsanlage nach Anspruch 1, mit. einem zentralen Batenverarbeitungswerk, wobei die weitere■Baugruppe ein peripheres Gerät istj das mit einer Wortlaufzeit t2 arbeitet, die länger ist als die Wortlauf zeit t.,, . d a d u"r σ-h g e.k e η η ζ .e ic h η e' t , daß die Phasen auf. das zentrale Dg.tenverarbeitun.^swerk (16) und das periphere !Ä Gerät (28,.3Q) -verteilt sind." ' " β3. Elektronische DBtenvararbeitungsanlage nach Anspruch 2 ■ mit einem weiteren peripheren Gerät, das mit einer gegenüber '-. '' dex1 v/ortlaufzeit t^ -unterschiödlichen Wortlaufzeit arbeitet,, d a d U rc h g e k e η η ζ e i c h η e t , daß die Pha- .-■"·'■ sen -Uf das-Datsnverarbeitungswerk (16) und die beiden peri- . ph-ere-n. Geräte aufgeteilt sind. ---■■■■ - ■■■-■. - /4o Elektronische Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1-3, mit einem zentralen Batenverar« "bei.tun sv/erk, einem Speicher und einem peripheren Gerät, die alle mit der V/ortlauf zeit t-, arbeiten und mit weiteren, peripheren Geräten, die mit einer gegenüber der Y/ortlaufzeit t-,009841 /1AiJt 'BADiORKälNAL'■unterschiedlichen Wortlaufzeit arbeiten, -, und mit: Vorrichtung! η ; (18, 32* 36« Φ..USVJi.■)> $ie.'dag zentr< 33ateiiver«rfeei^«ngB-:■ werk und, alle peripheren Geräte mit dem Speicher verbinden, / d ad u r c h g e k en ή ζ eich η e t , daß aufeinanderfolgende Wortlauf zeiten, t* in eine derAn&ahi defl? pej?i~ pheren Geräte (26, 28, JQ) gleiche Anzahl von Phasen (01, 02. t 03) untereilt sind, von denen jedem peripheren Gerät eine Phase zugeordnet ist, und daß "Vorrichtungen (F!P5, W6r Wl und zugehörige Schaltnetze) vorgesehen sind, die..jedem peripheren Gerät während seiner ihm zugeOrdneten Phase Zugriff zum Speicher (10) gestatten,5. ElektxOnisahe Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1V3, mit einem zentralen Batenverarbeitungswerk,. einem Speicher und einem peripheren Gerät, "■ die alle mit. einer Yfortlaüfzeit--t- .arbeiten, und mit zwei weiteren peripheren Geräten, die Mt längerer laufzeit tp arbeitenj und mit Vorrichtungen (18, 32, 36, 40 usw.), die das zentrale Datenverarl3eitu.ags»f!«!*«®werk und alle peripheren Geräte über den,Speicher verbinden, d a d u r c h. g e k e η ηζ e i c h η e t , daß ein Haupttaktgenerator (50) während aufeinanderfolgender Wortlaufzeiten t^ den zeitlichen Ablauf der Operationen des zentralen Datenverarbeitungswerks (16), des Speichers (10) und des einen peripheren Gerätes (26) steuernde Taktimpulse ( TO - T7) erzeugt, daß zwei weitere Taktlmpulsgeneratoren (62, 68) vorgesehen sind, die innerhalb aufeinanderfolgender Wortlaufzeiten t2, mehrere Taktimpulse (TO1 - T71 bzvf. TO" - T7") liefern, die den zeitlichen Ablauf der Operationen der beiden v/eiteren peripheren Geräte (28, 30) steuörn, und daß Vorrichtungen (54, 70) den Zugriff des zentralen Datenverarbeitungswerks (16) und der peripheren Geräte (26, 28\ 30) zum Speicher steuern und zu diesem Zwecke y enthalten? eine Vorrichtung (54), die aufeinanderfolgende Wortlauf zeit en t1 in drei Phaser! (01, 02, 03) unterteilt, Vorrichtungen (72, 74, 76), die jedem peripheren Gerät eine Phase zuordne^, .und Vorrichtungen (ϊΤ5., £Ί?6, ?F7 und. zugehörige Schaltnetze), die jedem peripheren Gerät in der ihm zugeordneten Phase Zugang zum Speicher gestatten.1 § ft 4 1: /;! 41TLeerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US448052A US3377621A (en) | 1965-04-14 | 1965-04-14 | Electronic data processing system with time sharing of memory |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1524122A1 true DE1524122A1 (de) | 1970-10-08 |
Family
ID=23778817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661524122 Pending DE1524122A1 (de) | 1965-04-14 | 1966-04-13 | Elektronische Datenverarbeitungsanlage mit Zeitaufteilung des Speicherzugriffs |
Country Status (3)
Country | Link |
---|---|
US (1) | US3377621A (de) |
DE (1) | DE1524122A1 (de) |
GB (1) | GB1086238A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3482265A (en) * | 1966-07-22 | 1969-12-02 | Gen Electric | Data processing system including means for awarding priority to requests for communication |
US3626427A (en) * | 1967-01-13 | 1971-12-07 | Ibm | Large-scale data processing system |
NL154023B (nl) * | 1969-02-01 | 1977-07-15 | Philips Nv | Prioriteitscircuit. |
US3573856A (en) * | 1969-06-24 | 1971-04-06 | Texas Instruments Inc | Distributed priority of access to a computer unit |
US3931613A (en) * | 1974-09-25 | 1976-01-06 | Data General Corporation | Data processing system |
NL8800698A (nl) * | 1988-03-21 | 1989-10-16 | Philips Nv | Werkwijze voor het vanuit een besturingseenheid quasi parallel besturen van een aantal perifere eenheden en stelsel voor het uitvoeren van deze werkwijze. |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL226419A (de) * | 1957-04-01 | |||
USRE26087E (en) * | 1959-12-30 | 1966-09-20 | Multi-computer system including multiplexed memories. lookahead, and address interleaving features | |
NL273031A (de) * | 1960-12-30 | |||
US3249924A (en) * | 1962-12-31 | 1966-05-03 | Ibm | Asynchronous data processing system |
-
1965
- 1965-04-14 US US448052A patent/US3377621A/en not_active Expired - Lifetime
-
1966
- 1966-03-21 GB GB12411/66A patent/GB1086238A/en not_active Expired
- 1966-04-13 DE DE19661524122 patent/DE1524122A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
GB1086238A (en) | 1967-10-04 |
US3377621A (en) | 1968-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2451982C2 (de) | ||
EP0012186A1 (de) | Einrichtung zur Erzeugung von Taktsteuersignalen | |
DE2222855A1 (de) | Schienentransportsystem fuer Selektionsinformation und Daten | |
DE2354521A1 (de) | Verfahren und einrichtung zum gleichzeitigen zugriff zu verschiedenen speichermoduln | |
DE2926322C2 (de) | Speicher-Subsystem | |
DE2031040B2 (de) | Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens | |
DE2148956C3 (de) | Datenübertragungssystem | |
DE1499190C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE1774943B2 (de) | Dateneingabeeinrichtung Ausscheidung aus 1474025 | |
DE1549548A1 (de) | Vorrichtung zur Aktivierung eines bestimmten Befehls aus einer Vielzahl von Befehlen,die in einem Befehlsspeicher eines Rechners gespeichert sind | |
DE1524122A1 (de) | Elektronische Datenverarbeitungsanlage mit Zeitaufteilung des Speicherzugriffs | |
DE3018509C2 (de) | Schieberegister | |
DE2406171B2 (de) | Synchron-mehrzweck-zaehler | |
EP0213584A2 (de) | Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
DE1806172A1 (de) | Prioritaetsschaltung | |
EP0021084B1 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE1805623B2 (de) | Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner | |
DE2234982A1 (de) | Expanderschaltung fuer ein programmierbares steuergeraet | |
DE3133838C2 (de) | Schaltungsanordnung zur Übergabe des Refresh-Signals an einem Halbleiterspeicher | |
DE1499284A1 (de) | Datenbearbeitungsanlage | |
DE1449561B2 (de) | Rechenmaschine mit mechanischen eingabe- und ausgabevorrichtungen sowie elektronischem rechen- und speicherwerk | |
DE2612249C2 (de) | Dupliziertes Zeitvielfachkoppelfeld | |
DE2603081C3 (de) | Schaltungsanordnung zur wahlweisen Verbindung mehrerer Eingänge mit mehreren Ausgängen | |
DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
DE2736503A1 (de) | Rastersynchronisieranordnung |