JPS5924363A - 複数マイクロコンピユ−タのバス共通接続方式 - Google Patents

複数マイクロコンピユ−タのバス共通接続方式

Info

Publication number
JPS5924363A
JPS5924363A JP13446582A JP13446582A JPS5924363A JP S5924363 A JPS5924363 A JP S5924363A JP 13446582 A JP13446582 A JP 13446582A JP 13446582 A JP13446582 A JP 13446582A JP S5924363 A JPS5924363 A JP S5924363A
Authority
JP
Japan
Prior art keywords
data
microcomputers
microcomputer
computer
analog switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13446582A
Other languages
English (en)
Inventor
Hidemi Oe
大江 秀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP13446582A priority Critical patent/JPS5924363A/ja
Publication of JPS5924363A publication Critical patent/JPS5924363A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数個のマイクロコンピュータを用いるシステ
ムに於いて、データの相互利用を行なうために用いられ
るパス共通接続方式に関するものである。
近年、マイクロコンビニータの発達に伴なって各種装置
にこのマイク四コンビュータカ使用されており、特に処
理データの多い装置あるいは同時発生データの処理を必
要とする装置に於いては、複数のマイクロコンピュータ
を用いて処理することが行なわれている。この場合、各
マイクロコンピュータは相互に独立して作動すること罠
よシ、それぞれのマイクロコンピュータが自己の担当す
る外部デバイスを制御しているわけであるが、全体とし
ての制御動作を一体化する上で、マ、イクpコンピュー
タ相互間に於いてデータの転送を行ないたい場合がしば
しば生ずる。この際、マイクロコンピュータノデータバ
スを互いに接続すれば良いことになるが、データの転送
時以外に於いて不都合が生ずる。
つまり、データの転送時以外に於いては、データバスを
同時に使用しない様にiイクロコンピュータ相互間に於
いて高精度のタイミング調整が必要になる。そして、こ
のタイミングの調整は、それぞれのマイクロコンピュー
タが制御する外部デバイスの数が少ない場合には良いが
、外部デバイスの数が多い場合にはこのタイミング調整
が極めて複雑なものとなシ、極端な場合にはタイミング
調整が不可能となる。また、この様な構成に於いては、
複数のマイクロコンピュータが同時にデータバスを使用
することが出来ない事から、複数のマイクロコンピュー
タを使用したにもかかわらず処理効率が十分に高められ
ない等の問題が生ずる。
従って、本発明による目的は、データバスに対する使用
タイミングを取ることなく、かつ処理効率を高めた状態
のままでマイクロコンピュータ相互間に於けるデータ転
送が行なえる複数マイクロコンピュータのパス共通接続
方式を提供することである。
この様な目的を達成するために本発明は、マイクロコン
ぎユータ相互に於いてデータの転送を行なう時のみデー
タバスを相互に接続するものである。以下、図面を用い
て本発明による複数マイクロコンピュータのパス共通接
続方式を詳細に説明する。
図は本発明によるマイクロコンピュータのパス共通接続
方式の一実施例を示す回路図である。
同図に於いて1,2け相互にデータの転送を必要とする
第1、第2マイクロコンピユータであって−、データの
転送を必要とする時にインタラブド制御信号x、 、X
2を発生する出カポ−) :Pto、Proを有してお
り、この出力ポートP工。、hoが他方の第I、第2マ
イクロコンピュータ1,2のインタラブドポート1口*
 P2jに接続されている。DB、、、 DI!2  
は第1、第2マイクロコンピュータ1,2のデータバス
であって、それぞれのマイクロコンピュータが制御を担
当する図示しない外部デバイスA%Bに接続されている
。3は第1、第2マイクロコンピュータ1,2の出カポ
−) PIO%F’toから発生されるインクラブド制
御信号X1.X!  を入力とするナントゲート、4は
データバスDBhDB、間に設りられたアナログスイッ
チ部であって、ナントゲート3の“H″山力よって閉と
なる複数のアナログスイッチ素子41〜4nによって構
成されている。
この様に構成された複数マイクロコンピュータを用いた
システムに於いて、マイクロコンピュータ相互間のデー
タ転送を必要としない通常時11C/d、インクラブド
制御信号Xl s x、が発生されないために第1、第
2マイクロコンピユータ1.2の出カポ−) PIOs
 PIOは共に”11″となっている。そして、この出
方ポートP、。、P2oの出力信号を入力とするナント
ゲート3の出方け”L″となっており、これに伴なって
ナントゲート3の出力によって制御される各アナログス
イッチ素子41〜4n Fi閉となっている。従って、
通常時に於いてはアナログスイッチ部4がデータバスD
B1 、 DB*  を分離しており、これに伴なって
第1、第2マイクロコンピュータ1,2は互い独立した
動作を行なって処理効率を高めてい、るう 次に、第1マイクロコンピユータlが処理デ〜りを第2
マイクロコンピユータ2に供給する場合には、この第1
マイクロコンピユータ1の出力ポート’1Gから第2マ
イクロコンピユータ2のインクラブドHg−トp、!に
インタラブド制御信号X!を供給する。ここで、インタ
ラブド制御信号XIが発生されると、ナントゲート3の
出力信号がL”から”11″に反転し、これに伴なって
各アナログスイッチ素子41〜4nが閉じられるために
、アナログスイッチ部4はデータバスDB+ 、 DB
2  を相互に接続することになる。そして、第2マイ
クロコンピユータ2はすでにインタラブド処理が加えら
れてデータの取り込みモーrとなっている。従って、第
1マイクロコンピユータ1が転送用のデータをデータバ
スDB。
に出力すると、このデータはアナログスイッチ部4およ
びデータバスDI3.を介して他方の第2マイクロコン
ピユータ2罠供給されて転送が完了することになる。こ
こで、データの伝送時に於いては、他方の第2マイクロ
コンピユータ2け強制的にインクラットモーrとされて
いる為に、この第2マイクロコンピユータ2がらデ−タ
パスDB、を介して外部デノ々イスBに制御データが出
力されることはなく、従って転送側の第1マイクロコン
ピユータ1は従来の様にタイミングを考えることなく自
由に転送データの送出が行なえることになる。このため
忙、データの転送そのものも効率良く行なえることにな
久これに伴なって転送処理時間そのものが従来に比較し
て大ffIAK短#される。そして、この様な動作は第
2マイクロコンピユータ2から第1マイクロコンピユー
タ1ヘデータを転送する場合も同様である。
なお、上記実施例に於いては、マイクロコンピュータ相
互間に於いてデータを転送した場合についてのみ説明し
たが、本発明はこれに限定されるものではなく、他のマ
イクロコンピュータが制御を担轟する外部デノ々イスに
データ転送を行なう場合にも適用することが出来るもの
である。
以上説明した様に1本発明による′4J、数マイクロコ
ン、ピユータのノ々ス共通接続方式は、・データの転送
を必要とする期間に於いてデータを受ける側のマイクロ
コンピュータが強制的にインタツブトモ−げに設定され
てデータの取シ込み状態とされ、この期間に於いてのみ
両マイクロコンピュータのデータバスが共通接続されて
データの転送が行なわれるものである。よって、データ
の転送にデータバスの使用タイミング調整が不用になる
とともに、データの非転送時に於いては各マイクロコン
ピュータが互いに独立して作動することが出来るため九
、従来に比較して処理効率が大幅に向上する等の種々優
れた効果を有する。
【図面の簡単な説明】
図は本発明による複数マイクロコンピュータのパス共通
接続方式の一実施例を示す回路図である。 1.2・・・tax、 第2マイクロコンピユータ、3
・・・ナントゲート、4・・・アナログスイッチ部、D
BI bDB、・・・データバス。

Claims (1)

    【特許請求の範囲】
  1. (1)複数のマイクロコンピュータを有するシステムに
    於いて、前記各マイクロコンピュータは自己のデータ転
    送時にインタラプタ制御信号を発生して他のマイクロコ
    ンピュータのインタラプタ端子に供給するとともに、前
    記各マイクロコンピュータのいずれかからインタラブド
    制御信号が発生されたことを検出するゲート回路の出力
    によって各マイクロコンピュータのデータバスを共通接
    続するアナログスイッチ部を駆動することを特徴とする
    複数マイクロコンピュータのパス共通接続方式。
JP13446582A 1982-07-31 1982-07-31 複数マイクロコンピユ−タのバス共通接続方式 Pending JPS5924363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13446582A JPS5924363A (ja) 1982-07-31 1982-07-31 複数マイクロコンピユ−タのバス共通接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13446582A JPS5924363A (ja) 1982-07-31 1982-07-31 複数マイクロコンピユ−タのバス共通接続方式

Publications (1)

Publication Number Publication Date
JPS5924363A true JPS5924363A (ja) 1984-02-08

Family

ID=15128957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13446582A Pending JPS5924363A (ja) 1982-07-31 1982-07-31 複数マイクロコンピユ−タのバス共通接続方式

Country Status (1)

Country Link
JP (1) JPS5924363A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827016A (ja) * 1981-08-11 1983-02-17 Mitsubishi Electric Corp 機関の制御装置
JPS5880523A (ja) * 1981-11-10 1983-05-14 Fuji Electric Co Ltd カルマン渦流量計
JPH02143650U (ja) * 1988-12-31 1990-12-05

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456743A (en) * 1977-09-19 1979-05-08 Siemens Ag Computer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456743A (en) * 1977-09-19 1979-05-08 Siemens Ag Computer system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827016A (ja) * 1981-08-11 1983-02-17 Mitsubishi Electric Corp 機関の制御装置
JPS6257201B2 (ja) * 1981-08-11 1987-11-30 Mitsubishi Electric Corp
JPS5880523A (ja) * 1981-11-10 1983-05-14 Fuji Electric Co Ltd カルマン渦流量計
JPH02143650U (ja) * 1988-12-31 1990-12-05

Similar Documents

Publication Publication Date Title
JPS6450150A (en) Fault tolerant digital data processor with improved input/output controller
JPS57209570A (en) Vector processing device
JPS63234323A (ja) パイプラインシステム
JPS5924363A (ja) 複数マイクロコンピユ−タのバス共通接続方式
US4809171A (en) Concurrent processing of data operands
EP1266285B1 (de) Rechnerknotenarchitektur mit dediziertem middleware prozessor
JPS62160564A (ja) パイプライン制御方式
JP2521522B2 (ja) 信号伝送回路
US5740350A (en) Reconfigurable computer system
KR950004022A (ko) 분산처리통합 관리시스템
JPH04138749A (ja) 通信制御装置診断方式
JPS63217419A (ja) キヤリ−の伝達が行なわれるデジタル回路
JPH0287204A (ja) プロセス入出力装置
JPH01224819A (ja) バス制御方式
JPH0156416B2 (ja)
JPS5924328A (ja) 割り込み制御方式
US20030065838A1 (en) Method and system for attaching multiple clock sources to an SDRAM memory array
JPS592118A (ja) 時分割並列論理処理装置
JPS5962936A (ja) 複数マイクロコンピユ−タのバス共通接続方式
JPS6370450A (ja) 半導体集積回路
JPS5536830A (en) Multiprocessor control system of copier
JPS63211053A (ja) 接続回路
JPS6325757A (ja) 情報処理装置の通信制御方式
JPS63113752A (ja) アレイプロセツサ
JPS6476259A (en) Control system for dual cpu system