JPS63113752A - アレイプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号処理を目的としたアレイプロ
セッサに関する。

〔従来の技術〕

動画信号を実時間処理する場合のように、大量のデータ
に対して高速な演算処理を施すための方法として、同型
のプロセッサを多数配置することによって、実時間処理
に必要な演算能力を得ることが考えられる。

このようなプロセッサの例として、動画信号に対する実
時間処理を目的としたマルチプロセッサのアーキテクチ
ャが、昭和６０年度電子通信学会総合全国大会予稿集第
５を９７真に掲載されている。

これによれば、入力バス、出力バス、フィードバックバ
スに複数個の単位プロセッサを並列接続し、各単位プロ
セッサは入力動画信号の同期信号を基準にして互いに独
立に動作する。すなわち、出力バス、フィードバックバ
スへのデータ出力は、予め定められたタイミングで出力
し、人力バス、フィードバックバスからの入力は、各単
位プロセッサが他の単位プロセッサとの重複を許して取
り込むことができる。従って単位プロセッサ数を増大さ
せることにより、容易に実時間処理に必要な処理能力を
得ることができる。

〔発明が解決しようとする問題点〕

各単位プロセッサが、入出力用のデータバスとフィード
バックバスに対して並列に接続されただけの上記マルチ
プロセッサ構成は、画像処理で多くみられるように処理
全体が前処理と本処理に分かれるときには、処理効率が
劣化する場合がある。

前述した文献の記載内容によれば、各単位プロセッサは
、他の単位プロセッサと重複した広い領域のデータを取
り込むことによって、他の単位プロセッサとは独立して
処理を行っている。ところが、重複して取り込んだ入力
データに対して、各単位プロセッサ毎に前処理を行うと
、前処理が重複して実行されてしまうという問題が生ず
る。このような場合には、公知のように、前処理を実行
するプロセッサと本処理を実行するプロセッサを別々に
し、前処理を第１段、本処理を第２段とする２段のパイ
プライン構成を採用する方法が考えられる。ところが、
前処理に割り当てる単位プロセッサ数と本処理に割り当
てる単位プロセッサ数を固定化すると、応用によって前
処理や本処理における処理の複雑さが異なると対応でき
ず汎用性が失われる。

従って本発明の目的は、並列処理構成、パイプライン処
理構成が選択でき、更に、パイプライン処理の各段に割
り当てる単位プロセッサ数が変更可能なアレイプロセッ
サを提供することにある。

〔問題点を解決するための手段〕

本発明は、個別入力バスと個別出力バスと個別フィード
バックバスに１台以上の単位プロセッサを並列に接続し
たプロセッサ群をＮＭｌ配置して構成するアレイプロセ
ッサにおいて、 第１のプロセッサ群の個別入力バスを、入力データを供
給する入力システムバスに接続し、第Ｎのプロセッサ群
の個別出力バスを、出力システムバスに接続し、 前記Ｎｕのプロセッサ群の間に位置し、後段のプロセッ
サ群の個別入力バス２個別出力バス１個別フィードバッ
クバスと前段のプロセッサ群の個別入力バス２個別出力
バス２個別フィードバックパスとの間の接続を設定する
（Ｎ−１）個のバス切替え手段を備えることを特徴とし
ている。

また本発明によれば、前記各バス切替え手段は、前段の
プロセッサ群の個別人力バスまたは個別出力バスを後段
のプロセッサ群の個別入力バスに接続する第１のスイッ
チ部と、前段のプロセッサ群の個別出力バスを懇談のプ
ロセッサ群の個別出力バスに接続または切断する第２の
スイッチ部と、前段のプロセッサ群の個別フィードバッ
クバスを後段のプロセッサ群の個別フィードバックバス
に接続または切断する第３のスイッチ部とを有し、前記
第１のスイッチ部が後段のプロセッサ群の個別入力バス
を前段のプロセッサ群の個別入力バスに接続していると
きは、前記第２のスイッチ部は後段のプロセッサ群の個
別出力バスを前段のプロセッサ群の個別出力バスに接続
するとともに、前記第３のスイッチ部は後段のプロセッ
サ群の個別フィードバックバスを前段のプロセッサ群の
個別フィードバックバスに接続し、 前記第１のスイッチ部が後段のプロセッサ群の個別入力
バスを前段のプロセッサ群の個別出力バスに接続してい
るときは、前記第２のスイッチ部は後段のプロセッサ群
の個別出力バスを前段のプロセッサ群の個別出力バスか
ら切断し、前記第３のスイッチ部は後段のプロセッサ群
の個別フィードバックバスを前段のプロセッサ群の個別
フィードバックバスから切断するようにしている。

〔作用〕

本発明では、１台以上、例えばＭ台の単位プロセッサを
、個別入力バスと個別出力バスと個別フィードバックバ
スに各々並列接続して得られるプロセッサ群を、アレイ
プロセッサの構成単位として扱う。このようなプロセッ
サ群をＮ組装置構成し、バス切替え手段によりプロセッ
サ群間の接続関係を可変にしている。

バス切替え手段は、後段のプロセッサ群と前段のプロセ
ッサ群との二通りの接続形態を実現させるものである。

第１の接続形態は、後段のプロセッサ群の個別入力バス
と個別出力バスと個別フィードバックバスを前段のプロ
セッサ群の個別入力バスと個別出力バスと個別フィード
バックバスに各々接続する形態である。第２の接続形態
は、後段の個別入力バスを前段の個別出力バスに接続し
、後段のプロセッサ群の個別出力バスと個別フィードバ
ッグバスは、いずれも前段のプロセッサ群の個別出力バ
スや個別フィードバックバスと接続しないというもので
ある。

従って、第１の接続形態では、後段のプロセッサ群内の
単位プロセッサは、前段のプロセッサ群内の単位プロセ
ッサと同じ個別入力バス２個別出力バス１個別フィード
バッグバスに並列接続される。従って、パイプライン処
理においては、後段のプロセッサ群内のＭ台の単位プロ
セッサは、前段のプロセッサ群と同−段の処理を分割担
当する。

一方、第２の接続形態では、後段のプロセッサ群内の単
位プロセッサは、前段のプロセッサ群め出力を入力デー
タとして扱える。従って、パイプライン処理では、後段
のプロセッサ群内の単位プロセッサは、前段のプロセッ
サ群の次段の処理を担当する。

以上のように、各プロセッサ群毎に前段のプロセッサ群
とのバス切替えを独立して設定できるので、プロセッサ
群の総数がＮのとき、２１１通りの接続形態を実現でき
る。例えば、全単位プロセッサＭ−Ｎ台を全て並列接続
する、即ち、入力システムバスをすべてのプロセッサ群
の個別入力バスに接続し、すべてのプロセッサ群の個別
出力バスを出力システムバスに接続し、すべてのプロセ
ッサ群の個別フィードバックバスを接続したと仮定する
と、前述した実時間動画処理用マルチプロセッサと同じ
並列接続構成になる。あるいは、全プロセッサ群を直列
接続する、即ち、初段のプロセッサ群の個別入力バスを
入力システムバスに接続し、以降それぞれのプロセッサ
群の個別入力バスを前段のプロセッサ群の個別出力バス
に接続するとともに、それぞれのプロセッサ群の個別フ
ィードバックバスを他のプロセッサ群の個別フィードバ
ックバスと切り離し、最終段のプロセッサ群の個別出力
バスを出力システムバスに接続するとプロセッサ群を単
位とした直列接続が実現される。

このとき、各段をＭ台の単位プロセッサが担当処理する
Ｎ段のパイプライン処理が可能となる。以上のような接
続形態以外にも、パイプライン処理の段数変更と、各段
を担当処理する単位プロセッサ数をＭの整数倍に設定で
きるよう、直列接続。

並列接続の混在した接続形態をすべて実現できる。

〔実施例〕− 第１図は、本発明によるアレイプロセッサの一実施例で
ある。この実施例は、プロセッサ群の数Ｎが４、各プロ
セッサ群を構成する単位プロセッサ数Ｍが３の場合の例
を示す。

プロセッサ群３は単位プロセッサ（ＰＥ）１０゜１１、
１２より構成され、これら各単位プロセッサは個別入力
バス３１．個別出力バス３２および個別フィードバック
バス３３に接続され、個別人力バス３１は入力システム
バス１に接続されている。プロセッサ群４は単位プロセ
ッサ１４．１５．１６より構成され、これら各単位プロ
セッサは個別入力バス４１１個別出力バス４２および個
別フィードバックバス４３に接続されている。プロセッ
サ群５は単位プロセッサ１Ｂ、　１９．２０により構成
され、これら各単位プロセッサは個別入力バス５１．個
別出力バス５２および個別フィードバックバス５３に接
続されている。プロセ・フサ群６は単位プロセッサ２２
．２３．２４より構成され、これら各単位プロセッサは
個別入力バス６１゜個別出力バス６２および個別フィー
ドバックバス６３に接続され、個別出力バス６２は出力
システムバス２に接続されている。

プロセッサ群３と４との間にはバス切替えスイッチ７が
、プロセッサ群４と５との間にはバス切替えスイッチ８
が、プロセッサ群５と６との間にはバス切替えスイッチ
９がそれぞれ設けられている。これら各バス切替えスイ
ッチは、前段のプロセッサ群と後段のプロセッサ群との
二通りの接続形態を実現するために、それぞれ３個のス
イッチ部から構成されている。切替えスイッチ７．８゜
９の構造は同一であるので、切替えスイッチ７を代表し
て説明する。

切替えスイッチ７は、スイッチ部７１．７２および７３
を有しており、スイッチ部７１は端子ａまたはｂを端子
Ｃに切替え接続し、スイッチ部７２は端子すと端子ｄと
の接続または切断を行い、スイッチ部７３は端子ｅと端
子ｆとの接続または切断を行う。

端子ａは前段のプロセッサ群３の個別入力バス３１に接
続され、端子すはプロセッサ群３の個別出力バス３２に
接続され、端子Ｃは後段のプロセッサ群４の個別入力バ
ス４１に接続され、端子ｄはプロセッサ群４の個別出力
バス４２に接続され、端子ｅは前段のプロセッサ群３の
個別フィードバックバス３３に接続され、端子ｆは後段
のプロセッサ群４０個別フィードバックバス４３に接続
されている。従って、スイッチ部７１はプロセッサ群３
の個別入力バス３１または個別出力バス３２とプロセッ
サ群４の個別入力バス４１との接続切替えを、スイッチ
部７２はプロセッサ群３０個別出力バス３２とプロセッ
サ群４の個別出力バス４２との接続または切断を、スイ
ッチ部７３はプロセッサ群３の個別フィードバッグバス
３３とプロセッサ群４の個別フィードバッグバス４３と
の接続または切断を行うことができる。

以上のような構成のバス切替えスイッチ７．８゜９は、
ホスト計算機２６によりその切替えが制御される。

次に、単位プロセッサの構成を説明する。各単位プロセ
ッサは全て同じ構成をしており、ホスト計算機２６から
の制御により同期動作を行う。代表的に、プロセッサ群
３の単位プロセッサ１０の構成例を第２図に示す。単位
プロセッサ１０は、２組の取り込み部９１ａ、９１ｂ、
処理部９２，２組の出力部９３ａ、９３ｂ、制御部９４
とを備えている。

制御部９４は、ホスト計算機２６が発生するコマンドを
解読し、取り込み部９１ａ、９１ｂ、処理部９２゜出力
部９３ａ、９３ｂの動作を制御する。処理部９２は、マ
イクロコンピュータとプログラムを格納するプログラム
メモリとを内蔵している。プログラムメモリには処理に
先立ち、ホスト計算機２６から制御部９４を介してプロ
グラムが転送される。取り込み部９１ａ、９１ｂは、デ
ータメモリを内蔵しており、制御部９４の指示により、
個別入力バス３１と個別フィードバックバス３３上のデ
ータを各々データメモリ内に書き込む。処理部９２内の
マイクロコンピュータは、制御部９４からの指示により
、取り込み部９１ａ、９Ｌｂ内に必要なデータがそろい
次第、取り込み部９１３．９１ｂ内に取り込まれたデー
タを読み出し、演算処理を施す。処理結果は、出力部９
３ａ。

９３ｂ内にあるデータメモリに格納される。出力部９３
ｂは、出力部内のデータメモリに格納された処理結果を
、制御部９４の指示により個別出力バス３２上に読み出
す。また、出力部９３ａは、処理結果のうち他の単位プ
ロセッサが必要とするデータを、個別フィードバックバ
ス３３上に読み出す。

以上のような構成のアレイプロセッサの動作を、特にバ
ス切替えスイッチの動作を中心にして説明する。

バス切替えスイッチ７は、ホスト計算機２６の指示によ
りプロセッサ３とプロセッサ群４との間に、２種類の接
続形態を実現する。

第１の接続形態は、プロセッサ群３の個別入力バス３１
とプロセッサ群４の個別入力バス４１を接続し、プロセ
ッサ群３の個別出力バス３２とプロセッサ群４の個別出
力バス４２を接続し、プロセッサ群３の個別フィードバ
ックバス３３とプロセッサ群４の個別フィードバックバ
ス４３を接続する形態である。この第１の接続形態を実
現するには、スイッチ部７１は端子ａと端子Ｃとを接続
し、スイッチ部７２は端子すと端子ｄとを接続し、スイ
ッチ部７３は端子ｅと端子ｆとを接続する。これにより
、プロセッサ群３とプロセッサ群４とは並列に接続され
、従って、プロセッサ群３内の単位プロセッサ１０゜１
１、１２とプロセッサ群４内の単位プロセッサ１４゜１
５、１６とが並列に接続される。

第２の接続形態は、プロセッサ群３の個別出力バス３２
とプロセッサ群４の個別入力バス４１とを接続し、プロ
セッサ群４の個別出力バス４２は、プロセッサ群３の個
別出力バス３２とは切り離し、プロセッサ群４の個別フ
ィードバックバス４３は、プロセッサ群３の個別フィー
ドバックバス３３とは切り離す接続形態である。この第
２の接続形態を実現するには、スイッチ部７１は端子す
と端子Ｃとを接続し、スイッチ部７２は端子すと端子ｄ
とを切り離し、スイッチ部７３は端子ｅと端子ｆとを切
り離す。

これにより、プロセッサ群３とプロセッサ群４とは直列
に接続され、従って、プロセッサ群３内の単位プロセッ
サ１０．１１．１２とプロセッサ群４内の単位プロセッ
サ１４．１５．１６とは、個別出力バス３２と個別入力
バス４工を介して直列に接続される。

バス切替えスイッチ８およびバス切替えスイッチ９の動
作も、上述したバス切替えスイッチ７と同様にホスト計
算機２６の指示により隣接する２つのプロセッサ群間に
おいて２種類の接続形態を実現する。即ち、バス切替え
スイッチ８は、第１の接続形態として、プロセッサ群４
とプロセッサ群５の個別大力バス２個別出力バスおよび
個別フィードバックバスを各々接続し、第２の接続形態
として、プロセッサ群４の個別出力バス４２にプロセッ
サ群５の個別入力バス５１を接続する。一方、バス切替
えスイッチ９は、第１の接続形態として、プロセッサ群
５とプロセッサ群６の個別入力バス。

個別出力バスおよび個別フィードバックバスを各々接続
し、第２の接続形態として、プロセッサ群５の個別出力
バス５２に、プロセッサ群６の個別入力バス６１の接続
を行う。

第１図は、バス切替えスイッチ７とバス切替えスイッチ
９が第１の接続形態を実現し、バス切替えスイッチ８が
第２の接続形態を実現した状態を表している。このとき
、バス切替えスイッチ７によって、プロセッサ群３の個
別入力バス３１とプロセッサ群４の個別入力バス４１が
、プロセッサ群３の個別出力バス３２とプロセッサ群４
の個別出力バス４２が、プロセッサ群３の個別フィード
バックバス３３とプロセッサ群４の個別フィードバック
バス４３が各々接続されている。従って、プロセッサ群
３内の単位プロセッサ１０．１１．１２とプロセッサ群
４内の単位プロセッサ１４．１５．１６が並列接続され
る。同様に、バス切替えスイッチ９によって、プロセッ
サ群５の個別入力バス５１とプロセッサ群６の個別入力
バス６１が、プロセッサ群５の個別出力バス５２とプロ
セッサ群６の個別出力バス６２が、プロセッサ群５の個
別フィードバックバス５３とプロセ・フサ群６の個別フ
ィードバックバス６３が各々接続されている。従って、
プロセッサ群５内の単位プロセッサ１８．１９．２０と
プロセッサ群６内の単位プロセッサ２２．２３．２４が
並列接続される。更に、バス切替えスイッチ８によって
、プロセッサ群４の個別出力バス４２とプロセッサ群５
の個別入力バス５１が接続され、プロセッサ群５の個別
出力バス５２とプロセッサ群４の個別出力バス４２およ
びプロセッサ群５０個別フィードバックバス５３とプロ
セッサ群４の個別フィードバックバス４３は、切り離さ
れている。従って、プロセッサ群３，４とブロセッサ５
．６は、個別出力バス３２．４２と個別入力バス５１．
６１を介して直列に接続される。

従って、第１図では、入力システムバス１に供給される
入力データは、個別入力バス３１に供給されると同時に
、バス切替えスイッチ７を介して個別入力バス４１にも
供給され、単位プロセッサ１０゜１１、１２．１４．１
５．１６により並列処理が施される。

単位プロセッサ１０．１１．１２と単位プロセッサ１４
゜１５、１６との処理結果は、各々個別出力バス３２と
個別出力バス４２に出力される。このとき、個別出力バ
ス３２と個別出力バス４２はバス切替えスイッチ７によ
り互いに接続されており、更に、バス切替えスイッチ８
とバス切替えスイッチ９により個別入力バス５１と個別
入力バス６１にも接続されているので、単位プロセッサ
１０．１１．１２．１４．１５．１６の出力はすべて単
位プロセッサ１Ｂ、　１９．２０．２２．２３゜２４に
入力データとして供給され、単位プロセッサ１８、１９
．２０．２２．２３．２４による並列処理が施される。

個別出力バス５２と個別出力バス６２は、バス切替えス
イッチ９により互いに接続され、かつ、出力システムバ
ス２にも接続されているので、単位プロセッサ１８．１
９．２０．２２．２３．２４の処理結果は、全て出力シ
ステムバス２に出力される。

このようにして、第１段に単位プロセッサ１０゜１１、
１２．１４．１５．１６の計６台を、第２段に単位プロ
セッサ１８．１９．２０．２２．２３．２４の計６台を
配置した２段パイプライン処理が可能となる。

以上は１つの接続形態の例を示したが、本実施例では、
１個のプロセッサ群を構成する単位プロセッサ数Ｍは３
であり、アレイプロセッサを構成するプロセッサ群の数
Ｎは４である。即ち、アレイプロセッサ内の全単位プロ
セッサ数Ｍ−Ｎ＝３Ｘ４＝１２に対し、３つのバス切替
えスイッチ７゜８．９を切替えることにより２”　＝２
’　＝８通りの接続形態を実現することができる。

３つのバス切替えスイッチ７．８．９を切替えて実現で
きる８通り全ての接続形態を第３図（ａ）〜（ｈｌに示
した。第３図においては、各プロセッサ群内の構成は略
し、第１図のプロセッサ群３，４゜５．６間の接続形態
と、入カシステムバスｌ、出カシステムバス２との接続
関係のみを表している。

第３図（ａ）〜ｆｈ）の各接続形態と、バス切替えスイ
ッチ７．８．９の接続形態は、表１によって対応付けら
れる。表１で、“０”はバス切替えスイッチが第１の接
続形態にあり、“１”は第２の接続形態であることを示
す。

第１表 例えば第１図に示されている接続形態は、第３図（Ｃ）
に表されている。即ち、前述したようにプロセッサ群３
とプロセッサ群４の個別入力バス３１゜４１は入力シス
テムバス１に対し並列接続され、プロセッサ群５とプロ
セッサ群６の個別出力バス５２゜６２は、出力システム
バス２へ並列接続されている。

なお、第３図（Ｃ）のバス３０は、プロセッサ群３，４
の個別出力バス３２．４２とプロセッサ群５，６の個別
入力バス５１．６１がバス切替えスイッチ７．８゜９に
よって接続された様子を１本のバスとして表したもので
ある。

以上、詳細に説明したように本実施例のアレイプロセッ
サによればホスト計算機２６により単位プロセッサのプ
ログラムやプロセッサ群間の接続形態を変えることがで
き、更に、各単位プロセッサの人出力もホスト計算機２
６が規定するので、バス競合のないよう制御することが
できる。

〔発明の効果〕

以上のように、本発明によれば、入力バス、出力バス、
フィードバックバスを持つアレイプロセッサにおいて、
スイッチの切替えのみによってパイプラインの段数とパ
イプラインの各段へのプロ七ソサ群数の割り当てを変更
することが可能であり、必要最小限のプロセッサ群数で
汎用性の高いプロセッサシステムが実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図は単位プロセッサの一構成例を示す図、第３図は
各プロセッサ群の接続の形態を示す図である。 １・・・入力システムバス ２・・・出力システムバス ３．４，５．６・・・プロセッサ群 ７．８．９・・・バス切替えスイッチ １０、１１．１２．１４．１５．１６．１８．１９．２
０．２２゜２３、２４・・・単位プロセッサ ３１、４１．５１．６１・・・個別入力バス３２）４２
．５２．６２・・・個別出力バス３３、４３．５３．６
３・・・個別フィードバックバス代理人弁理士　　　岩
　　佐　　義　　幸第２図 （ｂ） （ｅ） 第３図（−Ｐの２） （ｉ）と

Claims (2)

【特許請求の範囲】
1. （１）個別入力バスと個別出力バスと個別フィードバッ
   クバスに１台以上の単位プロセッサを並列に接続したプ
   ロセッサ群をＮ組装置して構成するアレイプロセッサに
   おいて、 第１のプロセッサ群の個別入力バスを、入力データを供
   給する入力システムバスに接続し、第Ｎのプロセッサ群
   の個別出力バスを、出力システムバスに接続し、 前記Ｎ組のプロセッサ群の間に位置し、後段のプロセッ
   サ群の個別入力バス、個別出力バス、個別フィードバッ
   クバスと前段のプロセッサ群の個別入力バス、個別出力
   バス、個別フィードバックバスとの間の接続を設定する
   （Ｎ−１）個のバス切替え手段を備えることを特徴とす
   るアレイプロセッサ。
2. （２）特許請求の範囲第１項に記載のアレイプロセッサ
   において、 前記各バス切替え手段は、前段のプロセッサ群の個別入
   力バスまたは個別出力バスを後段のプロセッサ群の個別
   入力バスに接続する第１のスイッチ部と、前段のプロセ
   ッサ群の個別出力バスを後段のプロセッサ群の個別出力
   バスに接続または切断する第２のスイッチ部と、前段の
   プロセッサ群の個別フィードバックバスを後段のプロセ
   ッサ群の個別フィードバックバスに接続または切断する
   第３のスイッチ部とを有し、 前記第１のスイッチ部が後段のプロセッサ群の個別入力
   バスを前段のプロセッサ群の個別入力バスに接続してい
   るときは、前記第２のスイッチ部は後段のプロセッサ群
   の個別出力バスを前段のプロセッサ群の個別出力バスに
   接続するとともに、前記第３のスイッチ部は後段のプロ
   セッサ群の個別フィードバックバスを前段のプロセッサ
   群の個別フィードバックバスに接続し、 前記第１のスイッチ部が後段のプロセッサ群の個別入力
   バスを前段のプロセッサ群の個別出力バスに接続してい
   るときは、前記第２のスイッチ部は後段のプロセッサ群
   の個別出力バスを前段のプロセッサ群の個別出力バスか
   ら切断し、前記第３のスイッチ部は後段のプロセッサ群
   の個別フィードバックバスを前段のプロセッサ群の個別
   フィードバックバスから切断することを特徴とするアレ
   イプロセッサ。