JPH02136982A

JPH02136982A - 演算ネットワーク構成方法及びその装置

Info

Publication number: JPH02136982A
Application number: JP29050188A
Authority: JP
Inventors: Yasuaki Shimazu; 恭明島津
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-11-17
Filing date: 1988-11-17
Publication date: 1990-05-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕乙の発明は複数の演算を同時に行う演算ネットワークを
構成する方法及びその装置に関するものである。

〔従来の技術〕

従来の演算ネットワークの構成方法では、データバスが
すべてのカードで共通になっている。第２図は、従来の
方法で２例えば、１枚のカードに演算器が３個、データ
バスの数が５本の場合の演算ネットワーク装置のブロッ
ク図であり２図においてｆｌ）　、　（２１、＋３１は
それぞれ１枚のカード、　　（６１）。

（６２）、　（６３）、　（６４）　　　（６５）はデ
ータバス、　（６６）。

（６７）、　（６８）、　　（６９）、　（７０）、　
　（７１）、　　（７２）、　　（７３）。

（７４）は上記データバス（６１）、　（６２）、　（
１３３）、　（６４）。

（６５）の中から特定のデータバスを選択する入力デー
タセレクタ、　（７５）は入カデ・−タセレクタ（６６
）の出力を入力とする演算器、同様に、　（７６）、　
（７７）。

（７８）、　（７９）、　（８０１，（８１）、　　（
８２）、　（８３）はそれぞれ入力データセレクタ（６
７）　、　（８８）　、　（６９）　、　（７０）　、
　（７１）　。

（７２）、　（７３）、　（７４）の出力を入力とする
演算器。

（４６）は演算器（７５）、　（７Ｂ）、　（７７）の
出力を選択してデータバス（６５）へ出力する出力デー
タセレクタ。

同様に、　（４７）、　（４８）、　　（４９）、　（
５０）は演算器（７５）。

（７Ｂ）　、　（７７）の出力を選択してそれぞれデー
タバス（６４）、　（６３）、　（８２）、　（６１）
へ出力する出力データセレクタ、　（５１）、　（５２
）、　（５３）、　（５４）、　（５５Ｊは演算器（７
８）　、　（７９）　、　（８０）の出力を選択してそ
れぞれデータバス（６５Ｌ（６４）、　（６３）、　（
６２）、　（６１）へ出力する出力データセレクタ、　
（５Ｂ）、　（５７）、　（５８）、　（５９）。

（６０）は演算器　（８１）、　　（８２）　、　（８
３）の出力を選択してそれぞれデータバス（６５）　、
　（６４）　、　（８３）　、　（６２）　、　（６１
）へ出力する出力データセレクタである。また、演算！
（７５１，（７６１，（７７）、　（７８１，（７９）
、（８０）、　（８１）。

（８２）、　（８３）はすべて同一の機能を持った演算
器でも、異なった機能を持った演算器１例えば演算器（
７５）は加算器、演算器（７６）は乗算器のようなもの
でもよい。

従来の演算ネットワーク装置は上記のように構成され例
えば、データバス（６１）に入ってきたデータを演算器
（７Ｂ）、　（８０）、　　（８］Ｌ　（８２）を用い
て演算を行い、結果をデータバス（６５）に出力する場
合には、カード（１）の入力データセレクタ（６７）に
よりデータバス（６１）を選択し、演算器（７６）は入
力データセレクタ（６７）の出力を用いて演算を行い、
出力データセレクタ（４９）により演算器（２３）の出
力をデータバス（６２）に出力し、カード（２）の入力
データセレクタ（７１）によりデータバス（６２）を選
択し、演算器（８０）は入力データセレクタ（７１）の
出力を用いて演算を行い、出力データセレクタ（５３）
により演算器（８０）の出力をデータバス（６３）に出
力し、カード（３）の入力データセレクタ（７２）によ
りデータバス（６３）を選択し、演算Ｍ　（８１）は入
力データセレクタ（７２）の出力を用いて演算を行い、
出力データセレクタ（５７）により演算器（８１）の出
力をデータバス（６４）に出力し２次に入力データセレ
クタ（７３）によりデータバス（６４）を選択し、演算
器（８２）は入力データセレクタ（７３）の出力を用い
て演算を行い、出力データセレクタ（５６）により演算
器（８２）の出力をデータバス（６５）に出力する。ま
た、−度入力データセレクタ、出力データセレクタを設
定すればデータをデータバス（６１）に次々に入力すれ
ば出力結果がデータバス（６５）に出力される。

〔発明が解決しようとする課題〕

上記のような演算ネットワーク装置では、データバス（
８１）、　　（６２１）　（６３）、　　（６４）、　
（６５）はカード（１）。

＋２１．（３）で共有されているので、カードのコネク
タピンが多（必要となり、コネクタピン数の制限により
、実現不可能となる場合がある。例えば、第２図の場合
、データバスのビット幅が３２ピツトであると、データ
バスだけで１６０　　本のコネクタピンが必要となる。

また、第２図の場合には、データバスの数が５本なので
、演算器の数が全部で９個あるにもかかわらず同時に４
個までしか使用できない。（入力が１本の場合、もし、
入力が複数であれば、使用できるデータバスが減少する
ので、同時に使用できろ演算器の数も少なくなる。）演
算器９個を全て使用するためにはデータバスの数を１０
本にする必要があるが、上述のコネクタピン数の制限に
より実現が困難になるという課題があった。

この発明は、かかる課題を解決するためになされたもの
で、カードのコネクタピンの制限による演算ネットワー
ク構成の制限を回避することを目的とする。また、カー
ドのコネクタピンの制限によらずすべでの演算器を同時
に使用できることを目的とする。

〔課題を解決するための手段〕

この発明に係る演算ネットワーク構成方法及び装置は、
カード内のデータバスと力〜ド間のデータバスを設ける
ものである。

し作　用〕この発明においては、同一カード内の他の演算器を用い
る場合は、カード内のデータバスを用い。

他のカードの演算器を用いる場合にはカード間のデータ
バスを使用するように制御することによりカード間デー
タバスの数を減少させる。

〔実施例〕

第１図はこの発明の一実施例を示すブロック図であり、
１枚のカードに演算器が３個、データバスの数が５本の
場合の例を示している。（１１〜（３）は上記従来の装
置と全く同一のものである。（４１、（５１。

（６）はカード（１１，（２１，ｆ３１に共有なカード
同データバス、　ｆ７１．　（８１はカード（１）内の
データバス、ｆ９１．αＯ）はカード（２）内のデータ
バス、　（１１）、　（１２）はカード（３）内のデー
タバス、　（１３）、　（１４）、　（１５）は上記カ
ード同データバス（４１、（５）　、　（６１、カード
（１１内のデータバス（７Ｌ（８１の中から特定のデー
タバスを選択する入力データセレクタＰ　（１６）、　
（１７）、　（１ｇ）は上記カード同データバス（４１
、（５１、（６１、カード（２）内のデータバス（９）
、α０）の中から特定のデータバスを選択する入力デー
タセレクタ、　（１９）、　（２０）、　（２１）は上
記カード同データバス（４１、（５１、（６１、カード
（３）内データバス（１１）、　（１２１の中から特定
のデータバスを選択する入力データセレクタ、　（２２
）、　（２３）、　　（２４）　。

（２５）、　（２８）、　（２７）、　（２８）、　（
２９）、　（３０）はそれぞれ入力データセレクタ（１
３）、　（１４）、　（１５）、（１Ｂ）、（１７）。

（１８）、　（１９）、　（２０１，（２１）の出力を
入力とする演算器、　（３１）は演算器（２２）　、　
（２３）　、　（２４）の出力を選択してカード（１）
内のデータバス（８）へ出力する出力データセレクタ、
同様に（３２）は演算＠１（２２）、　（２３）。

（２４）の出力を選択してカード（１）内のデータバス
（７）へ出力する出力データセレクタ、　（３３）、（
３４）、（３５）は演算器（２２）、　（２３）、　（
２４）の出力を選択してそれぞれカード（１）　、　（
２＋　、　（３１間のデータバス（６１、（５１、（４
１へ出力する出力データセレクタ、　（３Ｂ）、　（３
７）は演算器（２５）、　（２８）、　（２７）の出力
を選択してそれぞれカード（２）内のデータバス（１０
１ｉ９＋へ出力する出力データセレクタ、　（３８）、
　（３９）、　（４０）は演算器（２５）　。

（２６）、　（２７）の出力を選択してそれぞれカード
（１）。

（２１，（３１間のデータバス（６１、（５１、（４１
へ出力する出力データセレクタ、　（４１）、　（４２
）は演算器（２８）、　（２９）。

（３０）の出力を選択してそれぞれカード（３）内のデ
ータバス（１２）、　（ｉｆ）へ出力する出力データセ
レクタ。

（４３）、　（４４）、　（４５）は演算器（２８）、
　（２９）、　（３０）の出力を選択してそれぞれカー
ドｆｉｌ　、　（２１、（３）間のデータバス（６１、
（５１、（４１へ出力する出力データセレクタである。

また、演算器（２２）、　（２３）、　（２４）、　（
２５）。

（ｚ６）、（ｚ？）、（ｚｇ）、　（２９）、　（３０
）はすべて同一の機能を持った演算器でも、異なった機
能を持った演算器でもよい。

上記のように構成された演算ネットワーク装置において
は、同一カード内の他の演算器へのデータの受渡しに１
．ｔカード内データバス＋７）　、　（８１、（９１。

００１、　（１１）、　（１２）を用い、別のカードの
演算器へのデータの受渡しにはカード同データバスｆ４
１　、　ｆ５１　。

（６）を用いるように制御する。たとえば、データバス
（４）に入ってきたデータを演算Ｍ　（２３）　、　（
２７）　、　（２８）　。

（２９）を用いて演算を行い、演算結果をデータバス（
１２）に出力する場合には、カード（１）の入力デルタ
セレクタ（１４）によりカード同データバス（４）を選
択し、演算器（２３）は入力セレクタ（１４）の出力を
用いて演算を行い、出力データセレクタ（３４）により
演算！　（２３）の出力をカード同データバス（５）に
出力し。

カード（２）の入力データセレクタ（１８）によりカー
ド同データバス（５）を選択し、演算器（２７）は入力
セレクタ（１８）の出力を用いて演算を行い、出力デー
タセレクタ（３８）により演算器（２７）の出力をカー
ド間データバス（６）に出力し、カード（３）の入力デ
ータセレクタ（Ｉ９）によりカード同データバス（６）
を選択し。

演算器（２８）は入力データセレクタ（１９）の出力を
用いて演算を行い、出力データセレクタ（４２１（によ
り演算器（２８）の出力をカード（３）内データバス（
１１）に出力し、入力データセレクタ（２０）はカード
（３）内データバス（１１）を選択し、演算器（２９）
は入力データセレクタ（２０）の出力を用いて演算を行
い、出力データセレクタ（４１）によりカード（３）内
データバス（１２）に出力する。従来の装置と同様に、
入力データセレクタ、出力データセレクタを一度設定す
ればデータをデータバス（４）に次々に入力すれば出力
結果がデータバス（１２）に出力される。

〔発明の効果〕

この発明は２以上説明したとおり、カード同データバス
とカード内データバスに分けろという簡単な方法により
、カード同データバスの数をすくなくできるという効果
がある。

また、第１図のような構成にすることにより。

カード内のバスの総数が従来のバスの数と同じ５本であ
るにもかかわらず、９個の演算器のすべてを使用するこ
とが可能となり、演算器の使用効率を高めることができ
るという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図２第２図
は従来の演算ネットワーク装置のブロック図である。図において、　（１１，（２１，（３１はカード、　（
４］、　（５１，（８１１、ｆカード間データバス、　
＋７１．　＋８１．　＋９）、　００）、　（１１）。（１２）はカード内データバス、　　（１３）、　　（
１４）、　（１５）。（１６）、　（１７）、　（１８）、　（１９１，（２
０）、　（２１）は入力データセレクタ、　（２２）、
　（２３）、　（２４）、　（２５１，（２６）、（２
７）。（２８）、　（２９）、　（３０）は演算器、　（３２
）、　（３３）、　（３４）。（３５）、　　（３６）、　　（３７）、　　（３８）
、　　（３９）、（４０）、（４１）、（４２）。（４３１，（４４）、　（４５）は出力データセレクタ
である。なお、各図中同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

（１）複数の演算を同時に行う演算ネットワークを構成
する方法において、複数のデータバスから特定のデータ
バスを選択し、選択したデータバスよりデータを受け取
り、複数の演算を行い、演算した結果をカード内のバス
とカード間のバスとに分けて出力できることを特徴とす
る演算ネットワーク構成方法。
（２）複数のカード内データバス３複数のカード間バス
、上記カード内データバスとカード間データバスから特
定のデータバスを選択する入力データセレクタ、上記入
力データセレクタの出力を入力として演算を行う複数個
の演算器、上記複数個の演算器の出力を選択してカード
内バスとカード間バスに出力する出力データセレクタを
備えたことを特徴とする演算ネットワーク構成装置。