JPS61221934A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、作業用のレジスタを有するマイクロプログ
ラム制御方式のデータ処理装置に関する。

［発明の技術的背景とその問題点］ 従来、マイクロプログラム制御方式のデータ処理製置に
おいては、マイクロプログラムに対し、基本的な機能の
みが用意されていた。そこで、ブＯグラムの設計者は、
これらの基本的な機能を組合わせることで、マイクロプ
ログラムの設計を行なっていた。しかし、この方式では
、マイクロプログラムにより実現する機能の増大と複雑
化に・対処することが困難であり、マイクロプログラム
の設計効率が低下する問題があった。そこで、この問題
に対処するために、各機能のモジュール化、データフロ
ーの明確化が要求されている。

一方、マイクロプログラムの動作には、高速性が要求さ
れている。このためには、例えば各モジュールの入出力
（各モジュール間のデータの受渡し）にマイクロプログ
ラムから操作可能な作業用レジスタ等を用いることによ
り、動作時間を短縮することが考えられる。しかし一般
には、この種レジスタは数も限られており、したがって
処理が複雑化すると、限られた作業用レジスタを用いた
各モジュールの入出力は極めて困難となる。このことは
、処理が複雑化すると１．各モジュールを独立して設計
することが困難となること、即ち上記の要求に対処でき
ないことを示す。また、各モジュールが独立して設計で
きない場合、デバッグも困難となり、トラブル等の対応
も十分に行なうことができない。

［発明の目的］ この発明は上記事情に鑑みてなされたものでその目的は
、マイクロプログラムで実現されるモジュール間のデー
タ受渡しが効率よく行なえ、各モジュールの独立性を高
めることができるデータ処理装置を提供することにある
。

［発明の概要］ この発明では、作業用に供される第１レジスタ、および
この第１レジスタの内容を保存する第２レジスタから成
るレジスタ対を１つまたは複数有し、マイクロプログラ
ム制御可能なレジスタ群の組と、第１乃至第４手段が設
けられる。上記第１手段は、デスティネーションデータ
転送用のデスティネーションバス上のデータを第１レジ
スタにレジスタ単位で格納させ、第２手段は第１レジス
タの内容をソースデータ転送用のソースバス上にレジス
タ単位で出力するように構成されている。また上記第３
手段は、第１レジスタの内容を対応する第２レジスタに
レジスタ群単位で保存させ、第４手段は第２レジスタの
内容を第１レジスタにレジスタ群単位で回復させるよう
に構成されている。

このような構成によれば、所望のレジスタ群内の全ての
第１レジスタの内容を対応する第２レジスタに同時に保
存でき、所望のレジスタ群内の全ての第２レジスタの内
容を対応する第１レジスタに同時に回復できる。また、
デスティネーションバス上のデータを所望の第１レジス
タに格納でき、所望の第１レジスタの内容をソースバス
に送出できる。

［発明の実施例］ 以下、この発明の一実施例を第１図（ａ）。

（ｂ）を参照して説明する。

第１図（ａ）において、１１は演算器（図示せず）の演
算結果を転送するデスティネーションバス（以下、Ｓバ
スと称する）　、１２．１３は演算器への入力データを
転送するソースバス（以下、それぞれＡバス、Ｓバスと
称する）である。Ｓバス１１とＡバス１２．８バス１３
との間にはレジスタ群１ａ、　１ｂ・・・が設けられて
いる。レジスタ群１１．１ｂ・・・の、うち、例えばレ
ジスタ群１ａは基本レジスタ部２ａ−１，２ａ−２・・
・から成り、レジスタ群１ｂはｉ本しジスタ部２ｂ−１
゜２ｂ−２・・・から成る。基本レジスタ部２ａ−１に
は、制御信号３ａ−１，４ａ−１，５ａ−１が供給され
、基本レジスタ部２ａ−２には、制御信号３ａ−２，４
ａ−２，５ａ−２が供給される。また基本レジスタ部２
ａ−１，２ａ−２・・・には、制御信号６ａ、　７ａ、
　８ａが共通に供給される。同様に、基本レジスタ部２
ｂ−１には、制御信号３ｂ−１，４ｂ−１゜５ｂ−１が
供給され、基本レジスタ部２ｂ−２には、制御信号３ｂ
−２，４ｂ−２，５ｂ−２が供給される。また基本レジ
スタ部２ｂ−１，２ｂ−２・・・には、制御信号６ｂ、
　７ｂ、　８ｂが共通に供給される。上記した各種の制
御信号はマイクロプログラムの指定により発生される。

基本レジスタ部２ａ−１は、第１図（ｂ）に示すように
、制御信号６ａにより入力選択を行なう２人力１出力の
セレクタ２１、作業用レジスタ２２並びにバックアップ
レジスタ２３から成るレジスタ対２４、制御信号３ａ−
１，７ａの゛論理和をとるオアゲート２５、および制御
−号４ａ−１，５ａ−１により出力イネーブル状態とな
る出力ゲート２８．２７を有している。セレクタ２１の
一方の入力はＳバス１１に接続され、他方の入力は制御
信号８ａによりラッチ動作を行なうバックアップレジス
タ２３の出力に接続されている。セレクタ２１の出力は
オアゲート２５の出力信号によりラッチ動作を行なう作
業用レジスタ２２の入力に接続され、作業用レジスタ２
２の出力はバックアップレジスタ２３および出力ゲート
２６．２７の各入力にそれぞれ接続されている。また出
力ゲート２６の出力はＡバス１２に接続され、出力ゲー
ト２７の出力はＳバス１３に接続されている。

なお、基本レジスタ部２ａ−２・・・、　２ｂ−１，２
ｂ−２・・・の構成は、第１図（ｂ）の基本レジスタ部
２ａ−１の構成と基本的に同一である。したがって、例
えば基本レジスタ部２ａ−２の構成については、第１図
（ｂにおいて、３ａ−１，４ａ−１，５ａ−１をそれぞ
れ３ａ−２゜４ａ−２，５ａ−２と読み替えられたい。

同様に基本レジスタ部２ｂ−２の構成については、第１
図（ｂ）におイテ、３ａ−１，４ａ−１，５ａ−１をそ
れぞし３ｂ−２，４ｂ−２゜５ｂ−２ト読み替え、６ａ
、　７ａ、　８ａをそれぞれ６ｂ、　７ｂ。

８ｂと読み替えられたい。

次にこの発明の一実施例の動作を説明する。

第１図（ａ）、（ｂ）の構成においては、通常の場合、
制御信号θａ、　６ｂ・・・は発生されておらず偽（ｆ
ａｌｓｅ　）状態を示している。この場合、例えばレジ
スタ群りａ内の基本レジスタ部２ａ−１のセレクタ２１
は、Ｓバス１１上のデータまたはバックアップレジスタ
２３の出力データのうち、前者を選択する。

セレクタ２１からの選択データは作業用レジスタ２２に
供給される。この状態で、マイクロプログラムの指定に
より制御信号３ａ−１が発生すると、オアゲート２５の
出力信号は真（ｔｒｕｅ）状態に遷移する。

この状態遷移により、セレクタ２１からの選択出力デー
タであるＳバス１１からの入力データは作業用）　　レ
ジスタ２２に取込まれる。

作業用レジスタ２２の内容は出力ゲート２６に供給され
る。したがってマイクロブΩグラムの指定によって制御
信号４ａ−１を発生することにより、作業用レジスタ２
２の内容を出力ゲート２６経由でＡバス１２に取出すこ
とができる。作業用レジスタ２２の内容は出力ゲート２
１にも供給される。したがって、マイクロプログラムの
指定によって１ｉＩＩＩＩＩ信号５ａ−１を発生するこ
とにより、作業用レジスタ２２の内容を出力ゲート２７
経出で８バス１３に取出すこともできる。

このように、この実施例では、Ｓバス１１上のデータを
レジスタ群１ａの基本レジスタ部２ａ−１内（の作業用
レジスタ２２）に取込み、その取込みデータを必要に応
じてＡバス１２．１３上に取出すレジスタ操作が、マイ
クロブΩグラムＩＩＪＩｌｌにより行なえる。

このことは、レジスタ群１ａの他の基本レジスタ部２ａ
−２・・・、レジスタ群１ｂの基本レジスタ部２ｔ）−
１゜２ｂ−２・・・等についても同様である。

さて、上記のようにして例えばレジスタ群１ａの基本レ
ジスタ部２ａ−１，２ａ−２・・・に取込んだデータを
、何らかの処理の後に再び使用する必要が生じる場合が
ある。しかも、上記の処理の閏は、その処理で用いるデ
ータを基本レジスタ部２ａ−１，２ａ−２・・・に新た
に取込む必要も生じる。

このような必要性が生じた場合、この実施例では、まず
マイクロプログラム制御の指定によって制御信号８ａが
発生される。この制御信号８ａはレジスタ群１ａの全て
の基本レジスタ部２ａ−１，２ａ−２・・・に共通に供
給され、これにより基本レジスタ部２ａ−１。

２ａ−２・・・においては、次に述べる基本レジスタ部
２ａ−１で代表されるバックアップ動作が行なわれる。

即ち、基本レジスタ部２ａ−１に供給された制御信号８
ａは、同レジスタ２ａ−１内のバックアップレジスタ２
３に導かれる。このバックアップレジスタ２３には、作
業用レジスタ２２の出力データも導かれる。しかして作
業用レジスタ２２の出力データは、制御信号８ａ発生に
応じてバックアップレジスタ２３に保存される。即ち作
業用レジスタ２２の内容のバックアップがバックアップ
レジスタ２３にとられる。以上のバックアップ動作は、
レジスタ群１ａの他の基本レジスタ部２ａ−２・・・に
磐いても同様に且つ同時に行なわれる。この結果、レジ
スタ群１ａの基本レジスタ部２ａ−１，２ａ−２・・・
においては、既に取込んでいるデータを破壊することな
く、Ｓバス１１から新たなデータを取込むことが、でき
る。なお、マイクロプログラムの指定によって制挿信＠
８ｂが発生された場合には、レジスタ群１ｂの全ての基
本レジスタ部２ｂ−１，２ｂ−２・・・において、上記
のバックアップ動作が同時に行なわれる。

次に、レジスタ群１ａの基本レジスタ部２ａ−１゜２ａ
−２・・・において上記のように保存（バックアップ）
したデータを再び用いたい場合の動作を説明する。

この場合、マイクロプログラムの指定によって制−信４
６ａおよび制御信号７ａが発生される。制御信号６ａ、
　７ａはレジスタ群１ａの基本レジスタ部２ａ−１。

２ａ−２・・・に共通に供給され、これにより基本レジ
スタ部２ａ−１，２ａ−２・・・においては、次に述べ
る基本レジスタ部２ａ−１で代表されるデータ回復動作
が行なわれる。即ち、基本レジスタ部２ａ−１に供給さ
れた制御信号６ａは同レジスタ２ａ−１内のセレクタ２
１に、同じりｔＩＩＪＩＩＩ信号１ａはオアゲート２５
に導かれる。セレクタ２１は、制御信号６ａの発生、に
より、Ｓバス１１上のデータまたはバックアップレジス
タ２３の出力データのうち後者を選択して作業用レジス
タ２２に出力する。作業用レジスタ２２には制御信号１
ａがオアゲート２５を介して供給される。しかしてセレ
クタ２１の選択出力データであるバックアップレジスタ
２３の出力データは、制御信号７８発生に応じて作業用
レジスタ２２に取込まれる。即ち、バックアップレジス
タ２３に保存されていたデータが作業用レジスタ２２に
回復される。以上の回復動作は、レジスタ群１ａの他の
基本レジスタ部２ａ−２・・・においても同様に且つ同
時に行なわれる。この結果、レジスタ群１ａの基本レジ
スタ部２ａ−１，２ａ−２・・・においては、前述のバ
ックアップ動作で保存しておいたデータを、同時に回復
することができる。なお、マイクロプログラムの指定に
よって制御信号８ｂが発生された場合には、レジスタ群
１ｂの全ての基本レジスタ部２ｂ−１，２ｂ−２・・・
において、上記の回復動作が同時に行なわれる。

このように、この実施例によれば、Ｓバス１１上のデー
タを、基本レジスタ部２ａ−１，２ａ−２−、２ｂ−１
゜２ｂ−２・・・の（作業用レジスタ２２で代表される
）作業領域にレジスタ部単位で取込み、その取込みデー
タを必要に応じてＡバス１２．１３上にレジスタ部単位
で取出すレジスタ操作が、マイクロプログラム制御によ
り行なえる。即ち、基本レジスタ部２ａ−１゜２ａ−２
−、２ｂ−１，２ｂ−２・Ｇ；ｔ、マイクロプロクラム
制御可能な作業用のレジスタとしての機能を有する。

また、この実施例によれば、基本レジスタ部２ａ−１，
２ａ−２−、２ｂ−１，２ｂ−２−１７）　（作業用レ
ジスタ２２で代表される）作業領域にレジスタ部単位で
取込んだデータを、同レジスタ部２ａ−１，２ａ−２−
・・。

２ｂ−１，２ｂ−２・・・の（バックアップレジスタ２
３で代表される）バックアップ領域にレジスタ群単位で
同時に保存し、その保存データを基本レジスタ部２ａ−
１，２ａ−２−、２ｂｌ、　２ｂ−２−・・の（作業用
レジスタ２２で代表される）作業領域にレジスタ群単位
で同時に回復するレジスタ操作が、マイクロプログラム
制御により行なえる。したがって、このレジスタ群単位
でのバックアップ／回復動作によりモジュール間のデー
タの受渡しを高速に行なうことが可能となり、しかも各
モジュールにおけるレジスタ割当て管理が極めて簡単と
なる。これに対し従来装置では、バックアップ対象デー
タが複数ある場合、そのデータ数分の回数のバックアッ
プ動作を必要とするために時間的損失が大きく、且つレ
ジスタ割当て管理が極めて困難である。この問題は、単
にレジスタ数を増加しただけでは解決しない。

なお、前記実施例では、各レジスタ群を構成する基本レ
ジスタ部が複数の場合について説明したが、これに限る
ものではない。

［発明の効果］ 以上詳述したようにこの発明によれば、作業用のレジス
タの内容のバックアップ／回復動作が、同レジスタを１
つまたは複数者するレジスタ群単位で同時に行なえるた
め、マイクロプログラムで実現されるモジュール間のデ
ータ受渡しが効率よく行なえ、しかも各モジュールの独
立性を高めることができる。したがって、マイクロプロ
グラム設計の効率化が図れ、更にデバッグが用意になり
、保守性、再利用性（全体の構成、構造、アルゴリズム
のレベルで）を向上することができ、高機能の実現が可
能となる。

【図面の簡単な説明】

第１図（ａ）はこの発明の一実施例に係るデータ処理装
置の要部のブロック構成図、第１図（ｂ）は第１図（ａ
）に示す基本レジスタ部２ａ−１のブロック構成図であ
る。 １１・・・デスティネーションバス（Ｓバス）、１２・
・・ソースバス（Ａバス）、１３・・・ソースバス（Ｓ
バス）　、１ａ、　１ｂ・・・レジスタ群、２ａ−１，
２ａ−２Ｌ−、２ｂ−１，’２ｂ−２−・・基本レジス
タ部、２１・・・セレクタ、２２・・・作業用レジスタ
、２３・・・バックアップレジスタ、２４・・・レジス
タ対、２６．２７・・・出力ゲート。 出願人代理人　弁理士　鈴　江　武　彦ｇ　１　囚 （ｂ）

Claims (1)

【特許請求の範囲】
1. ソースデータ転送用のソースバスおよびデスティネーシ
   ョンデータ転送用のデスティネーションバスを有するマ
   イクロプログラム制御方式のデータ処理装置において、
   作業用に供される第１レジスタおよびこの第１レジスタ
   の内容を保存する第２レジスタから成るレジスタ対を１
   つまたは複数有するマイクロプログラム制御可能なレジ
   スタ群の組と、上記デスティネーションバス上のデータ
   を上記第１レジスタにレジスタ単位で格納させる第１手
   段と、上記第１レジスタの内容を上記ソースバス上にレ
   ジスタ単位で出力する第２手段と、上記第１レジスタの
   内容を対応する上記第２レジスタに上記レジスタ群単位
   で保存させる第３手段と、上記第２レジスタの内容を上
   記第１レジスタに上記レジスタ群単位で回復させる第４
   手段とを具備することを特徴とするデータ処理装置。