JPH086760A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】バスの負荷が増加することに起因して転送速度
が遅くなってしまうデータ処理装置において、レジスタ
ファイルアクセスを高速に行うことを可能とし、データ
転送速度の高速化を図る。 【構成】レジスタファイルのデータが同一バスから複数
の回路へ出力されるデータ処理装置において、レジスタ
ファイルの内容を複写するための新たなレジスタファイ
ルとその入出力バス、及び複写するための手段を具備す
ることにより、従来からのバスと新しく具備したバスに
同一のデータを載せることが可能となり、従来からのバ
スに接続されている演算器等を新しく具備したバスに分
配して、一つのバスに接続される演算器等の数を減ら
し、あわせてバス長を短くする。これによりバスの負荷
を減少させて、レジスタファイルアクセスが高速に行え
るようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に係り、
特にレジスタファイルからの出力データが同一のバスを
介して複数の回路へ出力されるデータ処理装置におい
て、レジスタファイルへのアクセスを高速に行うのに好
適なデータ処理装置に関する。

【０００２】

【従来の技術】従来技術としては、特開平３−２７６２
２６号公報に開示されているように、レジスタファイル
に接続されている同一バスからの出力を、複数の演算器
に入力する構成を有する高周波プロセッサにおいて、そ
れぞれの演算器の入力部にラッチ回路を配置することに
より、プロセッサの基本クロックサイクルを上記それぞ
れの演算器のディレイ時間よりも短くする発明が存在す
る。

【０００３】

【発明が解決しようとする課題】上記従来技術では、同
一バスに接続する演算器の個数が増えた場合、演算器の
増加及びバス長の増大により、上記同一バスの負荷が増
えてしまう事に対して、配慮がされていなかった。特
に、サブミクロン技術が進んだ今日、ＬＳＩ内では配線
抵抗が増大する傾向にあり、バスの負荷が増加すること
により、配線ディレイが増大し、これによりレジスタフ
ァイルから演算器への迅速なデータ転送ができず、プロ
セッサの基本クロックサイクルを演算器のディレイ時間
より短くすることができなくなるという問題点が生じ
る。

【０００４】本発明は上記した従来技術の問題点に鑑み
成されたもので、バスの負荷が増加することに起因して
転送速度が遅くなってしまうデータ処理装置において、
レジスタファイルアクセスを高速に行うことを可能と
し、データ転送速度の高速化を図ったデータ処理装置を
提供することを目的としている。

【０００５】

【課題を解決するための手段】本発明のデータ処理装置
は、第１のレジスタファイルと、前記第１のレジスタフ
ァイルに接続されている第１の入力バスと第１の出力バ
ス又は第１の入出力バスと、前記第１の入力バスと第１
の出力バス又は第１の入出力バスに接続され、第１の入
力バス又は第１の入出力バスからデータを受けて複数の
論理を実行する第１の論理手段を備えて構成されるデー
タ処理装置に適用されるものであり、次の特徴を有して
いる。

【０００６】すなわち、第２のレジスタファイルと、前
記第２のレジスタファイルに接続されている第２の入力
バスと第２の出力バス又は第２の入出力バスと、第２の
入力バス又は第２の入出力バスからのデータを受けて複
数の論理を実行する第２の論理手段と、前記第１のレジ
スタファイルと前記第２のレジスタファイルの間で相互
にデータを送受信するためのインターフェイス論理手段
備えて構成されている。

【０００７】

【作用】本発明によれば、第１のレジスタファイル、第
１の入力バスと第１の出力バス又は第１の入出力バス、
第１の論理手段を備えて構成されるデータ処理装置にお
いて、第２のレジスタファイル、第２の入力バスと第２
の出力バス又は第２の入出力バス、第２の論理手段、さ
らに第１のレジスタファイルと第２のレジスタファイル
の間で相互にデータを送受信するためのインターフェイ
ス論理手段を具備することにより、従来からの第１のバ
スと新しく具備した第２のバスに同一のデータを載せる
ことが可能となり、従来からの第１のバスに接続されて
いる演算器等の論理回路を新しく具備したバスに分配す
ることが可能になり、一つのバスに接続される演算器等
の論理回路の数を減らし、これによりバス長を短くする
ことができる。したがって、第１、第２の各バスの負荷
を減少させ、第１、第２の各レジスタファイルアクセス
を高速に行うことが可能になる。

【０００８】

【実施例】以下、添付の図面に示す実施例について説明
する。

【０００９】図１及び図２は、本発明の一実施例を示す
ブロック図である。図１及び図２に分割して示すデータ
処理装置は、入力信号線４１，４３によって互いに接続
され、１つのデータ処理装置を構成している。

【００１０】図１及び図２において、１，２は複数のレ
ジスタを備えたレジスタファイル、３，５はレジスタフ
ァイル１からの出力バス、４，６はレジスタファイル２
からの出力バス、７はレジスタファイル１への入力バ
ス、８はレジスタファイル２への入力バス、４７は出力
データ選択回路４５とラッチ４６から構成され、レジス
タファイル１，２間でデータの複写（レジスタファイル
１からレジスタファイル２へのデータ複写、又はレジス
タファイル２からレジスタファイル１へのデータ複写）
を行うためのインターフェース論理、４１，４２はイン
ターフェース論理４７への入力信号、４３はインターフ
ェース論理４７からの出力信号、９，１０，４５は出力
データ選択回路、１１〜１６，１９，２０，４６はラッ
チ、１７，１８はバスに複数個接続されている演算器の
一つである。

【００１１】以上の構成を有するデータ処理装置におい
て、レジスタファイル１は制御信号２１，２３，２５に
よって制御され、レジスタファイル２は制御信号２２，
２４，２６によって制御され、出力データ選択回路９，
１０，４５はそれぞれ制御信号２７，２８，３９によっ
て制御され、ラッチ１１，１２，１３，１４，１５，１
６，１９，２０，４６はそれぞれ制御信号２９，３０，
３１，３２，３３，３４，３７，３８，４０によって制
御され、演算器１７，１８はそれぞれ制御信号３５，３
６によって制御される。

【００１２】次に、図１及び図２に示すデータ処理装置
の動作について説明する。制御信号２１は、入力バス７
から入力されるデータを格納するレジスタファイル１内
のレジスタを指定してライトするライト制御を行なうも
のであり、制御信号２３，２５はレジスタファイル１内
のレジスタを指定し該ファイルに格納されているデータ
をそれぞれバス３，５にリードするリード制御を行うも
のである。

【００１３】通常の動作の場合は、レジスタファイル１
のデータは制御信号２３，２５に従って、出力バス３，
５に出力される。出力バス３，５のデータは制御信号３
１，３３により、ラッチ１３，１５にセットされ、制御
信号３５に従って演算器１７に取り込まれる。演算器１
７で演算された結果は、制御信号３７によりラッチ１９
にセットされ、入力バス７に出力される。入力バス７上
のデータは制御信号２１に従って、レジスタファイル１
の指定されたレジスタに書き込まれる。

【００１４】同様に、レジスタファイル２のデータは制
御信号２４，２６によって、出力バス４，６に出力され
る。出力バス４，６のデータは、制御信号３２，３４に
よりラッチ１４，１６にセットされ、制御信号３６によ
って演算器１８に取り込まれる。演算器１８で演算され
た結果は、制御信号３８によりラッチ２０にセットさ
れ、入力バス８に出力される。入力バス８上のデータ
は、制御信号２２によって、レジスタファイル２の指定
されたレジスタに書き込まれる。

【００１５】本来ならば、演算器１７，１８は同一バス
に接続されているものなので、例えば、レジスタファイ
ル１のデータを演算器１８で、レジスタファイル２のデ
ータを演算器１７で使用することが起り得る。この様な
場合は、レジスタファイル１からレジスタファイル２
へ、または、レジスタファイル２からレジスタファイル
１へのデータ転送を行う。次に、この場合の動作につい
て説明する。

【００１６】レジスタファイル１内の所望のデータは、
制御信号２５によって出力バス５に出力される。出力バ
ス５上のデータは、制御信号２９によりラッチ１１にセ
ットされ、信号線４１を通って、図２に示すインターフ
ェース論理４７内の出力データ選択回路４５に送られ
る。出力データ選択回路４５は、制御信号３９によって
制御され、信号線４１のデータをラッチ４６へ出力す
る。ラッチ４６は、制御信号４０によって制御され、出
力データ選択回路４５から出力されるデータを信号線４
３に出力する。信号線４３上のデータは出力データ選択
回路１０に入力され、出力データ選択回路１０は制御信
号２８の指示により入力されたデータをバス４に載せ
る。バス４上のデータは制御信号３４によりラッチ１６
にセットされ、制御信号３６により演算器１８に取り込
まれる。演算器１８での演算結果は、制御信号３８によ
りラッチ２０にセットされ、入力バス８に出力される。
入力バス８上のデータは、レジスタファイル２内の制御
信号２２によって指定されたレジスタに書き込まれる。
これによって、レジスタファイル１からレジスタファイ
ル２へのデータの複写ができる。

【００１７】同様に、レジスタファイル１からレジスタ
ファイル２へのデータの複写は、次のように行なわれ
る。すなわち、レジスタファイル２内の所望のデータを
制御信号２６によってバス６に出力する。バス６上のデ
ータは、制御信号３０によりラッチ１２にセットされ、
信号線４２を通ってインターフェース論理４７に送られ
る。インターフェース論理４７においては、制御信号３
９によって選択回路４５を制御して信号線４２のデータ
を出力し、該データを制御信号４０によりラッチ４６に
セットして信号線４３に出力する。信号線４３のデータ
は図１に示す出力データ選択回路９に入力され、出力デ
ータ選択回路９は制御信号２７によって該データを選択
出力して、バス３に載せる。バス３上のデータは、制御
信号３３によりラッチ１５にセットされ、制御信号３５
によって演算器１７に取り込まれる。演算器１７におけ
る演算結果は、制御信号３７によりラッチ１９にセット
され、入力バス７に出力される。入力バス７上のデータ
は、制御信号２１によってレジスタファイル１内の指定
されたレジスタに書き込まれる。これによって、レジス
タファイル１からレジスタファイル２へのデータの複写
ができる。

【００１８】なお、レジスタファイル中のどのレジスタ
に対して、また、いつ複写の動作を必要とするかの制御
方式については、本発明では特に言及しない。例えば、
ソフトウエアで制御を行ってもよく、また、ハードウエ
アで行ってもかまわない。

【００１９】上記の二つの動作を組み合わせることによ
り、レジスタファイル１のデータを演算器１８で使用し
たり、レジスタファイル２のデータを演算器１７で使用
したり、また演算器１８の結果を演算器１７で使用した
り、演算器１７の結果を演算器１８で使用することが可
能になる。これにより、バス３，５，７に接続されてい
る演算器１７をバス４，６，８に接続したり、バス４，
６，８に接続されている演算器１８をバス３，５，７に
接続することが可能になり、負荷の重いバスに接続され
ている演算器を負荷の軽いバスに分配することが可能に
なる。その結果、バスの負荷が増加してもレジスタファ
イルアクセスを高速に行うことが可能になり、データ転
送速度の高速化を図ることができる。

【００２０】上記の実施例においては、出力バスと入力
バスを用いて説明したが、本発明はこれに限定されるも
のではなく、入出力バスを用いたシステムにおいても適
用可能である。

【００２１】また、上記の実施例においては、出力バス
と入力バスにラッチと演算器等を接続して論理を構成す
るようにしたが、本発明はこれに限定されるものではな
く、出力バスと入力バス又は入出力バスに接続する論理
は任意のもので良く、回路部品もラッチと演算器に限定
されるものではない。

【００２２】

【発明の効果】本発明によれば、レジスタファイルのデ
ータが同一バスから複数の論理回路へ出力されるデータ
処理装置において、新たなレジスタファイルとその入出
力用のバス、及びレジスタファイル間でデータの送受信
を行なうための手段を具備することにより、二つのバス
に同一のデータを載せることが可能となる。これによ
り、バスに接続する演算器等の論理回路を分配すること
が可能になり、一つのバスに接続される演算器等の論理
回路の数を減少することが可能になり、さらに各バス長
を短くすることができるので、各バスの負荷が減少さ
れ、レジスタファイルアクセスを高速に行えるようにな
る。

【図面の簡単な説明】

【図１】本発明の一実施例の一部分を示すブロック図。

【図２】本発明の一実施例の他の部分（図１に示した以
外の部分）を示すブロック図。

【符号の説明】

１，２…レジスタファイル、３，４，５，６…出力バ
ス、７，８…入力バス、４７…インターフェース論理、
４１，４２…インターフェース論理４７への入力信号、
４３…インターフェース論理からの出力信号、９，１
０，４５…出力データ選択回路、１１〜１６，１９，２
０，４６…ラッチ、１７，１８…演算器、２１〜４０…
制御信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のレジスタファイルと、前記第１の
   レジスタファイルに接続されている第１の入力バスと第
   １の出力バス又は第１の入出力バスと、前記第１の入力
   バスと第１の出力バス又は第１の入出力バスに接続さ
   れ、第１の入力バス又は第１の入出力バスからデータを
   受けて複数の論理を実行する第１の論理手段を備えて構
   成されるデータ処理装置において、 第２のレジスタファイルと、前記第２のレジスタファイ
   ルに接続されている第２の入力バスと第２の出力バス又
   は第２の入出力バスと、第２の入力バス又は第２の入出
   力バスからのデータを受けて複数の論理を実行する第２
   の論理手段と、前記第１のレジスタファイルと前記第２
   のレジスタファイルの間で相互にデータを送受信するた
   めのインターフェイス論理手段とを備えたことを特徴と
   するデータ処理装置。