JPH01261772A

JPH01261772A - コンピュータ及びその動作方法

Info

Publication number: JPH01261772A
Application number: JP31609588A
Authority: JP
Inventors: Charles A Vollum; チャールズ・エイ・ボルム; Noel W Henson; ノエル・ダブリュ・ヘンソン
Original assignee: COGENT RES Inc
Current assignee: COGENT RES Inc
Priority date: 1988-04-08
Filing date: 1988-12-14
Publication date: 1989-10-18
Also published as: WO1989009967A1; EP0377022A4; AU3762289A; EP0377022A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［１業上の利用分野］本発明は、ハイブリッド通信構成のコンピュータ及びそ
の動作方法に関する。

［従来の技術及び発明が解決しようとする課題］デジタ
ル・コンピュータは、問題を多くのステップに分解する
ことによって、この問題を解く。

単一プロセッサのコンピュータは、１度に１ステツプを
実行できる。このシーケンシャル・モード動作では、複
雑な問題を解くのに非常に長時間がかかる。一般に、多
くのプロセ、ノサを並列に動作させることにより、問題
を解くのに要する時間を大幅に短縮させることができる
。

多くのプロセッサが並列に動作する場合、プロセッサは
データを共有する必要がある。多くのプロセッサがデー
タを共有する技術の１つは、総てのプロセッサが等しい
関係で、共通メモリ、即ち、グローバル・メモリをアク
セスすることである。

この技術の欠点は、所定時点に１個のプロセ・ノサしか
メモリをアクセスできないので、競合問題により、収容
できるプロセッサの数が限定される。

コヒーレント・キャシュ又はクロスノく−・スイチング
を用いて、プロセッサの数を幾らか増やすことができる
が、この技術は高価で厄介である。

多くのプロセッサがデータを共用できる第２の方法は、
並列通信バスを用いる。バスには、１個のプロセッサか
ら多くの又は総ての他のプロセ・ソサに、データを単一
動作で伝えることができるなど、通信に対して非常な柔
軟性がある。通信が必要になるまで、各プロセッサは、
独立に動作できる。しかし、−度にたった１個のプロセ
ッサしかバスにより伝送できないので、通信が必要なと
き、競合問題が生じる。多くのバスを用いると、競合に
よる問題を軽減できるが、多くのバスは、柔軟性を損な
うと共に、大幅にコストが上昇し、複雑になる。

多くのプロセッサがデータを共用できる第３の技術は、
点から点への通信リンクである。組み込みリンクを有す
るプロセッサは市販されているので、これらを得るのは
非常に容易である。プロセッサが付加されると、通信経
路の数が増加するので、リンクは、実質的に限定されな
い拡張可能性がある。しかし、物理的相互接続パターン
は、実行すべきプログラムが要求する通信のパターンに
一致しなければならないので、リンクを用いるのは、最
も難しい。システムにプログラムを付加するか、除去す
ると、リンク接続の新たなパターンを確立しなければな
らず、パターンを一致させるために、プログラムを書き
直し、再フンパイルするか、又は、少なくとも再リンク
しなければならない。メツセージが総てのプログラムに
達するまで、メツセージを１個のプロセッサから次のプ
ロセッサにコピーしなければならないので、メツセージ
を伝えるのは、困難で、時間がかかる。一般に、２つの
異なるプログラムは、２つの異なる相互接続パターンを
必要とするので、従来は、プログラムが同じ通信パター
ンを必要とするように特に設計されていなければ、プロ
セッサ間の通信用リンクを用いると同時に、多くのプロ
グラムを実行することができなかった。

物理的相互接続パターンを、プログラムが必要とする通
信のパターンと一致させる困難さは、リンク・クロスバ
−・スイッチを付加することにより部分的に軽減される
。これにより、物理的相互接続パターンの構成を、プロ
グラムの初めにて容易に変更して、このプログラムが必
要とする通信パターンと一致させることができる。しか
し、この方法でリンク・クロスバ−・スイッチを用いる
のは、適切な接続パターンを定める仕事を軽減しないば
かりか、同じ組のプロセッサを用いる２つ以上のプログ
ラムの同時実行も容易にしない。

１９８５年に発行されたエイシーエム・トランス・プロ
グ・ラング・アンド・シス（ＡＣＭ　Ｔｒａｎｓ。

ｐｒｏｇ、　Ｌａｎｇ、　ａｎｄ　Ｓｙｓ、）の第７巻
第１号の８０〜１１２ページのデ４”ゲランター（Ｄ、
　Ｑ６１ｅｒｎｔｅｒ）著「リングにおける生成通信（
Ｇｅｎｅｒａｔｉｖｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　
ｉｎ　Ｌｉｎｄａ）　Ｊは、リングと呼ばれるソフトウ
ェア・システムを説明している。リングは、タプル（ｔ
ｕｐｌｅ）の利用を基本にしている。タプルとは、関連
したデータの集合である。タプルの要素は、実際の値、
即ち、フォーマルを維持する領域である。タプルには、
２つの形式、即ち、受動タプル及び能動タプルがある。

受動タプルは、単なるデータ項目の集まりであり、能動
タプルは、受動タプルになるプロセスである。タプルは
、タプル空間と呼ばれる抽象空間内に存在する。タプル
空間は、多数のプロセッサにわたって存在するであろう
。４つの主な動作が、タプル空間で実行できる。アウト
動作は、タプルを生成し、それをタプル空間に配置する
動作である。イン動作は、アウトの逆である。すなわち
、それは、テンプレートの形式で望むタプルを特定し、
コンピュータは、タプル空間内に存在する総てのタプル
に対してテンプレートを一致させる。一致するタプルが
見つかると、それをタプル空間から外し、必要とするプ
ロセスに戻す。タプルが一致しなければ、イン動作が妨
害し、他のプロセスがアウト動作により一致タプルを生
成するまで、必要とするプロセスが中止される。一致タ
プルが生成すると、必要とするプロセスが持続する。そ
して、アウト動作は、妨害できない。

一致タプルをタプル空間から移さないことを除いて、読
出し動作は、イン動作と同じである。評価動作は、アウ
ト動作の特別な形式である。アウト動作は、受動タプル
を生成するが、評価動作は、能動タプルを生成する。

プロセッサがイン動作を実行すると、一致タプル用のタ
プル空間を捜す必要がある。各タプルを試験し、それが
テンプレートに一致するかを判断するには、時間がかか
るので、タプルをクラス分けし、ディレクトリを作成し
て、検索を容易にする。マルチ・プロセッサ・コンピュ
ータにおいて、異なるプロセッサがディレクトリの異な
る部分をアクセスし、イン動作を完了させるために、も
しかすると、総てのプロセッサは、テンプレートに対し
てディレクトリの夫々の部分を試験して、−致するタプ
ルが存在するかを判断しなければならない。

リング・システムでは、プログラマは、データのソース
（源）又はディスチネーション（行き先）を知る必要が
ないので、プログラマの仕事は非常に容易になる。ディ
レクトリを自動的に調査し、これを用いて、タプルの要
求を、利用可能なタプルに一致させる。要求されたタプ
ルが利用可能でないと、かかるタプルが利用可能になる
まで、リクエスタが待たされる。リング・システムは、
上述の並列処理構成の任意のもので実現できるが、最も
効果的なのは、グローバル・メモリを用いたものであり
、次に効果的なのは、１つ以上のバスを用いたものであ
り、最も効果的でないのは、リンクを用いたものである
。

リングが配布したディレクトリの保守は、バスに最も都
合がよい。それは、タプルが利用可能になると、潜在的
に関心のあるプロセッサに伝えるべき通知をイネーブル
するからである。この通知のメツセージは短いので、バ
スを介して短期間に非常に多くのタプルを移動しなけれ
ばならない。

しかし、バスを介して、データの大きなブロックを含む
タプルを移動するならば、長期間、ディレクトリの更新
が阻止され、その結果、システムの機能が貧弱になる。

伝送には、プロセッサからプロセッサへ繰り返しメツセ
ージを渡す必要があるので、リングディレクトリを保守
するのにリンクを用いるのは、非常に非効率的である。

しかし、プロジューサからりクエスタへデータ・ブロッ
クを移動させることは、リンクに非常に適する動作であ
る。多くのリンクがあるので、正しいリンク接続がされ
れば、かかる伝送の多くを同時に実行できる。

リングに関する他の文献には、１９８７年１０月に発行
されたサイエンティフィク・アメリカン（Ｓｃｉｅｎｔ
ｉｆｉｃ　Ａｍｅｒｉｃａｎ）の９１〜９８ページのデ
イ・ゲランター（Ｄ、　Ｇｅ１ｅｒｎｔｅｒ）著［進歩
した計算のためのプログラミング（Ｐｒｏｇｒａ＋ｍｍ
ｍ１ｎ　ｆｏｒ　Ａｄｖａｎｃｅｄ　Ｃｏ＋ｍｐｕｔｉ
ｎｇ）　Ｊ、１９８８年に発行されたアル・ブジョーン
ンン（Ｒ，Ｂｊｏｒｎｓｏｎ）、エヌ・カリエロ（Ｎ、
　Ｃａｒｒｆｅｒｏ）、デイ・ゲラ７９−（Ｄ。

Ｇｅ１ｅｒｎｔｅｒ）及びジェイ・レイクター（Ｊ、　
Ｌｅｉｃｈｔｅｒ）著「リング、ポータプル・パラレル
（Ｌｉｎｄａ。

ｔｈｅ　Ｐｏｒｔａｂｌｅ　Ｐａｒａｌｌｅｌ）　Ｊ、
１９８８年に発行されたエヌ・カリエロ（Ｎ、・Ｃａｒ
ｒｉｅｒｏ）　及ヒｆ’イ・ゲランター（Ｄ、　Ｇｅ１
ｅｒｎｔｅｒ）著［リングによるアプリケーションの体
験（Ａｐｐｌｉｃａｔｉｏｎｓ　Ｅｘｐｅｒｉｅｎｃｅ
　ｗｉｔｈ　Ｌｉｎｄａ）　Ｊ、１９８６年に発行され
たプログ・ラングの原理に関するブロワ・エイジエム・
コンポ（Ｐｒｏｃ、　ＡＣＭ　Ｓｙｍｐ、　ｏｎ　Ｐｒ
１ｎｃｉｐｌｅｓ　ｏｆ　Ｐｒ。

ｇ、　Ｌａｎｇ、）の２３６〜２４２ページのエヌ・カ
リニｏ　（Ｎ、　Ｃａｒｒｉｅｒｏ）、デイ−ゲランタ
ー（Ｄ、　Ｇｅ１ｅｒｎｔｅｒ）及びジェイ・レイクタ
ー（Ｊ、　Ｌｅｉｃｈｔｅｒ）著「リングにおける分配
されたデータ構造（Ｄｉｓｔｒｉｂｕｔｅｄ　Ｄａｔａ
　５ｔｒｕｃｔｕｒｅ　ｉｎ　Ｌｆｎｄａ）　Ｊ、１９
８５年ニ発行された並列処理に関するブロワ・インド・
コン７ｙ　（Ｐｒｏｃ、　夏ｎｔ、　Ｃｏｎｆ、　ｏｎ
　Ｐａｒａｌｌｅｌ　Ｐ’ｒ。

ｃｅｓｓｉｎｇ）の２５５〜２６３ページのデイ・ゲラ
ンター（Ｄ、　Ｇｅ１ｅｒｎｔｅｒ）、エヌ・カリニ’
　（Ｎ、　Ｃａｒｒｉｅｒｏ）、ニス・チャントラン（
Ｓ、　Ｃｈａｎｄｒａｎ）及びニス・チェンゾ（Ｓ、　
Ｃｈａｎｇ）著［リングにおける並列プログラミング（
Ｐａｒａｌｌｅｌ　Ｐｒｏｇｒａｍｍｉｎｇ　ｉｎ　Ｌ
ｉｎｄａ）　Ｊ、１９８６年に発行されたエイジエム・
トランス・コンポ・シス（ＡＣＭ　Ｔｒａｎｓ、　Ｃａ
ｍｐ、　Ｓｙｓ、）の第４巻第２号の１１０〜１２９ペ
ージのエヌ・カリエロ（Ｎ、　Ｃａｒｒｉｅｒｏ）及び
デイ・ゲランター　（Ｄ、　Ｇｅ１ｅｒｎｔｅｒ）著「
ニス・ネットのリング・カーネル（Ｔｈｅ　Ｓ／Ｎｅｔ
’ｓ　Ｌｉｎｄ’ａ　Ｋｅｒｎｅｌ）　Ｊ、１９８７年
に発行されたエール大学コンピュータ科学部門研究レポ
ート（Ｙａｌｅ　Ｕｎｉｖｅｒｓｉｔｙ、　Ｄｅｐｔ、
　ｏｆＣｏ＋ｌ１ｐｕｔｅｒ　５ｃｉｅｎｃｅ、　Ｒｅ
５ｅａｒｃｈ　Ｒｅｐｏｒｔ）　ＹＡＬＥＵ／ＤＣＳ／
ＲＰ−５６７のエヌ・カリニＩ−ｏ　（Ｎ、　Ｃａｒｒ
ｉｅｒｏ）著「タプル空間マシーンの実現（Ｉｍｐｌｅ
ｍｅｎｔａｔｉｏｎ　ｏｆ　Ｔｕｐｌｅ　５ｐａｃｅ　
Ｍａｃｈｉｎｅ）　Ｊ、１９８８年に発行されたエール
大学コンピュータ科学部門研究レポート（Ｙａｌｅ　Ｕ
ｎｉｖｅｒｓｉｔｙ、　Ｄｅｐｔ、　ｏｆ　Ｃｏｍｐｕ
ｔｅｒ　５ｃｉｅｎｃｅ。

Ｒｅ５ｅａｒｃｈ　Ｒｅｐｏｒｔ）　ＹＡＬＥＵ／ＤＣ
Ｓ／ＲＰテクニカ／ｌｚ−メモのエヌ・カリニｔ：ｙ　
（Ｎ、　Ｃａｒｒ　１ｅｒｏ）及びデイ・ゲランター（
Ｄ、　Ｇｅ１ｅｒｎｔｅｒ）著「リングを基本としてオ
ペレーティング・・システムにおける多くのタプル空間
の統合化、ファイル・システム及び処理管理（Ｉｎｔｅ
ｇｒａｔｉｎｇ　Ｍｕｌｔｉｐｌｅ　Ｔｕｐｌｅ　５ｐ
ａｃｅｓ、　ｔｈｅ　Ｆｉｌｅ　Ｓｙｓｔｅｍ　ａｎｄ
　Ｐｒｏｃｅｓｓ　Ｍａｎａｇｅｎ＋ｅｎｔ　ｉｎ　ａ
　Ｌｉｎｄａ−ｂａｓｅｄ　Ｏｐｅｒａｔｉｎｇ　Ｓｙ
ｓｔｅｍ）　Ｊ、１９８８年に発行されたエム・ファク
ター（Ｍ、　Ｆａｃｔｏｒ）及びデイ・ゲ″ランター（
Ｄ、　Ｇｅ１ｅｒｎｔｅｒ）著「実時間知識デーモン用
組織化システムとしての並列処理格子（Ｔｈｅ　Ｐａｒ
ａｌｌｅｌ　Ｐｒｏｃｅｓｓ　Ｌａｔｔｉｃｅ　ａｓ　
ａｎ　ＯｒｇａｎｉｚｉｎｇＳｙｓｔｅｍ　ｆｏｒ　Ｒ
ｅａｌｔｉｍｅ　Ｋｎｏｗｌｅｄｇｅ　Ｄａｅｌｏｎｓ
）　Ｊがある。

したがって、本発明の目的は、多くのプロセッサを効率
よく並列動作させるハイブリッド通信構成のコンピュー
タ及びその動作方法の提供にある。

［課題を解決するための手段及び作用］本発明は、複数
のプロセッサ・モジュールヲ具えたコンピュータであり
、各プロセッサ・モジュールは、少なくとも第１及び第
２Ｉ１０接続インタフェース、これらインタフェースに
接続されたプロセッサ、及びこのプロセッサに接続され
たメモリヲ有する。各プロセッサ・モジュールの第１１
１０接続インタフェースを共通バスに接続する。

各プロセッサ・モジュールの第２Ｉ／Ｏ接続インタフェ
ースは、スイッチに接続する。このスイッチは、選択し
たプロセッサ・モジュールの第２ｚ１０接続インタフェ
ースを任意の別のプロセッサ・モジュールの第２１１０
接続インタフェースに選択的に接続する。制御器をバス
に接続し、このバスを介して、第１プロセッサ・モジュ
ールに適するデータ及び第２プロセッサ・モジュールに
適するデータを受ける。なお、第１プロセッサ・モジニ
ールは、情報にアクセスするのに必要であり、第２プロ
セッサ・モジュールから必要な情報を利用可能にする。

また、制御器は、スイッチを制御して、このスイッチを
介して、第１プロセッサ・モジュールから第２プロセッ
サ・モジュールに必要な情報を伝送する。

本発明を実施したコンピュータにおいて、バスを介して
テンプレートを転送し、リング・ディレクトリを更新で
きる。一致タプルにアクセスするプロセッサ・モジ！−
ルが識別されると、スイッチを介して、非放送形式で作
成プロセッサから要求プロセッサにタプルが転送される
。この転送期間中、他の更新を処理し、他の接続を準備
するのにバスを利用可能なので、多くの転送を同時に行
える。

〔実施例］第１図は、本発明を実施する第１ネツトワーク・コンピ
ュータ・システムのブロック図である。

このコンピュータ・システムは、ユーザ・ターミナルＩ
　Ｏ，いくつかのコンピュータ・ステーション１２及び
ディスク・ドライブ・ステーション１４を具えている。

ユーザ・ステーション１０は、プロセッサ１６を具えて
おり、このプロセッサ１６は、表示カード１８、ハード
及び／又はフロ、。

ピ・ディスク・カード２０、キーボード・カード２４の
如き種々のユーザ・ユーティリティにメモリ・バス２６
を介して接続される。このメモリ・バスは、ローカル・
ランダム・アクセス・メモリ（ＲＡＭ）２８及びローカ
ル・リード・オンリ・メモリ（ＲＯＭ）３０にも接続す
る。プロセッサ１６は、４個のリンク・インタフェース
４４を有する。第２プロセッサ４２は、そのメモリ・バ
スを介してローカル・ＲＡＭ４８に接続されると共に、
４個のリンク・インタフェース５２を有する。

本発明の好適実施例において、各プロセッサ１６．４２
は、インモス社製ＩＭＳ　　Ｔ８００型トランスピユー
タである。プロセッサ１６の１個のリンク・インタフェ
ースをプロセッサ４２の１個のリンク・インタフェース
に接続し、各プロセッサの残りの３個のリンク・インタ
フェースを６：　１バイト・ドメインのマルチプレクサ
／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）６０（７）
対応すルテマルチブレクス・インタフェースに接続する
。このＭＵＸ／ＤＥＭＵＸは、光ファイバ・トランシー
バ６４に接続されたマルチプレクサ・インタフェースを
有する。これらＭＵＸ／ＤＥＭＵＸ６０及び光ファイバ
・トランシーバ６４を用いて、プロセッサ１６．４２及
び光ファイバ・ケーブル６８間でデータ及び命令（イン
ストラクション）の伝送を行なう。光ケーブル６８は、
ユーザ・ターミナル１０をコンピュータ・ステーシコン
１２の１個とを接続する。メツセージは、約１００Ｍｂ
／Ｓの速度でケーブル６８を介して伝送される。

ＭＵＸ／ＤＥＭＵＸ６０は、マルチプレクサ・チャンネ
ル及びデマルチプレクサ・チャンネルを有する。ＭＵＸ
／ＤＥＭＵＸのマルチプレクサ・チャンネルは、各デマ
ルチプレクス・インタフェース用に直列並列変換器を具
えている。この変換器は、そのリンクにより、１０〜２
ｏＭｂ／ｓの速度で、８ピツトのワード形式の直列デー
タを受け、各８ビット直列ワードに対して、８ビツトの
並列ワードを発生し、４ピツト・タグと共に並列バスに
供給する。このタグは、直列ワードを供給した特定のデ
マルチプレクス・インタフェースを示す。よって、デマ
ルチプレクス・インタフェースが受けた各８ビツト・ワ
ードに対して、１２ビツト・ワードを並列バスに供給す
る。この並列バスは、高速並列直列変換器に接続する。

この変換器は、１２ビット並列ワードを読み取り、連続
した１２ビット直列ワードから成る電気信号を発生する
。並列直列変換器が発生した電気信号を光ファイバ・ト
ランシーバ６４に供給する。

ＭＵＸ／ＤＥＭＵＸ６０のデマルチプレクス・チャンネ
ルは、直列並列変換器を具えており、この変換器は、光
ファイバ・トランシーバ６４からの１２ビット直列デー
タを受けると共に、並列バスに供給する１２ピット並列
ワードを発生する。

各１２ピツト・ワードは、４ビツト・タグと、８ビツト
・データ・ワードとから構成される。デマルチプレクス
・インタフェースに接続された６個の並列直列変換器は
、並列バスを読み取る。特定のデータ・ワードを読み取
る並列直列変換器は、データ・ワードに関連した４ビツ
ト・タグを基に指定される。よって、伝送モードにおい
て、ＭＵＸ／ＤＥＭＵＸは、６つ以上の直列信号を受け
、それらをインタリーブして、そのマルチプレクス・イ
ンタフェースに単一の直列出力信号を与える。

ＭＵＸ／ＤＥＭＵＸの出力信号を光ファイバ・トランシ
ーバ６４に供給する。この光ファイバ・トランシーバは
、ＭＵＸ／ＤＥＭＵＸが与えた信号に応じてコード化さ
れた光信号を光ファイバ・ケーブル６８に発射する。受
信モードにおいて、光ファイバ・ケーブルを介して、コ
ード化された光信号を受け、光ファイバ・トランシーバ
は、それに応じて直列電気信号を発生する。この直列電
気信号をＭＵＸ／ＤＥＭＵＸ６０のマルチプレクス・イ
ンタフェースに供給し、ＭＵＸ／ＤＥＭＵＸは、それを
６つ以上の信号にデマルチプレクスする。これら信号を
ＭＵＸ／ＤＥＭＵＸの夫々のデマルチプレクス・インタ
フェースに与える。

データ又は命令（コマンド）がこのシステムに入力され
ると、プロセッサ１６．４２は、ＲＯＭ３０に蓄積され
たプログラムに応じてこれらデータ又はコマンドを操作
して、リンク、ＭＵ　Ｘ／ＤＥＭＵＸ６０及びトランシ
ーバ６４を介して、これらデータ又はコマンドを光ファ
イバ・ケーブル６８に供給する。光ファイバ・ケーブル
６８を介してトランシーバがデータ又はコマンドを受け
ると、直列信号を６つ以上の直列信号にデマルチプレク
スする。これら６つ以上の直列信号は、リンクを介して
、プロセッサ１６．４２に供給され、これらプロセッサ
は、データ又はコマンドを表示カード１８又はディスク
・ドライブ・カード２０に供給する。

第２図は、第１図に示したコンピュータ・ステーション
の１個の詳細なブロック図である。各コンピュータ・ス
テーション１２は、いくつかのプロセッサ・モジュール
１１０を具えており、各プロセッサ・モジュールは、プ
ロセッサ１１４及びＲＡＭＩ　１８を具えている。本発
明の好適実施例において、プロセッサ１１４は、インモ
ス社製■ＭＳ　　Ｔ８００型トランスピユータであり、
ＣＰＵ１２２、外部並列インタフェース１２６及び４個
のリンク・インタフェース１３０Ａ−１３０Ｄを有する
。プロセッサ１１４は、他のコンポーネントも含んでい
るが、これらは本発明を理解するのに関係ないので、図
示しない。

各プロセッサ１１４のＣＰＵ１２２、メモリｌ１８、並
列インタフェース１２６、リンク・インタフェース１３
０Ａ・〜１３０Ｄは、内部３２ビット並列バス１３４を
介して互いに通信する。並列インタフェース１２６を外
部３２ビット並列バス１３８に接続する。このバス１３
８を、他の各プロセッサ・モジュールの外部並列インタ
フェース、クロスバ−・スイッチ・オペレータ１４２及
び少なくとも１個の外部通信モジュール１４４に接続す
る。本発明の好適実施例において、クロスバ−・スイッ
チ・オプレータ１４２は、インモス社製ＩＭＳ　　Ｔ４
１４型１−ランスピユータであり、こしｌｔ、ＩＭＳ　
　Ｔ８００型トランスビュータト本質的に同じ構成であ
る。

プロセッサ・モジュールのリンク・インタフェースヲフ
ログラマブル・クロスバ−・スイッチ１４６に接続する
。このクロスバ−・スイッチ１４６は、４個のインモス
社製ＩＭＳ　　ＣＯＯ４型プログラマブル・リンク・ス
イッチ１５０Ａ−１５０Ｄにより実現する。各リンク・
スイッチは、３２個のデータ・リンク接続を有する。例
えば、リンク・スイッチ１５０Ａの各データ・リンク接
続をプロセッサ１１４のリンク・インタフェース１３０
Ａに接続する。各リンク・スイッチは、構成リンク接続
１５８も有し、スイッチが接続するデータ・リンク接続
の方法を決める信号を、この接続１５８を介して受ける
。４個のリンク・スイ・ソチの構成リンク接続１５８は
、オペレータ１４２の各リンク・インタフェースに接続
する。

クロスバ−・スイッチ１４６、スイッチ・オペレータ１
４２及び並列バス１３８の総てを、１６個の接続スロッ
トを有するマザー・ボード上に配置する。各接続スロッ
トは、通信モジュール１４４を有する各通信カード、又
は２個のブロモ・ノサ・モジュール１１０を有するプロ
セッサ・カードを受けることができる。よって、プロセ
ッサ・モジュールの最大収容数（少なくとも１個の通信
モジュールを有する必要がある）は、３０である。

４個のプログラマブル・リンク・スイ・ソチは、総数１
２８個のリンク接続を行い、最大３０個のプロセッサ・
モジュールは、１２０個のデータ・リンク接続を占める
。他の８個のリンク接続は、外部通信モジュールに接続
するが、その目的は後述する。１個以上の通信モジュー
ル（及び、その結果、３０未満のプロセッサ・モジュー
ル）があると、各通信モジニールを各リンク・スイッチ
の２個のリンク接続に接続する。

再び第１図を参照する。ディスク・ドライブ・ステーシ
ョン１４は、単一のプロセッサ１６０を有する。このプ
ロセッサ１６０は、メモリ・バス１６８を介して高速デ
ィスク・ドライブ・カード１６２、ローカルＲＡ　Ｍ及
びローカルＲＯＭに接続する。インモス社製ＩＭＳ　　
Ｔ８００型トランスピユータでもよいプロセッサ１６０
は、４個のリンク・インタフェースを有し、これらイン
タフェースは、４：　　ＩＭＵＸ／ＤＥＭＵＸ１６４に
接続される。ディスク・ドライブ・ステーション１４の
ＭＵＸ／ＤＥＭＵＸ　１６４＋！、ニー４．９−ミナル
ｌＯのＭＵＸ／ＤＥＭＵＸ６０と本質的に同じであり、
光ファイバ・トランシーバ１６６に接続される。ディス
ク・ドライブ・ステーションは、表示を行なうことが重
荷にならずに、高速ディスク・アクセスを行なう。

第１図に示すコンピュータ・ステーション１２の各々は
、２個の通信モジュール１４−４を有する。

これらモジュールは、ステーション１２をイネーブルし
て、線形配列で、ユーザ・ターミナル及びディスク・ド
ライブ・ステーシコン間を接続する。

よって、各コンピュータ・ステーションは、２４個以上
のプロセッサ・モジュール１１０を収容できる。代わり
に、第３図に示すように、ユーザ・ターミナルｌＯ、デ
ィスク・ドライブ・ステーション１４及びコンピュータ
・ステーション１２を星形配列で接続してもよい。この
配列において、コンピュータ・ステーション１２Ａ〜１
２Ｄの各々は、１個の通信モジュールのみを必要とする
が、コンピュータ・ステーション１２Ｅは、６個の通信
モジュールを有する。コンピュータ・ステーションにと
って、第３の可能性は、階層ツリーとして組織すること
である。ユーザ・ターミナル、ディスク・ドライブ・ス
テーション及び必要なプロセッサ・モジュール間の異な
る相互接続形態により、多くの他の配列が可能である。

各コンピュータ・ステーション１２は、リング言語を用
いてアプリケーションを実行する。データは、外部通信
モジュール１４４を介して、コンピュータ・ステーショ
ンが受け、外部メモリ１１８に蓄積される。メモリ１１
８に蓄積されたデータは、タプルに関連し、各外部メモ
リ１１８は、このメモリに蓄積されたタプルに関する情
報を含んだディレクトリ部分を蓄積している。プロセッ
サ・モジニール１１０のプロセッサ１１４がアウト動作
を実行すると、アウト動作で発生されたタプルがプロセ
ッサ・モジュールの外部メモリにロードされ、ディレク
トリのプロセッサ・モジュール部分が更新されて、この
タプルの付加を反映する。フロセッサ・モジュールがイ
ン動作を実行すると、所望タプルを決めるテンプレート
に対してディレクトリのそれ自体の部分を先ず試験する
。

一致しないと、要求プロセッサ・モジュールは、並列バ
ス１３８を介して、コンピュータ・ステーションの他の
プロセッサ・モジュールにテンプレートを伝える。受信
プロセッサ・モジュールは、ディレクトリの対応部分を
試験し、一致を見つけた最初のプロセッサ・モジュール
が、バスに信号を出力して、他のプロセッサ・モジュー
ルは検索を止めなければならないことを示す。要求及び
生成プロセッサ・モジニールは、オペレータ１４２に信
号を与える。このオペレータは応答して、スイッチ１４
６が、要求プロセッサ・モジュールのリンク・インタフ
ェース及び生成プロセッサ・モジュールの対応リンク・
インタフェース間の接続を行なう。一致したタプルは、
リンク及びクロスバ−・スイッチ１１４を介して、生成
ブロモ、す・モジユールから要求プロセッサ・モジュー
ルに転送され、バス１３８を占有しない。

イン又は読出し動作が実行されると、要求プロセッサ・
モジュールのディレクトリ部分が更新され、そのプロセ
ッサ・モジュールのタプル空間が今、特定のタプルを含
んでいるという事実を反映する。同様に、イン動作（読
出し動作ではない）が実行されると、生成モジュールの
ディレクトリ部分が更新され、もはやタプル空間には特
定のタプルがないという事実を反映する。アウト又は評
価動作が実行されると、この動作を実行するモジ１−ル
のディレクトリ部分を更新する。よって、各プロセッサ
・モジニールのタプル空間の内容ニ関連したメツセージ
をバスに負わせる必要がないことが判る。

バス動作には、４つの別個のサイクルがある。

メツセージを転送するために、バス１３８をアクセスす
る必要のあるプロセッサは、バス制御ラインニハス要求
信号をアサート（出力）シ、アービトレーション・サイ
クルが実行される。その時、他のプロセッサがバスのア
クセスを要求しなければ、最初に述べたプロセッサが、
デイフォルトによりアービトレーションに勝つ。１個以
上の他のブロモ・ノサがバスのアクセスを要求すると、
分布されたアービトレーション・ロジックが、アクセス
を要求するブロヤッサ間の公平なアービトレーションを
保証する。アービトレーション・サイクルが完了すると
、選択サイクルが生じる。送信プロセッサは、単一の３
２ビツト・ワードをバスに書き込む。コンピュータ・ス
テーシロンが２８個のプロセッサ・モジュール及び２個
の通信モジュールを有するならば、このワードの２８ビ
ツトは、各モジュールにつき１ピツトで、保証メツセー
ジを受ケるべきプロセッサ・モジュールのマスクを定め
る。３ピツト以上が、外部通信モジュールがメツセージ
を受けるか否かを決める。これが選択動作である。よっ
て、単一バス・サイクルにより、送信プロセッサが、そ
のメツセージを受ける１個以上の他のプロセッサを選択
できる。

メツセージを受ける送信プロセッサが選択した各プロセ
ッサは、その並列インタフェースから割り込みを受ける
。この割り込みが、受信プロセッサを受信メツセージ・
モードにし、各受信プロセッサは、並列バスを読む。送
信プロセッサは、受信プロセッサが受信メツセージ・モ
ードかを示す状態ビットを受け、総ての受信プロセッサ
が受信メツセージ・モードになるまで、データを転送し
ない。選択された総てのプロセッサが受信メツセージ・
モードのとき、送信プロセッサ及び受信プロセッサを連
結させ、選択サイクルを完了する。

次に、送信サイクルが生じ、送信プロセッサが３２ピツ
ト・ワードのバスを介してメツセージを転送する。送信
プロセッサが、各受信プロセッサからの肯定応答（アク
ルッジメント）ビットを受けるまで、送信プロセッサは
、バス上のデータ・ワードを保持する。このアクルッジ
メント・ビ・ットは、受信プロセッサがバスからのデー
タ・ワードを読み取ったことを示す。次に、送信プロセ
ッサは、書込みサイクルを終了し、各受信プロセッサは
、その読み取りサイクルを終了する。そして、送信プロ
セッサが他の書込みサイクルに入ると、次のデータ・ワ
ードを転送する。送信期間中にバスに出力された第１ワ
ードは、転送すべきワードの数を表わす。受信プロセッ
サは、実際に転送されたワードの数を計数し、転送され
た数が第１ワードの表わす数に等しくなると、受信プロ
セッサはメツセージを処理する。送信ブロモ・ノサが切
断サイクルに入ると、バス要求を無視し、アービトレー
ションが再び生じる。前もって選択したプロセッサを非
選択とする。転送サイクルが完了し、他の転送用にバス
が利用可能になる。

上述したシステムにおいて、ＦＩＦＯバッファを用いる
ことなく、転送を行なった。しかし、これは、転送期間
中、受信プロセッサを総て同期させて動作させる必要が
あって、高価であり、これは望ましくないであろう。よ
って、各プロセッサ・モジュールは、バスを介してこの
プロセッサ・モジュールに転送するデータを受け、−時
的に保持するために、Ｆ　Ｉ　ＦＯバッファを有するべ
きである。この形式において、受信プロセッサは、互い
に独立に実行できる。勿論、ＦＩＦＯバッファの容量は
限定されている。また、１個以上のバッファが転送期間
中に一杯になると、送信プロセッサから受信プロセッサ
にデータを伝送する上述のモードに戻る必要がある。

各リンクは２本のラインで構成されるので、２個のプロ
セッサ間で双方向通信が可能になる。１本のラインを用
いたリンクを介して、生成プロセッサは、ｌｌビットの
ワードを直列に転送する。

各ワードの第１ビツトは、開始ビットであり、最後の２
ピツトは、終了ビットである。ワードの第１ビツトを受
けると、要求プロセッサは、リンクの他のラインを介し
て、生成プロセッサにアクルッジメントを転送する。ア
クルッジメーント・コードは、独特な２ピツト・コード
であり、そのワードの転送が完了する前に、生成プロセ
ッサに受信される。実際に、直列ワードの長さは、アク
ルッジメント・コードが３個のリンク・スイッチを介し
て進み、生成プロセッサがまだ受信できるような長さで
あり、第１ワー、ドの転送を完了する前に、次のワード
を送れることを示す。よって、生成プロセッサは、第１
ワード終了後にアクル、ジメントを受信するまで待つこ
となく、第１ワード直後に第２ワードを送れる。

図示し、説明したハイブリッド通信構成を用いることに
より、第２図に示したコンピュータ・ステーションは、
実行すべきプログラムが要求する通信パターンの変化に
応じて、プロセッサ間のリンク接続のパターンをダイナ
ミックに再構成できる。また、リンク接続のパターンは
プログラム開始時において固定されていないので、プロ
グラムが夫々要求した通信パターンに関連することなく
、多（のプログラムを同時に実行できる。リンク接続の
適切なパターンが目動的に確立されるので、プログラマ
は、自分の書いたプログラムが要求する通信パターンを
考慮する必要がない。

ユーザ・ターミナルｌＯは、コンピュータ・ステーショ
ン１２と同じプログラムを実行できる。

しかし、ネットワーク用のターミナルとして用いるとき
、プロセッサ１６及び４２はアプリ°ケージ曹ンを実行
しないが、グラフィックと関連し、表示を行い、キーボ
ードを読み、ディスクをアクセスする。ユーザ・ターミ
ナル１０が他の機能を実行しなければならないとき、充
分な速度のユーザ・ターミナルｌＯがディスク・アクセ
スを行えなければ、ディスク・ドライブ・ステーション
１４は特に有用である。

上述の如（、各コンピュータ・ステーション１２は、少
なくともｌ°個の通信モジュール１４４を有する。第２
図に示す如く、各通信モジュールは、インモス社製■Ｍ
Ｓ　Ｔ８００型トランスピユータの如きプロセッサ１７
０を具えており、それは、並列バス・インタフェース及
び４個のリンク・インタフェースを有する。並列バス・
インタフェースを並列バス１３８に接続し、４個のイン
タフェースを１２：　１（７）ＭＵＸ／ＤＥＭＵＸ１７
２（７）各リンク・インタフェースに接続する。ＭＵ　
Ｘ／ＤＥＭＵＸの他の８個のリンク・インタフェースを
スイッチ１４６の８個のリンク接続に接続する。

リンク・インタフェースの数、そして、動作の潜在的最
大速度を除いて、通信モジニールのＭＵＸ／ＤＥＭＵＸ
　１７２は、ユーザ・ターミナルｌ。

のＭＵＸ／ＤＥＭＵＸ６０と本質的に同じ方法で動作す
る。通信モジュールは、コンピュータ・ステーションを
イネーブルして、タプル要求及びタプルを交換する。

コンピュータ・ステーション１２の要求プロセッサが、
所望タプルを定めるテンプレートを受ケるモジュールを
定めるマスクを発生すると、一般に、このマスクは、そ
のステーションの通信モジュールを含む。要求プロセッ
サ・モジュールが転送するメツセージは、タプル空間の
名称を含んでおり、この空間が存在するならば、所望タ
プルを含む。通信モジュールは、他のコンピュータ・ス
テーションの各々に関連したタプル空間の名称を蓄積す
る。また、通信モジュールがそのトランシーバ１７４を
介して通信を行える他の通信モジュールの任意のものが
名付けたタプル空間と関連していれば、この通信モジュ
ールは、光ファイバ・ケーブルを介して、テンプレート
を送信する。名付けたタプル空間に関連したプロセッサ
を含むコンピュータ・ステーションがメツセージを受信
すると、受信通信モジュールのプロセッサが、並列バス
１３８を介して、適切なプロセッサ・モジュールにメツ
セージを送る。名付けたタプル空間に関連したプロセッ
サを含むコンピュータ・ステーションに第２通信モジュ
ールが接続される。この第２通信モジュールを有するプ
ロセッサの１個の通信モジュールにて、メツセージを受
けると、受信通信モジュールのプロセッサは、並列バス
１３８を介して、再転送用の他の通信モジュールにメツ
セージを送る。最後に、名付けられたタプル空間に関連
したプロセッサを有する総てのコンピュータ・ステーシ
ョンに、メツセージが達する。

要求プロセッサを含まないコンピュータ・ステーション
内に、一致するタプルが見つかると、そのタプルは、生
成コンビコータ・ステーションのクロスバ−・スイッチ
を介して、そのステージタンの通信モジュールに転送さ
れ、また、要求コンピュータ・ステーションの通信モジ
ュールに直列に転送される。これは、１個以上の中間コ
ンピュータ・ステーションを介して通過するタプルを意
味し、そのステーションのクロスバ−・スイ・ツチを介
して、中間ステーションの通信モジュール間を通過する
。このタプルが要求コンピュータ・ステーシコンに達す
ると、クロスバ−・スイッチを介して、要求プロセッサ
・モジュールに転送される。上述の如く、要求プロセッ
サは、データ・ワードの開始にて、そのアクルッジメン
ト・コードを発生するので、上述のネットワーク配列に
おいて、コンピュータ・ステーションからコンピユー９
・ステーションへのタプルの転送に対して、顕著な性能
劣化はない。

本発明は、上述し図示した特定の実施例に限定されるも
のではな（、特許請求の範囲で定めた本発明の要旨を逸
脱することなく、種々の変更が可能である。例えば、本
発明は、特定形式のプロセッサと共に用いることに限定
されない。プロセッサが２つの通信モードをサポートで
きることのみが必要である。なお、２つの通信モードと
は、その１つが、プロセッサが要求する情報に関連する
データの転送に適するものであり、残りの１つは、情報
自体の転送に適するものである。本発明は、ネットワー
クにおける接続用に構成されたコンピュータと共に用い
ることに限定されない。第１図ノコンピ二一夕がスタン
ド・アロン用途に設計されたものならば、３２個以上の
プロセッサ・モジュールを収容できる。さらに、本発明
は、プロセッサのリンク・インタフェースを相互接続す
るクロスバ−・スイッチの使用に限定されない。各々が
４個のリンク・インタフェースを有する５個のブロモ、
す・モジュールの各々は、第４図に示すように、他のブ
ロモ・１す・モジュールの各々のリンク・インタフェー
スに配線する１個のリンク・インタフェース・ハードを
有する。この場合、生成プロセッサは、接続を行なうリ
ンク・インタフェースを介して、要求プロセッサにタプ
ルを常に転送できる。

［発明の効果コ上述の如く本発明によれば、′多くのプロセッサを効率
よく並列動作させるハイブリッド通信構成のフンピユー
夕が実現できる。

【図面の簡単な説明】

第１図は本発明を実施する第１ネツトワーク・コンピュ
ータ・システムのブロック図、第２図は第１図のコンピ
ュータ・ステーションの１個の詳細なブロック図、第３
図は本発明を実施する第２ネツトワーク・コンピュータ
・システムの簡略化したブロック図、第４図は本発明を
実施するスタンド・アロン・コンピュータの簡略化した
ブロック図である。１０・・・ユーザ・ターミナル１２・・参コンピュータ・ステーション１２．１２２・
・・プロセッサ６４．１６６・・・光ファイバ・トランシーバ１１０・
・・プロセッサ・モジュール１１８・・・メモリ１３８・・・バス１４２・・・スイッチ・オペレータ１４４・・・外部通信モジュール１５０・・・スイッチ手段

Claims

【特許請求の範囲】

（１）少なくとも第１及び第２のＩ／Ｏ接続インタフェ
ース、該インタフェースに接続されたプロセッサ、及び
読出し書込みメモリを各々が有する複数のプロセッサ・
モジュールと、該プロセッサ・モジュールの各々の上記第１のＩ／Ｏ接
続インタフェースが接続された共通バスと、上記プロセッサ・モジュールの各々の上記第２のＩ／Ｏ
接続インタフェースが接続され、選択した上記プロセッ
サ・モジュールの上記第２のＩ／Ｏ接続インタフェース
を他の上記プロセッサ・モジュールの上記第２のＩ／Ｏ
接続インタフェースに選択的に接続するスイッチ手段と
、上記バスに接続され、情報のアクセスを要求する第１プ
ロセッサ・モジュールに関連したデータ、及び要求され
た上記情報が利用可能になる第２プロセッサ・モジュー
ルに関連したデータを、上記バスを介して受けると共に
、上記スイッチ手段を介して、上記第１プロセッサ・モ
ジュールから上記第２プロセッサ・モジュールに上記要
求された情報を転送するように上記スイッチ手段を制御
するスイッチ・オペレータとを具えたコンピュータ。
（２）上記共通バスは並列バスであり、上記プロセッサ
・モジュールの各々の上記第１のＩ／Ｏ接続インタフェ
ースは並列接続インタフェースであることを特徴とする
請求項１記載のコンピュータ。
（３）上記プロセッサ・モジュールの各々の上記第２の
Ｉ／Ｏ接続インタフェースはリンク・インタフェースで
あることを特徴とする請求項１記載のコンピュータ。
（４）外部通信インタフェースを有し、上記バス及び上
記スイッチ手段に接続され、上記スイッチ手段又は上記
バスを介して、上記外部通信インタフェース及び上記プ
ロセッサ・モジュール間でデータを転送する外部通信モ
ジュールを更に具えたことを特徴とする請求項１記載の
コンピュータ。
（５）上記外部通信インタフェースは光ファイバ・トラ
ンシーバであることを特徴とする請求項４記載のコンピ
ュータ。
（６）少なくとも第１及び第２コンピュータ・ステーシ
ョンを有し、該コンピュータ・ステーションの各々が、少なくとも第１及び第の２Ｉ／Ｏ接続インタフェース、
該インタフェースに接続されたプロセッサ、及び読出し
書込みメモリを各々が有する複数のプロセッサ・モジュ
ールと、該プロセッサ・モジュールの各々の上記第１のＩ／Ｏ接
続インタフェースが接続された共通バスと、上記複数のプロセッサ・モジュールの上記第２のＩ／Ｏ
接続インタフェースに夫々接続された複数の接続インタ
フェースを有すると共に、少なくとも１個の付加接続イ
ンタフェースを有し、上記接続インタフェースの任意の
１個を他の接続インタフェースの任意のものに接続する
スイッチ手段と、上記バスに接続され、情報のアクセスを要求する第１プ
ロセッサ・モジュールに関連したデータ、及び要求され
た上記情報が利用可能になる第２プロセッサ・モジュー
ルに関連したデータを、上記バスを介して受けると共に
、上記スイッチ手段を介して、上記第１プロセッサ・モ
ジュールから上記第２プロセッサ・モジュールに上記要
求された情報を転送するように上記スイッチ手段を制御
するスイッチ・オペレータと、外部通信インタフェースを有し、上記バス及び上記スイ
ッチ手段に接続され、上記スイッチ手段又は上記バスを
介して、上記外部通信インタフェース及び上記プロセッ
サ・モジュール間でデータを転送する少なくとも１個の
外部通信モジュールとを具えたコンピュータ・システム。
（７）上記第１コンピュータ・ステーションの外部通信
モジュールの外部通信インタフェースを、上記第２コン
ピュータ・ステーションの外部通信モジュールの外部通
信インタフェースに接続したことを特徴とする請求項６
記載のコンピュータ・システム。
（８）上記外部通信インタフェースは光ファイバ・トラ
ンシーバであることを特徴とする請求項６記載のコンピ
ュータ・システム。
（９）上記コンピュータの各々の上記共通バスは並列バ
スであり、上記プロセッサ・モジュールの各々の上記第
１のＩ／Ｏ接続インタフェースは並列接続インタフェー
スであることを特徴とする請求項６記載のコンピュータ
・システム。
（１０）上記プロセッサ・モジュールの各々の上記第２
のＩ／Ｏ接続インタフェースはリンク・インタフェース
であり、上記コンピュータの各々の上記スイッチ手段の
付加接続インタフェースはリンク・インタフェースであ
ることを特徴とする請求項６記載のコンピュータ・シス
テム。
（１１）表示手段と、データ入力手段と、上記表示手段及び上記データ入力手段に接続され、少な
くとも１個のＩ／Ｏ接続インタフェースを有する少なく
とも１個のプロセッサと、上記Ｉ／Ｏ接続インタフェースに接続され、少なくとも
１個のコンピュータ・ステーションの外部通信インタフ
ェースに接続された外部通信インタフェースを有して、
上記１個のコンピュータ・ステーション及び後述のユー
ザ・ターミナルの上記プロセッサ間でデータを転送する
外部通信手段とを含むユーザ・ターミナルを更に具えたことを特徴とする
コンピュータ・システム。
（１２）少なくとも第１及び第の２Ｉ／Ｏ接続インタフ
ェース及び読出し書込みメモリを各々が有する複数のプ
ロセッサを具えたコンピュータの動作方法であって、第１の上記プロセッサがそのメモリ内に存在しない情報
のアクセスを要求したとき、上記第１及び第２の上記プ
ロセッサの上記第１のＩ／Ｏ接続インタフェースを介し
て、少なくとも第２の上記プロセッサに情報要求を送り
、上記要求された情報が上記第２プロセッサの上記メモリ
内に含まれているとき、上記第１及び第２プロセッサの
上記第２のＩ／Ｏ接続インタフェースを介して、上記第
２プロセッサから上記第１プロセッサに要求された上記
情報を送ることを特徴とするコンピュータの動作方法。
（１３）少なくとも第１及び第の２Ｉ／Ｏ接続インタフ
ェース及び読出し書込みメモリを各々が有する複数のプ
ロセッサを各々が含む少なくとも第１及び第２コンピュ
ータ・ステーションを具え、該コンピュータ・ステーシ
ョンの各々が外部通信手段を更に具えたコンピュータ・
システムの動作方法であつて、上記第１コンピュータ・ステーションの１個のプロセッ
サが上記第１コンピュータ・ステーションの任意のプロ
グラムのメモリ内に存在しない情報のアクセスを要求し
たとき、上記１個のプロセッサの上記第１のＩ／Ｏ接続
インタフェースと、上記第１及び第２コンピュータ・ス
テーションの上記外部通信手段とを介して、少なくとも
上記第２コンピュータ・ステーションに情報要求を送り
、上記要求された情報が上記第２コンピュータ・ステー
ションのプロセッサの上記メモリ内に含まれているとき
、上記第２プロセッサの上記第２のＩ／Ｏ接続インタフ
ェースと、上記第２及び第１コンピュータ・ステーショ
ンの外部通信手段と、上記第１プロセッサの上記第２の
Ｉ／Ｏ接続インタフェースとを介して、上記プロセッサ
から上記１個のプロセッサに要求された上記情報を送る
ことを特徴とするコンピュータ・システムの動作方法。