JP2569210B2 - 伝播信号処理装置及びプロセッサシステム - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のプロセツサを用いて、音響，映像時
の時間的に連続する信号を合成もしくは分析する信号処
理装置に関する。

〔従来の技術〕

従来、マルチプロセツサ方式による信号処理装置は種
々考案されており、その一例として特開昭60−231252号
公報に記載された、単位処理装置によつて構成されたも
のがある。この装置を第９図を参照して説明する。図に
おいて、相互に接続された各単位処理装置30は、それぞ
れ制御部31,メモリ32,演算部33,入出力部34,共有バス切
替機構35を備え、それら相互間が内部バス36で接続され
ている。各単位処理装置間では、前記入出力部34を介し
て、制御部相互のデータ交換が行われると共に、演算部
33の相互間でデータ転送を行う共有バス37が設けられて
いる。制御部31は、演算部33動作を制御するとともに、
単位処理装置間でのデータ交換を行い、必要に応じて単
位処理装置間の処理の同期を制御する。演算部33は、制
御部31の制御のもとで、単位処理装置間で、共有バス37
を介したデータの転送，各種の演算を実施する。

また、複数のプロセシングセルが直列的に接続されて
信号処理を順次実行すると共に、このような直列的接続
が複数組用意され各組が互いに異なる信号源からの異な
る信号を並列的に処理するマルチプロセツサシステムが
米国特許第4,524,455号，同第4,574,394号に開示されて
いる。

〔発明が解決しようとする課題〕 しかしながら、第９図に示した従来例においては、共
有バス切替機構35により、演算部間のデータ転送路を切
替えているため、Ｎ個の単位処理装置とＭ個の単位処理
装置間でのN:Mのデータ転送を同期には行えない。

また、上述の従来例においては、同一の信号源からの
信号に複数の異なる演算処理を複数の異なるプロセツサ
ユニツトにより実行させる点について配慮がされていな
い。

本発明の課題は、マルチプロセツサ方式による信号処
理装置において、プロセツサ間の大量データ転送を、各
プロセツサの処理と同期して効率よく行うことにある。

また、信号発生源，信号伝達経路，信号到達部等から
構成される信号伝送のネツトワークにおける信号伝送，
信号処理を比較的簡単なマルチプロセツサシステムで実
現することにある。

〔課題を解決するための手段〕

上記課題を解決するために本発明に係るマルチプロセ
ツサシステムの特徴とするところは、所定の信号を作成
させるための少なくとも一の第１のプロセツサユニツト
と、上記第１のプロセツサユニツトから出力される上記
信号に対しそれぞれが所定の演算処理を実行する複数の
第２のプロセツサユニツトと、上記第２のプロセツサユ
ニツトによりそれぞれ演算処理されそれぞれ出力される
複数の上記信号に対し所定の演算処理を実行する少なく
とも一の第３のプロセツサユニツトと、上記第１のプロ
セツサユニツト及び第２のプロセツサユニツトの個々の
間を連絡する第１のデータ伝送手段と、上記第２のプロ
セツサユニツトの個々及び上記第３のプロセツサユニツ
トの間を連絡する第２のデータ伝送手段と、を有し、少
なくとも、複数の上記第２のプロセツサユニツトにおけ
るそれぞれの演算処理及び演算処理結果の上記第３のプ
ロセツサユニツトへの伝送が同期手段により同期されて
実行されるようにした点にある。

また、本発明に係る信号処理方法の特徴とするところ
は、同一の信号に対し、互いに異なる複数種の演算処理
を互いに異なる複数のプロセツサユニツトによつて同期
をとりつつ実行する段階を一の段階における演算処理結
果が次の段階における演算処理対象となるように複数回
順次に行うようにした点にある。

〔作用〕

本発明によれば、同一の信号に対し、互いに異なる複
数種の演算処理を互いに異なる複数のプロセツサユニツ
トによつて、同期をとりつつ並列的に実行するようにし
ている。したがつて、演算処理のためのデータ伝送が効
率良く行える。また、上述の並列演算処理を一段階とし
たとき、この段階を複数回順次、一の段階における演算
処理結果が次の段階における演算処理対象となるように
している。したがつて、大規模で複雑な内容の信号処理
が効率良く実行できる。

〔実施例〕 以下、本発明の実施例を第１図を用いて説明する。

本発明の好適な対象となるデイジタル信号処理例えば
音波の発生，伝播，到達に関する一連の信号処理では、
基本演算（ゲイン制御，周波数変換，フイルタリング，
相関演算，高速フーリエ変換等）の組み合わせから成る
まとまつた処理により有意のデータを得るような信号処
理が行なわれており、これらの基本演算相互間には、一
つの演算の結果を用いて次の演算が行われるといつた関
係がある。そこで、ある信号処理を構成する基本演算
が、当該基本演算の種別あるいは個々のプロセツサユニ
ツト（以下、プロセツサという）１の処理能力に応じて
分割並列配置される。

第１図（ａ）は、このように分割並列化された複数の
プロセツサ101〜122を有するマルチプロセツサシステム
の構成を示す。図において、２はホスト計算機であり、
これはプロセツサ101〜122を統括制御すると共に、各プ
ロセツサにて実行される各種基本演算のパラメータ、例
えばゲイン演算におけるゲイン，フイルタリング演算に
おけるフイルタ係数等を設定する機能を有する。ホスト
計算機からの情報は、信号線５により、各プロセツサに
伝達される。３はタイミング発生部であり、各プロセツ
サの演算処理が所定周期で同期させて実行されるよう、
各プロセツサ101〜122に対し定周期同期信号を出力する
機能を有する。この定周期同期信号は同期信号線６によ
り、各プロセツサに伝達される。

このようなプロセツサの分割並列化に伴ない、プロセ
ツサそれぞれが専用の結合線４で接続される。基本演算
の分担のさせ方によつては、一部の結合線４にその転送
能力を超えるデータ転送が必要となるが、この場合は、
転送能力を超える結合線がないよう、基本演算の分割並
列化が再度行われる。

第１図（ｂ），（ｃ），（ｄ）に、第１図（ａ）の各
プロセツサから出力される信号の一例を模式的に示す。
この例は、多数のプロセツサのうち、第１段のプロセツ
サ101,102…で複数音源からの音波信号を模擬作成し、
第２段のプロセツサ111,112,113…で作成された音波信
号に対しそれぞれ異なる信号処理（レベル変化，周波数
変化，重ね合わせ等）を施こして例えば音波の伝播経路
毎の音波の変化を模擬し、第３段のプロセツサ121,122
…で第２のプロセツサによる信号処理を受けた音波信号
に対し所定の演算処理を施して所期の音波分析を行うも
のである。図示の例では、（ｂ）において、プロセツサ
101から出力される音波信号が示されており、これは例
えばプロセツサ101内のメモリに予め外部より与えてお
くものである。（ｃ）において、プロセツサ111から出
力される信号が示されている。これは、（ｂ）の信号に
対し、周波数変換処理を行つて得られた結果の一例であ
る。（ｄ）において、プロセツサ121における信号処理
の結果が示されている。これは（ｃ）の信号に対し、フ
ーリエ変換を実施して得られたものであり、この信号処
理により音波信号の周波数分析が可能となる。

次に上述の構成の信号処理システムの個々のプロセツ
サの構成及び動作について、第２図，第３図を参照して
説明する。

プロセツサ111（他のプロセツサも同じ構成ゆえ、111
で代表されて以下説明）は、第２図に示されるように、
同期信号線６でタイミング発生部３（第１図（ａ））に
接続された制御部13と、バス17を介して該制御部13に接
続され、かつ制御データ結合線５により前記ホスト計算
機２に接続されている制御データ格納手段である制御デ
ータ入力部14と、前記バス17に接続された演算部11及び
メモリ12と、同じく前記バス17に接続された信号データ
入力部15及び信号データ出力部16とを有している。信号
データ入力部15は、結合線４により前段のプロセツサの
信号データ出力部に接続され、信号データ出力部16は、
結合線４により、次段のプロセツサ１の信号データ入力
部に接続されている。信号データ入力部15及び信号デー
タ出力部16はともに、前段のプロセツサの信号データ出
力部は、次段のプロセツサの信号データ入力部と、１対
１で接続されており、当該プロセツサが信号線４で接続
されているプロセツサの数だけ、配設されている。第２
図では、前段側，次段側，それぞれ２個のプロセツサに
接続されている状態で示されている。制御データ入力部
14,信号データ入力部15,信号データ出力部16は、各々内
部にバツフアメモリを有し、独立して動作可能な構成と
してある。

第３図に示されるタイムチヤートにより、第２図に示
された構成のプロセツサの動作を説明する。まず、制御
部にタイミング発生部３から、定周期同期信号21が入力
されると、該制御部13は、演算部11に対して、所定のプ
ログラムカウンタ22を転送し、処理を開始させる。

演算部11は、信号データ入力部15から、前記プロセツ
サの処理結果を読み出し、メモリ12内のデータを参照し
つつ所定の演算23を行い、演算結果を信号データ出力部
16に出力する。所定の演算及び信号データ出力部への演
算結果の出力が終了すると、演算部11は、次第プロセツ
サへのデータを出力を、出力指示信号24により、信号デ
ータ出力部16に指示し、さらに制御部13に動作終了信号
25を出力して一周期の処理を終了する。一周期に要する
時間は、一般的には任意であるが、本実施例の場合は約
80m秒である。

信号データ出力部16は、演算部11が出力する出力指示
信号24に従い、先に入力された演算部11の演算結果の次
段プロセツサへの信号データ転送26を行う。

一方、制御データ入力部14は、ホスト計算機２よりの
データ送信割込27に従つて制御データ受信28を行い、受
信終了時、制御部13に新規制御データ受信報告29を出力
する。

制御部13は、演算部11から動作終了信号25を受ける
と、新規制御データ受信報告に基づいて、新規に受信し
た制御データを制御データ入力部14からメモリ12への制
御データ転送30を行う。該制御データ転送30と前記信号
データ転送26が終了した後、再び、タイミング発生部３
から定周期同期信号21が制御部13に入力され、新たな処
理の周期が始まる。

本実施例では、上述のプロセツサ構成で、１周期内
（タイミング発生部３が、定周期同期信号21を出力して
から、次の定周期同期信号21を出力するまでの間）に、
〔演算部11の最大処理時間（演算23の最大所要時間）〕
＋〔信号データ転送30の最大所要時間〕が納まるよう
に、各プロセツサに対する処理分割が行われているの
で、信号処理装置は常に正常に動作する。

次に、第４図，第５図を用いて本発明の第２の実施例
を説明する。

本実施例は、第１図に示されている信号処理装置のプ
ロセツサ111（他のプロセツサも同様ゆえ、以下111に代
表させて説明）の信号データ入力部15及び信号データ出
力部16に、交替バツフアメモリ及び切替スイツチを付加
したもので、他の部分は、前記第１の実施例と同じであ
るので説明を省略する。

第２の実施例のプロセツサにおいては、第４図に示さ
れるように、信号データ入力部15は、同一容量，同一構
成の２個のメモリ18A,18Bを備え、この２個のメモリ
は、それらの入力側及び出力側に各１個ずつ結合された
切替スイツチ19A,19Bで切替えられる交替バツフアメモ
リ18を形成するとともに、該切替スイツチ19A,19Bを介
して前段との結合線４および、バス17に接続されてい
る。信号データ出力部16も、同様に同一容量，同一構成
の２個のメモリ18E,18Fを備え、この２個のメモリはそ
れらの入力側，出力側に各１個ずつ結合された切替スイ
ツチ19E,19Fで切替えられる交換バツフアメモリ18を形
成するとともに、該切替スイツチ19E,19Fを介して、バ
ス17及び次段との結合線４に接続されている。

上記構成のプロセツサの動作を第３図と同じ符号を用
いて第５図に示されるタイムチヤートを参照して説明す
る。本実施例においては、演算部11から信号データ出力
部16へ出力される出力指示信号24は、切替スイツチに対
する切替指示信号としても機能する構成となつている。
各切替スイツチは、メモリの入力側と出力側でそれぞれ
異なるメモリに接続されるように構成され、第４図に示
されるように、信号データ出力部16の場合、バス17側
（入力側）の切替スイツチ19Eが、メモリ18Fに接続され
ているときは、結合線４側（出力側）の切替スイツチ19
Fは、メモリ18Eに接続されている。

第４図の状態で演算部11が演算処理を行うと、その結
果は、メモリ18Fに入力される。演算部11における演算2
3が終了し、切替指示信号を兼ねる出力指示信号24が信
号データ出力部16に出力されると、切替スイツチ19E
が、メモリ18Fからメモリ18Eに切替られ、かつ、切替ス
イツチ19Fがメモリ18Eからメモリ18Fに切り替えられ
る。この結果、メモリ18Fに格納されていた演算結果
は、前記出力指示信号24により切替スイツチ19Fを経て
次段プロセツサへ出力され、メモリ18Eは切替スイツチ1
9Eを介してバス17に接続され、演算部11の次周期の演算
結果の受け入れが可能となる。出力指示信号24は、同時
に、信号データ入力部15に、切替スイツチ切替信号とし
て出力され、切替スイツチ19Aがメモリ18Bからメモリ18
Aに、切替スイツチ19Bがメモリ18Aからメモリ18Bに、そ
れぞれ切替えられ、次周期の演算における演算部11のデ
ータの読み出し先が、メモリ18Aからメモリ18Bに変更さ
れるとともに、前段プロセツサ（例えば第１図（ａ）の
プロセツサ101）の信号データ出力部からのデータの受
け入れ先が、メモリ18Bからメモリ18Aに変更される。

上述の例では、信号データ入力部15および信号データ
出力部16の切替スイツチの切替が演算部11が演算23の終
了に伴つて出力する出力指示信号24によつて行われる
が、個々のプロセツサの演算時間に差がある場合は、一
部もしくは全部の切替スイツチの切替を、制御部13が出
力するプログラムカウンタ22により、各プロセツサ一斉
に行うようにしてもよい。第６図は全てのプロセツサの
切替スイツチが、プログラムカウンタ22により、一斉に
切り替えられるときの交替バツフアメモリの動作内容を
第３図と同一の符号を用いて示すタイムチヤートで、第
7A図及び第7B図は、それぞれ、第６図の周期Ａ及び周期
Ｂにおける切替スイツチの状態をプロセツサ111と、プ
ロセツサ111の次段のプロセツサ（例えば第１図（ａ）
のプロセツサ121）について示している。この場合、信
号データ出力部から次段の信号データ入力部への信号デ
ータの転送開始の指示は、信号データ出力部16の出口側
の切替スイツチの切替に連動して行われる。

上述の第２の実施例の構成によれば、第５図，第６図
に示されるように、演算部における演算処理23と、デー
タ転送26が同時に行われ、演算部の最大処理時間，信号
データ転送時間のいずれもが一周期間に納まるように各
プロセツサに対する処理分割がなされているので、信号
処理装置は常に正常に動作する。

第８図に隣接するプロセツサを、１個の交替バツフア
メモリ40で接続したもので、前段の演算部の演算結果が
交替バツフアメモリの一方の出力されている間、次段の
演算部は、他方のメモリのデータ内容を読みだして、演
算を行う。切替スイツチは、一周期ごとに制御部から出
力される信号により、各プロセツサ一斉に切替られる。
この構成によれば、各プロセツサごとに信号データ入力
部及び信号データ出力部の両者を設ける必要がなくな
る。

さらに、前記第1,第２の実施例によれば、プロセツサ
ユニツトの追加が容易であるので、信号処理の規模の変
化，対象内容の変化への対応が可能な拡張性のある信号
処理装置が実現できる。

〔発明の効果〕 本発明によれば、複数のプロセツサユニツトが並列パ
イプライン接続され、各プロセツサユニツトに制御デー
タ格納手段が設けられたので、ホスト計算機による各プ
ロセツサユニツトに対する制御データの書き換えがプロ
セツサユニツトの演算処理を中断することなく行われる
とともに、並列パイプライン接続によつて複数のプロセ
ツサユニツトに信号処理を分割して行わせるので、大規
模で複雑な信号処理を効率よく、実施でき、処理を中断
することなく、処理内容の変化に対応できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例である信号処理装置の主
要構成を示す系統図、第２図，第４図は本発明に係るプ
ロセツサユニツトの主要構成を示すブロツク図、第３
図，第５図は第２図，第４図で示されたプロセツサユニ
ツトの動作を示すタイムチヤート図、第６図は本発明の
交替バツフアメモリを備えたプロセツサユニツトの動作
例を示すタイムチヤート、第7A図、第7B図は第６図に示
されたタイムチヤートに対応する交替バツフアメモリの
動作例を示す系統図、第８図は交替バツフアメモリを共
有するプロセツサユニツトの接続例を示す系統図で、第
９図は従来のマルチプロセツサ方式の信号処理装置の主
要構成を示す系統図である。 １……プロセツサユニツト、２……ホスト計算機、３…
…タイミング発生部、11……演算部、12……メモリ、13
……制御部、14……制御データ格納手段（制御データ入
力部）、15,15′……信号データ入力部、16,16′……信
号データ出力部、17……バス、18A〜18H,18E′,18F′…
…交替バツフアメモリ、19A〜19F,19E′,19F′……切替
スイツチ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−259169（ＪＰ，Ａ) 特開 昭63−216170（ＪＰ，Ａ) 特開 昭61−133466（ＪＰ，Ａ) 特開 昭63−300351（ＪＰ，Ａ) 特開 平１−177685（ＪＰ，Ａ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】複数段に設けたプロセッサユニットを用い
   たパイプライン処理によって、伝播信号を模擬作成する
   伝播信号処理装置において、 前段のプロセッサユニットとしてＮ個（Ｎ≧２）のプロ
   セッサユニットを備え、 次段のプロセッサユニットとしてＭ個（Ｍ≧２）のプロ
   セッサユニットを備え、 前記前段のＮ個のプロセッサユニットの夫々を、前記次
   段のＭ個のプロセッサユニットの夫々に、複数のデータ
   伝送手段によって接続し、 前記前段のＮ個のプロセッサユニットの演算処理及び演
   算処理結果の前記次段のＭ個のプロセッサユニットへの
   伝送の同期をとる同期信号を出力するタイミング発生部
   を備え、 前記前段のＮ個のプロセッサユニットのそれぞれは、Ｎ
   個の伝播信号発生源毎に異なる伝播信号を前記同期信号
   に同期して並列に作成処理し、 前記次段のＭ個のプロセッサユニットのそれぞれは、前
   記Ｎ個の前段のプロセッサユニットにて作成出力された
   それぞれの伝播信号を入力し、Ｍ個の伝播経路ごとに変
   化する伝播信号を模擬する処理を前記同期信号に同期し
   て並列に行うことを特徴とする伝播信号処理装置。
2. 【請求項２】前記伝播信号は、音波信号であることを特
   徴とする請求項１記載の伝播信号処理装置。
3. 【請求項３】一の次段のプロセッサユニット中に前段の
   プロセッサユニットの処理結果を格納するメモリを少な
   くとも２個ずつＮ組設け、該２個のメモリのうちの１個
   に前段のプロセッサユニットの処理結果が格納されてい
   る間に他の１個のメモリから前段のプロセッサユニット
   の処理結果が読み出されるように切り換えを行う手段を
   更に備え、該切り換えを行う手段は、前記Ｎ組のメモリ
   の間で同期をとって切り換えを行うことを特徴とする請
   求項１記載の伝播信号処理装置。
4. 【請求項４】前段のＮ個（Ｎ≧２）のプロセッサユニッ
   トに次段のプロセッサユニットを少なくとも１つデータ
   伝送手段によって接続し、次段のプロセッサユニットは
   前段のＮ個のプロセッサユニットの出力を入力して処理
   を行うプロセッサシステムにおいて、 前記次段のプロセッサユニット中に前段のプロセッサユ
   ニットの処理結果を格納するメモリを少なくとも２個ず
   つＮ組設け、１組中の１個のメモリに前段のプロセッサ
   ユニットの処理結果が格納されている間に１組中の他の
   １個のメモリから前段のプロセッサユニットの処理結果
   が読み出されるように切り換えを行う切り換え手段を設
   け、該切該り換え手段が、前記Ｎ組のメモリ間で同期を
   とって切り換えを行うことを特徴とするプロセッサシス
   テム。
5. 【請求項５】前記切該り換え手段は、前記次段のプロセ
   ッサユニット外に設けられた制御手段（２）からの同期
   信号によって前記切り換えを行うことを特徴とする請求
   項４記載のプロセッサシステム。