JPH03174646A - 伝播信号処理装置及びプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のプロセッサを用いて、音響。

映像等の時間的に連続する信号を合成もしくは分析する
信号処理装置に関する。

〔従来の技術〕

従来、マルチプロセッサ方式による信号処理装置は穐々
考案されており、その−例として特開昭６０−２３１２
５２号公報に記載された、単位処理装置によって構成さ
れたものがある。この装置を第９図を参照して説明する
。図において、相互に接続された各単位処理装置３０は
、それぞれ制御部３１゜メモリ３２．演算部３３．入出
力部３４．共有バス切替機構３５を備え、それら相互間
が内部バス３６で接続されている。各単位処理装置間で
は、前記入出力部３４を介して、制御部相互のデータ交
換が行われると共に、演算部３３相互間でデータ転送を
行う共有バス３７が設けられている。制御部３１は、演
算部３３の動作を制御するとともに、単位処理装置間で
のデータ交換を行い５必要に応して単位処理装置間の処
理の同期を制御する。

演算部３３は、制御部３１の制御のもとで、単位７ 処理装置間で、共有バス３７を介したデータの転送、各
種の演算を実施する。

また、複数のプロセシングセルが直列的に接続されて信
号処理を順次実行すると共に、このような直列的接続が
複数組用意され各組が互いに異なる信号源からの異なる
信号を並列的に処理するマルチプロセッサシステムが米
国特許第４，５２４，４５５号、同第４，５７４，３９
４号に開示されている。

〔発明が解決しようとする課題〕

しかしながら、第９図に示した従来例においては、共有
バス切替機構３５により、演算部間のデータ転送路を切
替えているため、Ｎ個の単位処理装置とＭ個の単位処理
装置間でのＮ：Ｍのデータ転送を同期には行えない。

また、」二連の従来例においては、同一の信号源からの
信号に複数の異なる演算処理を複数の異なるプロセッサ
ユニットにより実行させる点について配慮がされていな
い。

本発明の課題は、マルチプロセッサ方式による信号処理
装置において、プロセッサ間の大量デー８ 夕転送を、各プロセッサの処理と同期して効率よく行う
ことにある。

また、信号発生源、信号伝達経路、信号到達部等から構
成される信号伝送のネットワークにおける信号伝送、信
号処理を比較的簡単なマルチプロセッサシステムで実現
することにある。

〔課題を解決するための手段〕

上記課題を解決するために本発明に係るマルチプロセッ
サシステムの特徴とするところは、所定の信号を作成さ
せるための少なくとも一の第１のプロセッサユニツｌ〜
と、上記第工のプロセッサユニットから出力される上記
信号に対しそれぞれが所定の演算処理を実行する複数の
第２のプロセッサユニットと、上記第２のプロセッサユ
ニットによりそれぞれ演算処理されそれぞれ出力される
複数の上記信号に対し所定の演算処理を実行する少なく
とも一の第３のプロセッサユニットと、上記第１のプロ
セッサユニツｌ−及び第２のプロセッサユニットの個々
の間を連絡する第工のデータ伝送手段と、上記第２のプ
ロセッサユニットの個々及び上記第３のプロセッサユニ
ットの間を連絡する第２のデータ伝送手段と、を有し、
少なくとも、 複数の上記第２のプロセッサユニットにおけるそれぞれ
の演算処理及び演算処理結果の上記第３のプロセッサユ
ニットへの伝送が同期手段により同期されて実行される
ようにした点にある。

また、本発明に係る信号処理方法の特徴とするところは
、同一の信号に対し、互いに異なる複数種の演算処理を
互いに異なる複数のプロセッサユニットによって同期を
とりつつ実行する段階を一の段階における演算処理結果
が次の段階における演算処理対象となるように複数回順
次に行うようにした点にある。

〔作用〕

本発明によれば、同一の信号に対し、互いに異なる複数
種の演算処理を互いに異なる複数のプロセッサユニット
によって、同期をとりつつ並列的に実行するようにして
いる。したがって、演算処理のためのデータ伝送が効率
良く行える。また、上述の並列演算処理を一段階とした
とき、この段］］− 階を複数回順次、一の段階における演算処理結果が次の
段階における演算処理対象となるようにしている。した
がって、大規模で複雑な内容の信号処理が効率良く実行
できる。

〔実施例〕

以下、本発明の実施例を第１図を用いて説明する。

本発明の好適な対象となるディジタル信号処理例えば音
波の発生、伝播、到達に関する一連の信号処理では、基
本演算（ゲイン制御２周波数変換。

フィルタリング、相関演算、高速フーリエ変換等）の組
み合わせ′から戊るまとまった処理により有意のデータ
を得るような信号処理が行なわれており、これらの基本
演算相互間には、一つの演算の結果を用いて次の演算が
行われるといった関係がある。

そこで、ある信号処理を構成する基本演算が、当該基本
演算の種別あるいは個々のプロセッサユニット（以下、
プロセッサという）１の処理能力に応して分割並列配置
される。

第１図（ａ）は、このように分割並列化された複数のプ
ロセッサ１０１〜１２２を有するマルチプロセッサシス
テムの構成を示す。図において、２はホスト計算機であ
り、これはプロセッサ１０１〜１２２を統括制御すると
共に、各プロセッサにて実行される各種基本演算のパラ
メータ、例えばゲイン演算におけるゲイン、フィルタリ
ング演算におけるフィルタ係数等を設定する機能を有す
る。

ホスト計算機からの情報は、信号線５により、各プロセ
ッサに伝達される。３はタイミング発生部であり、各プ
ロセッサの演算処理が所定周期で同期させて実行される
よう、各プロセッサ１０１〜１２２に対し定周期同期信
号を出力する機能を有する。この定周期同期信号は同期
信号線６により。

各プロセッサに伝達される。

このようなプロセッサの分割並列化に伴ない、プロセッ
サそれぞれが専用の結合線４で接続される。基本演算の
分担のさせ方によっては、一部の結合線４にその転送能
力を超えるデータ転送が必要となるが、この場合は、転
送能力を超える結合線がないよう、基本演算の分割並列
化が再度行われる。

第１図（ｂ）、　（ｃ）、　（ｄ）に、第↓図（、）の
各プロセッサから出力される信号の一例を模式的に示す
。この例は、多数のプロセッサのうち、第１段のプロセ
ッサ１０１，１０２・・・で複数音源からの音波信号を
模擬作成し、第２段のプロセッサ１１１．１１２，１１
３・・・で作成された音波信号に対しそれぞれ異なる信
号処理（レベル変化１周波数変化９重ね合わせ等）を施
こして例えば音波の伝播経路毎の音波の変化を模擬し、
第３段のプロセッサ１２１，１２２・で第２のプロセッ
サによる信号処理を受けた音波信号に対し所定の演算処
理を施して所期の音波分析を行うものである。

図示の例では、（ｂ）において、プロセッサ１０１から
出力される音波信号が示されており、これは例えばプロ
セッサ１０１内のメモリに予め外部より与えておくもの
である、　ｒ〕）において、プロセッサ１１１から出力
される信号が示されている。

これは、（ｂ）の信号に対し、周波数変換処理を行って
得られた結果の一例である。（ｄ）において、プロセッ
サ１２１における信号処理の結果が示されている。これ
は（ｃ）の信号に対し、フーリエ変換を実施して得られ
たものであり、この信号処理により音波信号の周波数分
析が可能となる。

次に上述の構成の信号処理システムの個々のプロセッサ
の構成及び動作について、第２図、第３図を参照して説
明する。

プロセッサ１１１（他のプロセッサも同じ構成ゆえ、１
１１で代表されて以下説明）は、第２図に示されるよう
に、同期信号線６でタイミング発生部３（第１図（ａ）
）に接続された制御部上３と、バス１７を介して該制御
部１３に接続され、かつ制御データ結合線５により前記
ホスト計算機２に接続されている制御データ格納手段で
ある制御データ入力部１４と、前記バス１７に接続され
た演算部１１及びメモリ１２と、同じく前記バス１７に
接続された信号データ入力部１５及び信号データ出力部
王６とを有している。信号データ入力部工５は、結合線
４により前段のプロセッサの信号データ出力部に接続さ
れ、信号データ出力部＝１５ １６は、結合線４により、次段のプロセッサエの信号デ
ータ入力部に接続されている。信号データ入力部１５及
び信号データ出力部１６はともに、前段のプロセッサの
信号データ出力部は、次段のプロセッサの信号データ入
力部と、工対１で接続されており、当該プロセッサが信
号線４で接続されているプロセッサの数だけ、配設され
ている。

第２図では、前段側２次段側、それぞれ２個のプロセッ
サに接続されている状態で示されている。

制御データ入力部１４．信号データ入力部１５゜信号デ
ータ出力部↓６は、各々内部にバッファメモリを有し、
独立して動作可能な構成としである。

第３図に示されるタイムチャートにより、第２図に示さ
れた構成のプロセッサの動作を説明する。

まず、制御部にタイミング発生部３から、定周期同期信
号２１が入力されると、該制御部１３は、演算部１１に
対して、所定のプログラムカウンタ２２を転送し、処理
を開始させる。

演算部土工は、信号データ入力部１５から、前記プロセ
ッサの処理結果を読み出し、メモリ１２】６− 内のデータを参照しつつ所定の演算２３を行い、演算結
果を信号データ出力部１６に出力する。所定の演算及び
信号データ出力部への演算結果の出力が終了すると、演
算部１１は、次第プロセッサへのデータを出力を、出力
指示信号２４により、信号データ出力部１６に指示し、
さらに制御部１３に動作終了信号２５を出力して一周期
の処理を終了する。−周期に要する時間は、一般的には
任意であるが、本実施例の場合は約８０ｍ秒である。

信号データ出力部工６は、演算部１１が出力する出力指
示信号２４に従い、先に入力された演算部１１の演算結
果の次段プロセッサへの信号データ転送２６を行う。

一方、制御データ入力部１４は、ホスト計算機２よりの
データ送信割込２７に従って制御データ受信２８を行い
、受信終了時、制御部１３に新規制御データ受信報告２
９を出力する。

制御部１３は、演算部上１から動作終了信号２５を受け
ると、新規制御データ受信報告に基づいて、新規に受信
した制御データを制御データ入力部１４からメモリ１２
への制御データ転送３０を行う。該制御データ転送３０
と前記信号データ転送２６が終了した後、再び、タイミ
ング発生部３から定周期同期信号２１が制御部１３に入
力され、新たな処理の周期が始まる。

本実施例では、上述のプロセッサ構成で、１周期丙（タ
イミング発生部３が、定周期同期信号２１を出力してか
ら、次の定周期同期信号２１を出力するまでの間）に、
〔演算部上１の最大処理時間（演算２３の最大所要時間
）〕＋〔信号データ転送３０の最大所要時間〕が納まる
ように、各プロセッサに対する処理分割が行われている
ので、信号処理装置は常に正常に動作する。

次に、第４図、第５図を用いて本発明の第２の実施例を
説明する。

本実施例は、第１図に示されている信号処理装置のプロ
セッサ１１１　（他のプロセッサも同様ゆえ、以下１１
↓に代表させて説明）の信号データ入力部１５及び信号
データ出力部１６に、交替バソファメモリ及び切替スイ
ッチを付加したもので、他の部分は、前記第１の実施例
と同じであるので説明を省略する。

第２の実施例のプロセッサにおいては、第４図に示され
るように、信号データ入力部１５は、同一容量、同一構
成の２個のメモリ１８Ａ、１８Ｂを備え、この２個のメ
モリは、それらの入力側及び出力側に各１個ずつ結合さ
れた切替スイッチ１９Ａ、１９Ｂで切替えられる交替バ
ッファメモリ１８を形成するとともに、該切替スイッチ
１９Ａ。

１９Ｂを介して前段との結合線４および、バス１７に接
続されている。信号データ出力部１６も、同様に同一容
量、同−構成の２個のメモリ１８Ｅ。

１８Ｆを備え、この２個のメモリはそれらの入力側、出
力側に各１個ずつ結合された切替スイッチ１９Ｅ、１９
Ｆで切替えられる交換バッファメモリ１８を形成すると
ともに、該切替スイッチ１９Ｅ。

１９Ｆを介して、バス１７及び次段との結合線４に接続
されている。

上記構成のプロセッサの動作を第３図と同じ符号を用い
て第５図に示されるタイムチャートを参照して説明する
。本実施例においては、演算部１１から信号データ出力
部１６へ出力される出力指示信号２４は、切替スイッチ
に対する切替指示信号としても機能する構成となってい
る。各切替スイッチは、メモリの入力側と出力側でそれ
ぞれ異なるメモリに接続されるように構成され、第４図
に示されるように、信号データ出力部１６の場合、バス
１７側（入力側）の切替スイッチ１９Ｅが、メモリ１８
Ｆに接続されているときは、結合線４側（出力側）の切
替スイッチ１９Ｆは、メモリ１８Ｅに接続されている。

第４図の状態で演算部１１が演算処理を行うと、その結
果は、メモリ１８Ｆに入力される。演算部上１における
演算２３が終了し、切替指示信号を兼ねる出力指示信号
２４が信号データ出力部１６に出力されると、切替スイ
ッチ１９Ｅが、メモリ１８Ｆからメモリ１８Ｅに切替ら
れ、かつ、切替スイッチ１９Ｆがメモリ１８Ｅからメモ
リ１８Ｆに切り替えられる。この結果、メモリ１８Ｆに
格９ 納されていた演算結果は、前記出力指示信号２４により
切替スイッチ１９Ｆを経て次段プロセッサへ出力され、
メモリ１８Ｅは切替スイッチ１９Ｅを介してバスエフに
接続され、演算部１１の次周期の演算結果の受は入れが
可能となる。出力指示信号２４は、同時に、信号データ
入力部１５に、切替スイッチ切替信号として出力され、
切替スイッチ１９Ａがメモリ↓８Ｂからメモリ１８Ａに
、切替スイッチ１９Ｂがメモリ１８Ａからメモリ１８Ｂ
に、それぞれ切替えられ、次周期の演算における演算部
１１のデータの読み出し先が、メモリ１８Ａからメモリ
１８Ｂに変更されるとともに、前段プロセッサ（例えば
第１図（ａ）のプロセッサ１０１）の信号データ出力部
からのデータの受は入れ先が、メモリ１８Ｂからメモリ
１８Ａに変更される。

」二連の例では、信号データ入力部↓５および信号デー
タ出力部１６の切替スイッチの切替が演算部↓１が演算
２３の終了に伴って出力する出力指示信号２４によって
行われるが、個々のプロセラ０ すの演算時間に差がある場合は、一部もしくは全部の切
替スイッチの切替を、制御部１３が出力するプログラム
カウンタ２２により、各プロセッサー斉に行うようにし
てもよい。第６図は全てのプロセッサの切替スイッチが
、プログラムカウンタ２２により、−斉に切り替えられ
るときの交替バッファメモリの動作内容を第３図と同一
の符号を用いて示すタイムチャートで、第７Ａ図及び第
７Ｂ図は、それぞれ、第６図の周期Ａ及び周期Ｂにおけ
る切替スイッチの状態をプロセッサ１上１と、プロセッ
サ１１１の次段のプロセッサ（例えば第１図（ａ）のプ
ロセッサ１．２１　）について示している。この場合、
信号データ出力部から次段の信号データ入力部への信号
データの転送開始の指示は、信号データ出力部１６の出
口側の切替スイッチの切替に連動して行われる。

」二連の第２の実施例の構成によれば、第５図。

第６図に示されるように、演算部における演算処理２３
と、データ転送２６が同時に行われ、演算部の最大処理
時間、信号データ転送時間のいずれもが−周期間に納ま
るように各プロセッサに対する処理分割がなされている
ので、信号処理装置は常に正常に動作する。

第８図に隣接するプロセッサを、１個の交替バッファメ
モリ４０で接続したもので、前段の演算部の演算結果が
交替バッファメモリの一方の出力されている間、次段の
演算部は、他方のメモリのデータ内容を読みだして、演
算を行う。切替スイッチは、−周期ごとに制御部から出
力される信号により、各プロセッサー斉に切替られる。

この構成によれば、各プロセッサごとに信号データ入力
部及び信号データ出力部の両者を設ける必要がなくなる
。

さらに、前記第工、第２の実施例によれば、プロセッサ
ユニットの追加が容易であるので、信号処理の規模の変
化、対象内容の変化への対応が可能な拡張性のある信号
処理装置が実現できる。

〔発明の効果〕

本発明によれば、複数のプロセッサユニットが並列パイ
プライン接続され、各プロセッサユニツ２３ トに制御データ格納手段が設けられたので、ホスト計算
機による各プロセッサユニットに対する制御データの書
き換えがプロセッサユニットの演算処理を中断すること
なく行われるとともに、並列パイプライン接続によって
複数のプロセッサユニットに信号処理を分割して行わせ
るので、大規模で複雑な信号処理を効率よく、実施でき
、処理を中断することなく、処理内容の変化に対応でき
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例である信号処理装置の主
要構成を示す系統図、第２図、第４図は本発明に係るプ
ロセッサユニットの主要構成を示すブロック図、第３図
、第５図は第２図、第４図で示されたプロセッサユニッ
トの動作を示すタイムチャート図、第６図は本発明の交
替バッファメモリを備えたプロセッサユニットの動作例
を示すタイムチャート、第７Ａ図、第７Ｂ図は第６図に
示されたタイムチャー１〜に対応する交替バッファメモ
リの動作例を示す系統図、第８図は交替バッファメモリ
を共有するプロセッサユニットの接続例を示す系統図で
、第９図は従来のマルチプロセッサ方式の信号処理装置
の主要構成を示す系統図である。 １・・プロセッサユニット、２・・・ホスト計算機、３
・・タイミング発生部、１１・・・演算部、１２・メモ
リ、１３・・・制御部、１４・・・制御データ格納手段
（制御データ入力部）、工５，１５’・・・信号データ
入力部、１６．１６’・・・信号データ出力部、１７・
・・バス、１８Ａ−１８Ｈ，１８Ｅ’　、１８Ｆ’・・
・交替バッファメモリ、１９Ａ〜１９Ｆ、１９Ｅ’（承
遭照９囮ｊ） ＃：べ 郷 ！ｌ！！力 ｌｓ蓼

Claims (1)

1. 【特許請求の範囲】 １、所定の信号を作成させるための少なくとも一の第１
   のプロセッサユニットと、 上記第１のプロセッサユニットから出力される上記信号
   に対しそれぞれが所定の演算処理を実行する複数の第２
   のプロセッサユニットと、上記第２のプロセッサユニッ
   トによりそれぞれ演算処理されそれぞれ出力される複数
   の上記信号に対し所定の演算処理を実行する少なくとも
   一の第３のプロセッサユニットと、 上記第１のプロセッサユニット及び第２のプロセッサユ
   ニットの個々の間を連絡する第１のデータ伝送手段と、 上記第２のプロセッサユニットの個々及び上記第３のプ
   ロセッサユニットの間を連絡する第２のデータ伝送手段
   と、を有し、少なくとも、複数の上記第２のプロセッサ
   ユニットにおけるそれぞれの演算処理及び演算処理結果
   の上記第３のプロセツサユニツトへの伝送が同期手段に
   より同期されて実行されることを特徴とするマルチプロ
   セッサシステム。 ２、互いに異なる信号をそれぞれ出力する複数の第１の
   プロセッサユニットと、 上記第１のプロセッサからそれぞれ出力される信号をそ
   れぞれが受信し、それぞれが所定のプログラムに従つて
   上記受信信号に対し所定の演算処理を実行し第１の処理
   結果データを出力する複数の第２のプロセッサユニット
   と、 上記第２のプロセッサユニットのそれぞれから出力され
   る処理結果データをそれぞれが受信し、それぞれが所定
   のプログラムに従つて上記第１の処理結果データに対し
   所定の演算処理を実行し第２の処理結果データを出力す
   る複数の第３のプロセッサユニットと、 上記第１、第２及び第３のプロセッサユニットから出力
   される信号又は処理結果データを第１、第２及び第３の
   プロセッサユニット毎に同期させて所定の時間間隔で行
   なわせる同期手段と、を有することを特徴とするマルチ
   プロセッサシステム。 ３、ホスト計算機と、該ホスト計算機にそれぞれ接続さ
   れるとともに相互に並列パイプライン接続された複数の
   プロセッサユニットと、該複数のプロセッサユニットそ
   れぞれに接続されて定周期同期信号を出力するタイミン
   グ発生部と、を備え、前記プロセッサユニットはそれぞ
   れ前記ホスト計算機から入力される制御データを格納す
   る制御データ格納手段を備えているマルチプロセッサシ
   ステム。 ４、プロセッサユニットが、バスと、該バスに接続され
   た演算部、メモリ、制御部、信号データ入力部及び信号
   データ出力部とを備え、前記信号データ入力部は前記プ
   ロセッサユニットの信号データ出力部に接続されている
   とともに前記信号データ出力部は次段プロセッサユニッ
   トの信号データ入力部に接続されており、制御データ格
   納手段は前記バスに接続されていることを特徴とする請
   求項３に記載のマルチプロセッサシステム。 ５、プロセッサユニットが、バスと、該バスに接続され
   た演算部、メモリ、制御部、信号データ入力部及び信号
   データ出力部とを備え、前記信号データ入力部は前記プ
   ロセッサユニットの信号データ出力部に接続されている
   とともに前記信号データ出力部は次段プロセッサユニッ
   トの信号データ入力部に接続されていることを特徴とす
   る請求項１または２に記載のマルチプロセッサシステム
   。 ６、プロセッサユニットの信号データ入力部及び信号デ
   ータ出力部が、それぞれ一対のメモリを有する交替バッ
   ファメモリと、該交替バッファメモリの入力側と出力側
   に設けられて、前段側プロセッサユニットに接続される
   メモリ、当該プロセッサユニットのバスに接続されるメ
   モリ、次段側プロセッサユニットに接続されるメモリを
   切り替える切替スイッチとを備えていることを特徴とす
   る請求項４または５に記載のマルチプロセッサシステム
   。 ７、プロセッサユニットのバスと次段のプロセッサユニ
   ットのバスが、一対のメモリを有する交替バッファメモ
   リと、該交替バッファメモリの入力側と出力側に設けら
   れて、当該プロセッサユニットのバスに接続されるメモ
   リと次段側プロセッサユニットのバスに接続されるメモ
   リを切り替える切替スイッチとによつて接続されている
   ことを特徴とする請求項４または５に記載のマルチプロ
   セッサシステム。 ８、プロセッサユニットを並列パイプライン接続して、
   前段プロセッサユニットの演算結果を次段プロセッサユ
   ニットの演算に用いる信号処理方法において、各段プロ
   セッサユニットの演算結果を格納するメモリを各プロセ
   ッサユニットごとに少なくとも２個設け、一方のメモリ
   に演算結果が格納されている間他方のメモリに格納され
   ている演算結果が次段プロセッサユニットによつて読み
   だされ、処理の周期ごとに両メモリが切り替えられるこ
   とを特徴とする信号処理方法。 ９、プロセッサユニットを並列パイプライン接続して、
   与えられた制御データと前段プロセッサユニットの演算
   結果を用いて次段プロセッサユニットの演算を行なう信
   号処理方法において、各段プロセッサユニットに制御デ
   ータを格納する制御データ格納手段を設け、プロセッサ
   ユニットの演算処理中にプロセッサユニット外から前記
   制御データ格納手段に格納されている制御データを書き
   換えることを特徴とする信号処理方法。 １０、プロセッサユニットを並列パイプライン接続して
   、与えられた制御データと前段プロセッサユニットの演
   算結果を用いて次段プロセッサユニットの演算を行なう
   信号処理方法において、各プロセッサユニットに一斉に
   定周期同期信号を入力して各プロセッサユニットの演算
   処理を同期させることを特徴とする信号処理方法。 １１、互いに同期して演算処理を実行する複数のプロセ
   ッサユニットが複数段接続されてなるマルチプロセッサ
   システムにおいて、それぞれのプロセッサユニットがバ
   スと、該バスに接続された演算部、メモリ、制御部、信
   号データ入力部及び信号データ出力部とを備えるように
   なし、前記信号データ入力部は前段プロセッサユニット
   のそれぞれの信号データ出力部に接続されているととも
   に前記信号データ出力部はそれぞれの次段プロセッサユ
   ニットの信号データ入力部に接続されていることを特徴
   とするマルチプロセッサシステム。 １２、同一の信号に対し、互いに異なる複数種の演算処
   理を互いに異なる複数のプロセッサユニットによつて同
   期をとりつつ実行する段階を一の段階における演算処理
   結果が次の段階における演算処理対象となるように複数
   回順次に行うことを特徴とするマルチプロセッサシステ
   ムを用いた信号処理方法。