JP3038766B2 - スイッチング方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時分割多重化装置のスイッチング方式に関
する。

〔従来の技術〕

時分割多重化装置におけるスイッチング技術には、２
つの方式がある。その中の第１の方式を第４図に示す。

第４図において、42Bは、64k系データのスイッチング
用のダブルバッファ、42Aはダブルバッファ42Bの切替制
御回路、43Bは3.2kベアラ系データのスイッチング用の
ダブルバッファ、43Aはダブルバッファ43Bの切替制御回
路、43Cはそのフレーム同期・マルチフレーム位相調整
回路、44Bは8k系データのスイッチング用ダブルバッフ
ァ、44Aはダブルバッファ44Bの切替制御回路、44Cはフ
レーム同期・マルチフレーム位相調整回路である。

第４図で示される方式において、スイッチング処理を
時系列で示したものが第５図である。第５図において、
51は、スイッチング処理が繰り返される基本周期8kHzの
波長125μsecを示す。

第４図に示すように、入力信号201は、セレクタ41を
通り、第５図で示される時間52にダブルバッファ42Bの
書き込み用バッファに書き込まれる。ダブルバッファ42
Bの読み出し用バッファから、第５図の時間53に読み出
された信号202は、フレーム同期・マルチフレーム位相
調整回路43Cでフレーム同期をとった後、ダブルバッフ
ァ43Bの書き込み用バッファに書き込まれる。ダブルバ
ッファ43Bの読み出し用バッファからの第５図の時間53
に読み出された出力信号203は、セレクタ41を通してダ
ブルバッファ42Bの書き込み用バッファに書き込まれ
る。同様にして、フレーム同期・マルチフレーム位相調
整回路44Cとダブルバッファ44Bを通して第５図の時間54
に8k系データのスイッチング処理が行われる。

なお、ダブルバッファ42B,43B,44Bにおいて、書き込
みバッファへの書き込みはシーケンシャル・ライトで行
われ、読み出しバッファからの読み出しはランダム・リ
ードで行われる。

第６図に、各種のフレーム構成の一般的な形式を示
す。第６図において、61は8k系フレーム長を示し、62は
マルチフレーム長を示す。そして、切替制御回路42A,43
A,44Aは、ダブルバッファ42B,43B,44Bを各種フレームに
おける、第６図の時間62を周期として切替える。第５図
の時間55において、監視用データ204は、セレクタ41を
通してダブルバッファ42Bに書き込まれる。また、第５
図で示される時間55において、ダブルバッファ42Bより
監視用データが出力信号202に読み出される。なお、監
視用データ204は、ダブルバッファ42Bの透過性を示すも
ので、スイッチング機能とは無関係である。

時分割多重化装置におけるスイッチング技術の第２の
方式を第７図に示す。第７図において、入力信号301
は、フレーム同期・マルチフレーム位相調整回路71でフ
レーム同期をとられてマルチフレーム位相調整を受けた
後、シングルバッファ72に書き込まれる。シングルバッ
ファ72よりスイッチングされて、出力信号302として読
み出される。

〔発明が解決しようとする課題〕

上述した第４図で示される方式において、入力信号の
容量＝ａ、3.2kベアラ系入力信号の容量＝ｂ、8k系入力
信号の容量＝ｃ、出力信号の容量＝Ｍとすると、次に示
す制限式が存在する。

０≦a,b,c≦Ｍ−ｅ ｂ＋ｃ≦ａ ａ＋ｂ＋ｃ＝Ｍ−ｅ なお、これらの式において、第５図で示される時間55
に相当する監視用データの容量＝ｅとしている。

したがって、本方式のスイッチング容量を示すａは、
第８図の線分XYのとる値をとることになり、ダブルバッ
ファ43B,44Bで処理されるデータ系が増えるほど、全体
のスイッチング容量ａは減少し、全体のスイッチング容
量ａを増やせば、ダブルバッファ43B,44Bで処理される
容量ｂ＋ｃは減少するという欠点がある。また、フレー
ム同期・マルチフレーム位相調整回路におけるフレーム
同期回路は、各種フレーム個別に固定的回路を用意して
いるため、装置構成は固定となり、他のフレームを有す
るデータ系に柔軟に対応できないという欠点がある。

第７図で示される方式においては、スイッチング用の
バッファが１つであるため、読み出し方法に制限がある
という欠点がある。また、フレーム同期・マルチフレー
ム位相調整回路は固定であるため、装置構成が固定とな
り、他のフレームを有するデータ系に柔軟に対応できな
いという欠点がある。

本発明の目的は、このような欠点を除去し、各種デー
タ系列の自由収容と最大スイッチング容量を実現するプ
ログラマブルなスイッチング方式を提供することにあ
る。

〔課題を解決するための手段〕

本発明は、入力信号の各種フレームに対応するスイッ
チング処理を行うスイッチング方式において、 各種フレームに対応して同期するプログラマブルフレ
ーム同期回路と、入力信号をスイッチング処理するため
のダブルバッファおよびその制御回路とを有する複数の
スイッチングブロックと、これらの各スイッチングブロ
ックからの信号を切り替えて出力信号として送り出すセ
レクタ部と、入力信号のデータフレームに応じて、前記
各スイッチングブロックのフレーム同期制御およびスイ
ッチング処理制御を行うと共に、前記セレクタ部の切り
替え制御を行う入出力制御部とを有し、 各種データ系列のスイッチング処理を独立に行うこと
を特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は、本発明の一実施例を示すブロック図であ
る。このスイッチング装置は、各種フレームタイプごと
にスイッチング処理を行うスイッチングブロック3,4,5
と、各スイッチングブロック内のダブルバッファ3C,4C,
5C、プログラマブルフレーム同期回路（特願昭63−1262
78号明細書参照）3A,4A,5Aと、第６図の時間62のマルチ
フレーム長で書き込み用バッファ，読み出し用バッファ
の周期的な切替えを行う制御回路3B,4B,5Bと、入力信号
102のデータフレームに応じてスイッチングブロック3,
4,5に情報を与え、また出力信号109に出すデータフレー
ムを判定してセレクタ６に情報を与える入出力制御部２
と、監視パス用データ101をスイッチングブロック３に
入力させるセレクタ１とを備えている。

次に、このスイッチング方式の動作について説明す
る。

スイッチング方式のセレクタ１には、監視パス用デー
タ101と入力信号102とが加えられる。これらの監視パス
用データ101と入力信号102とを時系列で示したのが第２
図である。すなわち、時間21は、スイッチング処理の基
本となる同期の波長を示す。時間25は監視パス用データ
の流れる時間を示し、時間22,23,24は各々異なるフレー
ムを持つデータ系の入力される時間を示す。

入出力制御部２は、入力信号102において異なるフレ
ームのデータ系列を第２図の時間22,23,24の時系列情報
から類別して、各々のフレームのデータ系列のスイッチ
ング処理を行うスイッチングブロック3,4,5に対して、
信号103,104,105により通知する。各スイッチングブロ
ックは、この通知を基に、プログラマブルフレーム同期
回路3A,4A,5Aによって、フレーム同期と位相調整を行っ
た後、制御回路3B,4B,5Bの制御により、ダブルバッファ
3C,4C,5Cの書き込み用バッファにデータを入力する。各
スイッチングブロック3,4,5は、ダブルバッファ3C,4C,5
Cの読み出し用バッファから、スイッチングをしたデー
タ106,107,108を出力する。制御回路3B,4B,5Bのダブル
バッファ3C,4C,5Cに対する制御は、シーケンシャルライ
ト，ランダムリードとする。

各スイッチングブロック3,4,5からのデータ106,107,1
08は、セレクタ６に加えられる。入出力制御部２は、セ
レクタ６を制御することで、データ106,107,108を選択
し出力信号109として出力する。

一方、監視パス用データ101は、第２図に示す時間25
において、入出力制御部２からの信号110により、セレ
クタ１を通して、スイッチングブロック３に書き込まれ
る。また、時間25において、スイッチングブロック３よ
り読み出され、セレクタ６を通して出力される。

このような動作をするスイッチング方式におけるスイ
ッチング容量の関係式を次に示す。

出力信号109の容量＝Ｍ 監視パス用データ101の容量＝ｅ 入力信号102の容量＝ａ スイッチングブロック４で処理される容量＝ｂ スイッチングブロック５で処理される容量＝ｃ 全体のスイッチング容量＝Ｍ−ｅ＝ａ ０≦ｂ＋ｃ≦Ｍ−ｅ ０≦b,c≦Ｍ−ｅ このような関係式によるスイッチング容量の関係図を
第３図に示す。

このように、本実施例は、異なるフレームを持つ各種
データ系列（64k,3.2kベアラ系,8k系他）を収容して時
分割にスイッチングする技術において、ダブルバッファ
とダブルバッファ制御回路とプログラマブルなフレーム
同期用回路（特願昭63−126278号明細書参照）からなる
汎用スイッチングブロックと、スイッチングブロックの
入出力制御部とを含むことを特徴とし、各種データ系列
の自由収容と最大スイッチング容量を実現可能とするも
のである。

さらに、各種データ系列のフレーム同期回路のプログ
ラマブル化（特願昭63−126278号明細書参照）とダブル
バッファ制御のプログラマブル化により、各種スイッチ
ングブロックを汎用化できるため、新しいデータ系列の
収容にあたりスイッチングブロックの増設により実現で
きる。

〔発明の効果〕

以上説明したように本発明は、各種フレームに対応す
るスイッチング処理において、各種データ系列のフレー
ムに対して同期したダブルバッファ構成によるスイッチ
ング処理を、それぞれ独立に行うことにより、全体のス
イッチング容量を常に最大にすることを可能とし、各種
フレームのデータ系列に対するスイッチング容量に対し
ても制約が軽減される効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、 第２図は、第１図の実施例に加えられる入力信号を時系
列で示す図、 第３図は、第１図の実施例におけるスイッチング容量の
関係を示す図、 第４図は、従来のスイッチング方式の一例を示すブロッ
ク図、 第５図は、第４図のスイッチング方式において、スイッ
チング処理を時系列でとらえた図、 第６図は、各種データ系列のフレーム構成の一般形を示
す図、 第７図は、従来のスイッチング方式の他の例を示すブロ
ック図、 第８図は、第４図のスイッチング方式におけるスイッチ
ング容量の関係を示す図である。 1,6……セレクタ ２……入出力制御部 3,4,5……スイッチングブロック 3A,4A,5A……プログラマブルフレーム同期回路 3B,4B,5B……制御回路 3C,4C,5C……ダブルバッファ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04J 3/00 - 3/26 H04Q 11/00 - 11/04 305

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力信号の各種フレームに対応するスイッ
   チング処理を行うスイッチング方式において、 各種フレームに対応して同期するプログラマブルフレー
   ム同期回路と、入力信号をスイッチング処理するための
   ダブルバッファおよびその制御回路とを有する複数のス
   イッチングブロックと、 これらの各スイッチングブロックからの信号を切り替え
   て出力信号として送り出すセレクタ部と、 入力信号のデータフレームに応じて、前記各スイッチン
   グブロックのフレーム同期制御およびスイッチング処理
   制御を行うと共に、前記セレクタ部の切り替え制御を行
   う入出力制御部とを有し、 各種データ系列のスイッチング処理を独立に行うことを
   特徴とするスイッチング方式。