JPH06139114A - 装置内データ収集方式 - Google Patents
装置内データ収集方式Info
- Publication number
- JPH06139114A JPH06139114A JP4260970A JP26097092A JPH06139114A JP H06139114 A JPH06139114 A JP H06139114A JP 4260970 A JP4260970 A JP 4260970A JP 26097092 A JP26097092 A JP 26097092A JP H06139114 A JPH06139114 A JP H06139114A
- Authority
- JP
- Japan
- Prior art keywords
- data
- package
- signal
- frame
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】複数の各各のパッケージから出力するデータ長
およびフレーム内でのデータ位置を可変にし、パッケー
ジ内の回路構成を簡潔にする。 【構成】この装置内データ収集方式は、タイミング信号
バスβを通してフレーム信号（イ）およびクロック信号
（ロ）から成るタイミング信号を入力され制御バスδを
通して入力されるフレーム内でのデータ位置およびデー
タ長を指定する制御信号に応じて前記タイミング信号に
同期した所定のクロック周期幅長のデータを各各出力す
るパッケージ３０−１〜３０−Ｎと、前記タイミング信
号および前記制御信号を出力するとともにデータバスγ
を通して各各のパッケージからデータを時分割で収集し
て蓄積するデータ収集回路２０とを備える。また、デー
タバスαを通してデータ収集回路２０に蓄積された各各
のパッケージからのデータを読み出してデータ処理する
ＣＰＵを備える。
およびフレーム内でのデータ位置を可変にし、パッケー
ジ内の回路構成を簡潔にする。 【構成】この装置内データ収集方式は、タイミング信号
バスβを通してフレーム信号（イ）およびクロック信号
（ロ）から成るタイミング信号を入力され制御バスδを
通して入力されるフレーム内でのデータ位置およびデー
タ長を指定する制御信号に応じて前記タイミング信号に
同期した所定のクロック周期幅長のデータを各各出力す
るパッケージ３０−１〜３０−Ｎと、前記タイミング信
号および前記制御信号を出力するとともにデータバスγ
を通して各各のパッケージからデータを時分割で収集し
て蓄積するデータ収集回路２０とを備える。また、デー
タバスαを通してデータ収集回路２０に蓄積された各各
のパッケージからのデータを読み出してデータ処理する
ＣＰＵを備える。
Description
【０００１】
【産業上の利用分野】本発明は装置内データ収集方式に
関し、特に通信機器およびディジタルコンピュータ等に
おける論理回路，集積回路およびＣＰＵを有するディジ
タル機器の装置内データ収集方式に関する。
関し、特に通信機器およびディジタルコンピュータ等に
おける論理回路，集積回路およびＣＰＵを有するディジ
タル機器の装置内データ収集方式に関する。
【０００２】
【従来の技術】図４を参照すると、従来の装置内データ
収集方式は、ＣＰＵ１０と、第１のパッケージ５０−１
〜第Ｎのパッケージ５０−Ｎと、ＣＰＵ１０と第１のパ
ッケージ５０−１〜第Ｎのパッケージ５０−Ｎとの間に
介在して第１のパッケージ５０−１〜第Ｎのパッケージ
５０−Ｎの各各からデータを収集するデータ収集回路４
０とから構成される。
収集方式は、ＣＰＵ１０と、第１のパッケージ５０−１
〜第Ｎのパッケージ５０−Ｎと、ＣＰＵ１０と第１のパ
ッケージ５０−１〜第Ｎのパッケージ５０−Ｎとの間に
介在して第１のパッケージ５０−１〜第Ｎのパッケージ
５０−Ｎの各各からデータを収集するデータ収集回路４
０とから構成される。
【０００３】詳述すると、データ収集回路４０は、タイ
ミング信号バスβを介して第１のパッケージ５０−１〜
第Ｎのパッケージ５０−Ｎの各各に対してフレーム信号
（イ）のフレームパルスａおよびクロック信号（ロ）の
クロックｂによりタイミングを与える。また、第１のパ
ッケージ５０−１〜第Ｎのパッケージ５０−Ｎの各各は
データ収集回路４０から与えられるタイミングによりデ
ータバスγにデータを出力してデータ収集回路４０へ送
出する。これによりデータ収集回路４０は第１のパッケ
ージ５０−１〜第Ｎのパッケージ５０−Ｎの各各からデ
ータを時分割で収集して内部に蓄える。ＣＰＵ１０は、
データ収集回路４０に蓄えられたデータをデータバスα
を通して読み出す。
ミング信号バスβを介して第１のパッケージ５０−１〜
第Ｎのパッケージ５０−Ｎの各各に対してフレーム信号
（イ）のフレームパルスａおよびクロック信号（ロ）の
クロックｂによりタイミングを与える。また、第１のパ
ッケージ５０−１〜第Ｎのパッケージ５０−Ｎの各各は
データ収集回路４０から与えられるタイミングによりデ
ータバスγにデータを出力してデータ収集回路４０へ送
出する。これによりデータ収集回路４０は第１のパッケ
ージ５０−１〜第Ｎのパッケージ５０−Ｎの各各からデ
ータを時分割で収集して内部に蓄える。ＣＰＵ１０は、
データ収集回路４０に蓄えられたデータをデータバスα
を通して読み出す。
【０００４】図５を図４と併せて参照して詳述すると、
フレーム信号（イ）はフレームパルスａのから成り、お
よびクロック信号（ロ）はクロックｂのから成って各各
タイミング信号バスβを介してデータ収集回路４０から
第１のパッケージ５０−１〜第Ｎのパッケージ５０−Ｎ
へ送出されるタイミング信号であり、収集データ０
（ホ）は第１のパッケージ５０−１から収集されるデー
タ１ｍ，第２のパッケージ５０−２から収集されるデー
タ２ｎおよび第Ｎのパッケージ５０−Ｎから収集される
データＮｐから構成されるデータ収集回路４０における
収集データを示している。
フレーム信号（イ）はフレームパルスａのから成り、お
よびクロック信号（ロ）はクロックｂのから成って各各
タイミング信号バスβを介してデータ収集回路４０から
第１のパッケージ５０−１〜第Ｎのパッケージ５０−Ｎ
へ送出されるタイミング信号であり、収集データ０
（ホ）は第１のパッケージ５０−１から収集されるデー
タ１ｍ，第２のパッケージ５０−２から収集されるデー
タ２ｎおよび第Ｎのパッケージ５０−Ｎから収集される
データＮｐから構成されるデータ収集回路４０における
収集データを示している。
【０００５】ここで、第１のパッケージ５０−１〜第Ｎ
のパッケージ５０−Ｎから出力されるデータ１ｍ〜デー
タＮｐの各各がデータ収集回路４０で収集されるときの
データフォーマットについて説明する。第１のパッケー
ジ５０−１，第２のパッケージ５０−２および第Ｎのパ
ッケージ５０−Ｎにはデータ収集回路４０からタイミン
グ信号バスβを通して各各フレーム信号（イ）およびク
ロック信号（ロ）が与えられ、これによって各各のパッ
ケージから各各のデータを出力する出力タイミングおよ
び出力データ長がフレームパルスａのタイミングから予
め固定的に定められる。ここでは、第１のパッケージ５
０−１〜第Ｎのパッケージ５０−Ｎの各各が出力するデ
ータ長を８クロック周期幅としてフレームパルスａおよ
びクロックｂに従って図５に示されるフォーマットで予
め決められた第１のパッケージ５０−１〜第Ｎのパッケ
ージ５０−Ｎの順番で各各のデータがデータバスγに出
力される。この従来のデータ収集方式では、基本的には
第１のパッケージ５０−１〜第Ｎのパッケージ５０−Ｎ
の各各から収集されるデータ量が同一でしかもパッケー
ジ枚数分の周期幅を持ったフレーム信号（イ）であるこ
とが必要条件となる。
のパッケージ５０−Ｎから出力されるデータ１ｍ〜デー
タＮｐの各各がデータ収集回路４０で収集されるときの
データフォーマットについて説明する。第１のパッケー
ジ５０−１，第２のパッケージ５０−２および第Ｎのパ
ッケージ５０−Ｎにはデータ収集回路４０からタイミン
グ信号バスβを通して各各フレーム信号（イ）およびク
ロック信号（ロ）が与えられ、これによって各各のパッ
ケージから各各のデータを出力する出力タイミングおよ
び出力データ長がフレームパルスａのタイミングから予
め固定的に定められる。ここでは、第１のパッケージ５
０−１〜第Ｎのパッケージ５０−Ｎの各各が出力するデ
ータ長を８クロック周期幅としてフレームパルスａおよ
びクロックｂに従って図５に示されるフォーマットで予
め決められた第１のパッケージ５０−１〜第Ｎのパッケ
ージ５０−Ｎの順番で各各のデータがデータバスγに出
力される。この従来のデータ収集方式では、基本的には
第１のパッケージ５０−１〜第Ｎのパッケージ５０−Ｎ
の各各から収集されるデータ量が同一でしかもパッケー
ジ枚数分の周期幅を持ったフレーム信号（イ）であるこ
とが必要条件となる。
【０００６】
【発明が解決しようとする課題】この従来の装置内デー
タ収集方式では、装置を構成するパッケージの枚数およ
びパッケージの種類によってデータ収集のフレーム長を
変更しなければならないためパッケージ内の回路構成が
複雑になる。
タ収集方式では、装置を構成するパッケージの枚数およ
びパッケージの種類によってデータ収集のフレーム長を
変更しなければならないためパッケージ内の回路構成が
複雑になる。
【０００７】
【課題を解決するための手段】本発明による装置内デー
タ収集方式は、第１の信号バスを通してフレーム信号お
よびクロック信号から成るタイミング信号を入力され第
２の信号バスを通して入力されるフレーム内でのデータ
位置およびデータ長を指定する制御信号に応じて前記タ
イミング信号に同期したかつ所定の前記クロック周期幅
長のデータを各各出力する複数のパッケージと、前記タ
イミング信号を前記第１の信号バスに出力するとともに
前記制御信号を前記第２の信号バスに出力し第３の信号
バスを通して前記複数のパッケージの各各から前記デー
タを時分割で収集して蓄積するデータ収集手段と、第４
の信号バスを通して前記データ収集手段に蓄積された前
記複数のパッケージからの前記データを読み出して所定
のデータ処理をするＣＰＵとを備える。
タ収集方式は、第１の信号バスを通してフレーム信号お
よびクロック信号から成るタイミング信号を入力され第
２の信号バスを通して入力されるフレーム内でのデータ
位置およびデータ長を指定する制御信号に応じて前記タ
イミング信号に同期したかつ所定の前記クロック周期幅
長のデータを各各出力する複数のパッケージと、前記タ
イミング信号を前記第１の信号バスに出力するとともに
前記制御信号を前記第２の信号バスに出力し第３の信号
バスを通して前記複数のパッケージの各各から前記デー
タを時分割で収集して蓄積するデータ収集手段と、第４
の信号バスを通して前記データ収集手段に蓄積された前
記複数のパッケージからの前記データを読み出して所定
のデータ処理をするＣＰＵとを備える。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。本発明の一実施例を示す図１を参照すると、装置内
データ収集方式は、ＣＰＵ１０と、第１のパッケージ３
０−１〜第Ｎのパッケージ３０−Ｎと、ＣＰＵ１０と第
１のパッケージ３０−１〜第Ｎのパッケージ３０−Ｎと
の間に介在して第１のパッケージ３０−１〜第Ｎのパッ
ケージ３０−Ｎからのデータを収集するデータ収集回路
２０とから構成される。
る。本発明の一実施例を示す図１を参照すると、装置内
データ収集方式は、ＣＰＵ１０と、第１のパッケージ３
０−１〜第Ｎのパッケージ３０−Ｎと、ＣＰＵ１０と第
１のパッケージ３０−１〜第Ｎのパッケージ３０−Ｎと
の間に介在して第１のパッケージ３０−１〜第Ｎのパッ
ケージ３０−Ｎからのデータを収集するデータ収集回路
２０とから構成される。
【０００９】詳述すると、データ収集回路２０は、タイ
ミング信号バスβを通して第１のパッケージ３０−１〜
第Ｎのパッケージ３０−Ｎの各各に対してフレーム信号
（イ）のフレームパルスａおよびクロック信号（ロ）の
クロックｂによりタイミングを与える。また、データ収
集回路２０は制御バスδを通して第１のパッケージ３０
−１〜第Ｎのパッケージ３０−Ｎのパッケージに対して
各各のパッケージが出力すべきデータのフレーム内の位
置を示すタイミングとデータ長を決める制御信号を与え
る。これによって、第１のパッケージ３０−１〜第Ｎの
パッケージ３０−Ｎは各各決められたフレーム内の位置
およびデータ長でデータバスγにデータを出力し、デー
タ収集回路２０へ送出する。データ収集回路２０は第１
のパッケージ３０−１〜第Ｎのパッケージ３０−Ｎの各
各からのデータを時分割で収集して内部に蓄える。ＣＰ
Ｕ１０は、データ収集回路２０に蓄えられたデータをデ
ータバスα経由で読み出す。
ミング信号バスβを通して第１のパッケージ３０−１〜
第Ｎのパッケージ３０−Ｎの各各に対してフレーム信号
（イ）のフレームパルスａおよびクロック信号（ロ）の
クロックｂによりタイミングを与える。また、データ収
集回路２０は制御バスδを通して第１のパッケージ３０
−１〜第Ｎのパッケージ３０−Ｎのパッケージに対して
各各のパッケージが出力すべきデータのフレーム内の位
置を示すタイミングとデータ長を決める制御信号を与え
る。これによって、第１のパッケージ３０−１〜第Ｎの
パッケージ３０−Ｎは各各決められたフレーム内の位置
およびデータ長でデータバスγにデータを出力し、デー
タ収集回路２０へ送出する。データ収集回路２０は第１
のパッケージ３０−１〜第Ｎのパッケージ３０−Ｎの各
各からのデータを時分割で収集して内部に蓄える。ＣＰ
Ｕ１０は、データ収集回路２０に蓄えられたデータをデ
ータバスα経由で読み出す。
【００１０】図２を図１と併せて参照して詳述すると、
図２は本発明による装置内データ収集フォーマットの第
１の例であり、フレーム信号（イ）はフレームパルスａ
から成り、およびクロック信号（ロ）はクロックｂから
成って各各タイミング信号バスβを介してデータ収集回
路２０から第１のパッケージ３０−１〜第Ｎのパッケー
ジ３０−Ｎへ送出される信号であり、収集データ１
（ハ）は第１のパッケージ３０−１から収集されるデー
タＸ１ｗ，第２のパッケージ３０−２から収集されるデ
ータＹ１ｘおよび第Ｎのパッケージ３０−Ｎから収集さ
れるデータＺ１ｙから構成されるデータ収集回路２０に
おける収集データを示している。
図２は本発明による装置内データ収集フォーマットの第
１の例であり、フレーム信号（イ）はフレームパルスａ
から成り、およびクロック信号（ロ）はクロックｂから
成って各各タイミング信号バスβを介してデータ収集回
路２０から第１のパッケージ３０−１〜第Ｎのパッケー
ジ３０−Ｎへ送出される信号であり、収集データ１
（ハ）は第１のパッケージ３０−１から収集されるデー
タＸ１ｗ，第２のパッケージ３０−２から収集されるデ
ータＹ１ｘおよび第Ｎのパッケージ３０−Ｎから収集さ
れるデータＺ１ｙから構成されるデータ収集回路２０に
おける収集データを示している。
【００１１】ここで、第１のパッケージ３０−１〜第Ｎ
のパッケージ３０−Ｎから出力されるデータＸ１〜デー
タＺ１の各各がデータ収集回路２０で収集されるときの
データフォーマットについて説明する。第１のパッケー
ジ３０−１，第２のパッケージ３０−２および第Ｎのパ
ッケージ３０−Ｎにはデータ収集回路２０からタイミン
グ信号バスβを通して各各フレーム信号（イ）およびク
ロック信号（ロ）が与えられており、かつ制御バスδを
通して各各のパッケージが出力すべきデータのフレーム
内の位置を示すタイミングとデータ長を決める制御信号
が与えられる。この図２における装置内データ収集フォ
ーマットの第１の例では、各各のパッケージが出力する
データ長を８クロック周期幅とし、かつ第１のパッケー
ジ３０−１，第２のパッケージ３０−２および第Ｎのパ
ッケージ３０−Ｎの順番で各各データを出力するように
制御信号を与える。これにより図２に示されるフォーマ
ットで各各のパッケージから各各のデータがデータバス
γに出力される。
のパッケージ３０−Ｎから出力されるデータＸ１〜デー
タＺ１の各各がデータ収集回路２０で収集されるときの
データフォーマットについて説明する。第１のパッケー
ジ３０−１，第２のパッケージ３０−２および第Ｎのパ
ッケージ３０−Ｎにはデータ収集回路２０からタイミン
グ信号バスβを通して各各フレーム信号（イ）およびク
ロック信号（ロ）が与えられており、かつ制御バスδを
通して各各のパッケージが出力すべきデータのフレーム
内の位置を示すタイミングとデータ長を決める制御信号
が与えられる。この図２における装置内データ収集フォ
ーマットの第１の例では、各各のパッケージが出力する
データ長を８クロック周期幅とし、かつ第１のパッケー
ジ３０−１，第２のパッケージ３０−２および第Ｎのパ
ッケージ３０−Ｎの順番で各各データを出力するように
制御信号を与える。これにより図２に示されるフォーマ
ットで各各のパッケージから各各のデータがデータバス
γに出力される。
【００１２】次に、図３を図１と共に併せて参照して説
明すると、図３は本発明による装置内データ収集フォー
マットの第２の例であり、フレーム信号（イ）はフレー
ムパルスａから成りおよびクロック信号（ロ）はクロッ
クｂの周期から成って各各タイミング信号バスβを介し
てデータ収集回路２０から第１のパッケージ３０−１〜
第Ｎのパッケージ３０−Ｎへ送出される信号であり、収
集データ２（ニ）は第Ｎのパッケージ３０−Ｎから収集
されるデータＺ２ｓ，第２のパッケージ３０−２から収
集されるデータＹ２ｔおよび第１のパッケージ３０−１
から収集されるデータＸ２ｕから構成されるデータ収集
回路２０における収集データを示している。
明すると、図３は本発明による装置内データ収集フォー
マットの第２の例であり、フレーム信号（イ）はフレー
ムパルスａから成りおよびクロック信号（ロ）はクロッ
クｂの周期から成って各各タイミング信号バスβを介し
てデータ収集回路２０から第１のパッケージ３０−１〜
第Ｎのパッケージ３０−Ｎへ送出される信号であり、収
集データ２（ニ）は第Ｎのパッケージ３０−Ｎから収集
されるデータＺ２ｓ，第２のパッケージ３０−２から収
集されるデータＹ２ｔおよび第１のパッケージ３０−１
から収集されるデータＸ２ｕから構成されるデータ収集
回路２０における収集データを示している。
【００１３】ここで、第Ｎのパッケージ３０−Ｎ，第２
のパッケージ３０−２および第１のパッケージ３０−１
から出力されるデータＺ２ｓ〜Ｘ２ｕがデータ収集回路
２０で収集されるときのデータフォーマットについて説
明する。第１のパッケージ３０−１，第２のパッケージ
３０−２および第Ｎのパッケージ３０−Ｎにはデータ収
集回路２０からタイミング信号バスβを通して各各フレ
ーム信号（イ）およびクロック（ロ）が与えられ、かつ
制御バスδを通して各各のパッケージが出力すべきデー
タのフレーム内の位置を示すタイミングと出力データ長
を決める制御信号が与えられる。この図３における装置
内データ収集フォーマットの第２の例では、第Ｎのパッ
ケージ３０−Ｎが出力するデータ長を８クロック周期幅
でデータＺ２ｓのフレーム位置に、また第２のパッケー
ジ３０−２が出力するデータ長を４クロック周期幅でデ
ータＹ２ｔのフレーム位置に、さらに第１のパッケージ
３０−１が出力するデータ長を８クロック周期幅でデー
タＸ２ｕのフレーム位置に出力するように、かつ第Ｎの
パッケージ３０−Ｎ，第２のパッケージ３０−２および
第１のパッケージ３０−１の順番で各各データを出力す
るように制御信号を与える。これにより図３に示される
フォーマットで各各のパッケージから各各のデータがデ
ータバスγに出力される。
のパッケージ３０−２および第１のパッケージ３０−１
から出力されるデータＺ２ｓ〜Ｘ２ｕがデータ収集回路
２０で収集されるときのデータフォーマットについて説
明する。第１のパッケージ３０−１，第２のパッケージ
３０−２および第Ｎのパッケージ３０−Ｎにはデータ収
集回路２０からタイミング信号バスβを通して各各フレ
ーム信号（イ）およびクロック（ロ）が与えられ、かつ
制御バスδを通して各各のパッケージが出力すべきデー
タのフレーム内の位置を示すタイミングと出力データ長
を決める制御信号が与えられる。この図３における装置
内データ収集フォーマットの第２の例では、第Ｎのパッ
ケージ３０−Ｎが出力するデータ長を８クロック周期幅
でデータＺ２ｓのフレーム位置に、また第２のパッケー
ジ３０−２が出力するデータ長を４クロック周期幅でデ
ータＹ２ｔのフレーム位置に、さらに第１のパッケージ
３０−１が出力するデータ長を８クロック周期幅でデー
タＸ２ｕのフレーム位置に出力するように、かつ第Ｎの
パッケージ３０−Ｎ，第２のパッケージ３０−２および
第１のパッケージ３０−１の順番で各各データを出力す
るように制御信号を与える。これにより図３に示される
フォーマットで各各のパッケージから各各のデータがデ
ータバスγに出力される。
【００１４】このように、本発明によるデータ収集方式
によれば、各各のパッケージから収集するデータのデー
タ長が可変でき、しかも各各のパッケージからデータバ
スγに出力する各各のデータの位置決めを任意に行うこ
とができる。
によれば、各各のパッケージから収集するデータのデー
タ長が可変でき、しかも各各のパッケージからデータバ
スγに出力する各各のデータの位置決めを任意に行うこ
とができる。
【００１５】
【発明の効果】以上説明したように本発明によれば、装
置を構成するパッケージの枚数、あるいは構成パッケー
ジの種類によらず、各各のパッケージのデータ長の変更
および各各のパッケージから出力するフレーム内のデー
タ位置の変更が容易になり、パッケージ内の回路構成が
簡潔になる。
置を構成するパッケージの枚数、あるいは構成パッケー
ジの種類によらず、各各のパッケージのデータ長の変更
および各各のパッケージから出力するフレーム内のデー
タ位置の変更が容易になり、パッケージ内の回路構成が
簡潔になる。
【図面の簡単な説明】
【図１】本発明の一実施例の装置内データ収集方式を示
すブロック図である。
すブロック図である。
【図２】同実施例の装置内データ収集方式のデータ収集
フォーマットの第１の例を示すタイミングチャートであ
る。
フォーマットの第１の例を示すタイミングチャートであ
る。
【図３】同実施例の装置内データ収集方式のデータ収集
フォーマットの第２の例を示すタイミングチャートであ
る。
フォーマットの第２の例を示すタイミングチャートであ
る。
【図４】従来の装置内データ収集方式を示すブロック図
である。
である。
【図５】従来の装置内データ収集方式のデータ収集フォ
ーマットの例を示すタイミングチャートである。
ーマットの例を示すタイミングチャートである。
１０ ＣＰＵ ２０ データ収集回路 ３０−１ 第１のパッケージ ３０−２ 第２のパッケージ ３０−Ｎ 第Ｎのパッケージ α データバス β タイミング信号バス γ データバス δ 制御バス （イ） フレーム信号 （ロ） クロック信号 （ハ） 収集データ１ （ニ） 収集データ２ （ホ） 収集データ０ ａ フレームパルス ｂ クロック ｗ データＸ１ ｘ データＹ１ ｙ データＺ１ ｓ データＺ２ ｔ データＹ２ ｕ データＸ２
Claims (1)
- 【請求項１】 第１の信号バスを通してフレーム信号お
よびクロック信号から成るタイミング信号を入力され第
２の信号バスを通して入力されるフレーム内でのデータ
位置およびデータ長を指定する制御信号に応じて前記タ
イミング信号に同期したかつ所定の前記クロック周期幅
長のデータを各各出力する複数のパッケージと、 前記タイミング信号を前記第１の信号バスに出力すると
ともに前記制御信号を前記第２の信号バスに出力し第３
の信号バスを通して前記複数のパッケージの各各から前
記データを時分割で収集して蓄積するデータ収集手段
と、 第４の信号バスを通して前記データ収集手段に蓄積され
た前記複数のパッケージからの前記データを読み出して
所定のデータ処理をするＣＰＵと、 を備えることを特徴とした装置内データ収集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260970A JP2830650B2 (ja) | 1992-09-30 | 1992-09-30 | 装置内データ収集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260970A JP2830650B2 (ja) | 1992-09-30 | 1992-09-30 | 装置内データ収集方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06139114A true JPH06139114A (ja) | 1994-05-20 |
| JP2830650B2 JP2830650B2 (ja) | 1998-12-02 |
Family
ID=17355286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4260970A Expired - Fee Related JP2830650B2 (ja) | 1992-09-30 | 1992-09-30 | 装置内データ収集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830650B2 (ja) |
-
1992
- 1992-09-30 JP JP4260970A patent/JP2830650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830650B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06295336A (ja) | ビデオ表示装置 | |
| JP2918007B2 (ja) | 並列型時間スイッチ | |
| JPH06139114A (ja) | 装置内データ収集方式 | |
| JP2705683B2 (ja) | ネットワークの警報収集方法 | |
| EP0426294A2 (en) | Decimation-interpolation circuits | |
| JP3038766B2 (ja) | スイッチング方式 | |
| CN100392542C (zh) | 通信控制装置 | |
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| JP2001034335A (ja) | イベント収集装置 | |
| JP3487701B2 (ja) | フレームカウンタ | |
| TW310394B (en) | Multi-processor video display apparatus | |
| JP2666579B2 (ja) | パッケージ実装状態監視回路 | |
| JP2973682B2 (ja) | シリアルビット抽出回路 | |
| JP3472123B2 (ja) | シーケンスコントローラ | |
| KR0174706B1 (ko) | 신호 처리 장치 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JP3118518B2 (ja) | デジタル通信装置 | |
| JP2850875B2 (ja) | 位相調整用メモリ | |
| JPS63202180A (ja) | デ−タ収集装置 | |
| JPH11186996A (ja) | 位相乗り換え回路 | |
| KR100280426B1 (ko) | 주파수변환장치 | |
| JP2540486B2 (ja) | 複数ル−プを用いたデ−タ送受信方法 | |
| JPH04184297A (ja) | 情報処理システムの時刻同期化方式 | |
| JPS59178037A (ja) | 位相整合回路 | |
| JPH08340328A (ja) | フレーム同期方式およびフレーム同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| LAPS | Cancellation because of no payment of annual fees |