JPS6184178A - 映像信号処理用基本装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、ラスター走査される映像信号に対して種々の
処理を行うよう構成した映像信号処理用基本装置に関す
るものであり、殊に映像信号を途切れなく実時間で処理
しようとするものである。

［従来技術］ ラスター走査される映像信号の一例として、テレビジョ
ン信号がある。テレビジョン信号に対する各種処理とし
ては、例えば振幅軸上の処理９周波数軸上の処理９時間
軸上の処理ならびに画面の幾何学的変換などが知られて
いる。

従来、このような各種処理を行うために、それぞれ独自
の機能を果たす固有の回路や装置が用いられていた０例
えば、時間軸補正を行う場合にはタイム・ベース・コレ
クタやフレーム・シンクロナイザが用いられ、また幾何
学変換を行う場合にはデジタル拳ビデオ・エフェクタな
どの装置が用いられていた。

しかしながら、これらの装置は機能が固定化されており
、他の用途への転用や機能拡張は容易ではない。

これらの現状を更に明白にするために、現行の番組制作
システムの一例として第２図に示す構成例を挙げて、そ
の問題点を考察してみるに。

（１）新たな機能に対するニーズが発生した場合には、
改めてこれに対応する回路や装置を製作しなければなら
ない。

（２）第２図に示すような構成下において、例えばフレ
ームシンクロナイザや画質補正回路、　ＤＶＥ（デジタ
ル・ビデオｅエフェクタ）などの挿入位置を変更する場
合には、配線を組み直す必要がある。

（３）新規な特殊効果が次々に求められるが、その使用
頻度は極めて少ないにもかかわらず、そのためのハード
ウェアを製作する必要がある。

（４）番組制作システムを設計製作するにあたり。

中継専用、スタジオ用、ニュース送出用などを予め決定
したうえで、それぞれに適した設計思想で作業を進めて
おり、コスト高になる傾向がある。

など、拡張性や融通性に欠けており、且つ経済性も不十
分であった。さらに、最近では番組制作手法が多様化し
つつあるが、かかる要求に対しても柔軟に対応できなく
なってきている。

一方、プログラマブルな論理演算回路により所望の処理
を行うものとして、デジタルコンピュータが知られてい
るが１通常のデジタル化映像信号のサンプリング周期は
数十ｎ　５ｅｃ（ナノ秒）であり、画素単位ごとに上記
のような複雑な処理を行うためには超高速処理が可能な
コンピュータを必要とする。その結果として、現実には
大型のシステムとなり、且つコスト高になるという欠点
が生じる。

［目　　的］ このように、単機能の装置を次々と開発するよりも同一
のハードウェアを用いて多機能な装置を実現したほうが
、コスト的にも、保守上も多くの利点が得られる。

よって、本発明の目的は、同一のハードウェアを用いて
、途切れなく実時間で、多岐にわたる映像信号処理を行
う基本装置を提供することにある。

［発明の構成］ 第１図は１本発明の全体構成を示すブロック図である０
本図において、１は複数の映像信号を伝送する伝送線路
であり、ここで伝送される映像信号には同期信号も含ま
れている。この伝送線路は、処理に必要な映像信号を伝
送するに足る数だけ用意すればよい、また、時分割多重
することにより、伝送線路の本数を節減することができ
る。

２は伝送線路ｌから映像信号を選択して取り込むための
映像信号選択手段である。この制御は、後述する制御手
段８が行う。

３は書き込み手段であり、映像信号選択手段２を介して
得た映像信号の同期信号を制御信号として、後述する記
憶手段４に映像信号を書き込む。

−４に示す記憶手段は、映像信号データを一時的に記憶
する機構である。その書き込みの制御は書き込み手段３
が行い、読み出しの制御は後述する読み出し手段５が行
う、いま、記憶手段の記憶容量としてｌフレームぶんを
用意すると、フレームシンクロナイズ機能（後に詳述す
る）を実現することができる。

５に示す読み出し手段は、制御手段８の制御に従って演
算手段６が必要とするデータを記憶手段４より読み出す
機構である。

６に示す演算手段は、読み出し手段５によって読み出さ
れたデータを用いて所定の演算を行う。

７は出力手段であり、演算手段６の演算結果を制御手段
８の制御に基づいて伝送線路ｌに送出する。この出力手
段７は、演算手段６から出力されたデータを送出する他
に、伝送線路ｌのデータをそのまま通過させる機能をも
つ、この機構は、この基本装置を複数接続する際に必要
となる機構である。これについては、後に詳述する。

制御手段８は、入力映像信号とは別個の同期信号に応答
して各種の制御を行う機構である。具体的な制御として
は、 映像信号選択手段２に対して、選択すべき信号およびタ
イミングを与える； 読み出し手段５に対しては、演算手段６が必要とするデ
ータのアドレスを生成するように制御する； 演算手段６に対しては、記憶手段４から読み出したデー
タの演算処理について指示を与える； 出力手段７に対しては、伝送線路ｌ上のデータを通過さ
せ、あるいは演算手段６から出力されたデータを出力さ
せるための制御、ならびにそのタイミングを細かに制御
する。

本発明による装置は単体で用いた場合にも、書き込み手
段３．記憶手段４．読み出し手段５により時間軸上の処
理（後に詳述する）が可能であり、また、演算手段６の
機能により、データの変換も可能である。

［実　施　例］ 以下、実施例に基づいて本発明の詳細な説明する。

第３図は、本発明の一実施例を示すブロック図である０
本実施例では、３種の映像を伝送し得るように、３本の
伝送路ａ、ｂ、ｃを設けである。

まず、３木の伝送路ａ、ｂ、ｃのうちからセレクタ１０
を用いて所望の映像信号を選択する。この選択した映像
信号に付随する同期信号を用いて、カウンタ１２を制御
する。

第４図に、このカウンタ１２の詳細構成を示す。

ここで１２Ａは水平７ドレスカウンタ、１２Ｂは垂直ア
ドレスカウンタである。

再び第３図に戻り、これを説明する。

メモリ１４は映像信号を格納するために、木実施例では
１フレ一ム分の容量を有する。そして、カウンタ１２か
ら送出されるアドレスに従って、選択された映像信号が
逐次書き込まれる。他方、数値・論理演算部（アドレス
処理用）　１１３から出力されるアドレスに従って記憶
データが読み出され、数値・論理演算部（データ処理用
）１８に送られる。

数値・論理演算部（データ処理用）　１８は、所定のプ
ログラムに従ってこのデータを処理する。

数値論理演算部１８からの出力を伝送路ａ、ｂ、ｃのい
ずれかに送出するために、セレクタ２０，２２．２４を
用いる。いま、セレクタ２０の入力側切り換えを数値・
論理演算部１８側に選択すると、伝送路ａより伝送され
てきた信号は遮断され、演算部１日の出力データが伝送
路ａに送出される。また、セレクタ２２および２４によ
り入力側伝送路すおよびＣを選択すると、伝送路すおよ
びＣについては入力と出力がスルーの状態になる。これ
らの選択は、演算部１８．１８の制御も含めて、シーケ
ンサ２６が制御する。

セレクタ２０，２２．２４を通過する際に生ずる伝播遅
延時間が問題となる場合は、ラタチ（図示せず）をセレ
クタの後に挿入することにより、映像信号のサンプル位
置を規定する。上述の数値・論理演算部１８．１８は、
一般にＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ　ａｎｄ　Ｌｏｇ
ｉｃａｌ　Ｕｎｉｔ）　と呼ばれるものであり、加減乗
除の他に指数演算、対数演算などの関数演算や、ＡＮＤ
　、　ＯＲ、ＮＯ７などの論理演算をも扱い得る（すな
わち、ＣｐＵの一部品としての機能を果たす）、シーケ
ンサ２６はプログラムメモリを内蔵しており、後に詳述
するプログラムの手順に従って、基本装置を駆動する同
期信号（以下、システム同期と呼ぶ）等と比較しながら
、上記ＡＬｔｌなどを制御する。

これまで述べてきた映像信号処理用基本装置は、単体で
使用し得るのみならず、複数台を同一の伝送路に接続し
て映像信号を並列処理することが可能である。すなわち
、１台の装置では処理速度が遅くて映像信号の実時間処
理が不可能な場合にも、並列処理を行うことにより演算
速度を上げ、もって複雑な処理を可能とすることができ
る。以下、この並列処理について説明する。

映像信号の標本化周波数が１／Ｔｓ　Ｈｚ（ＴＳはサン
プル間隔）であって、本実施例による装置の処理速度が
１／Ｔｐ　Ｃ回／秒、　Ｔｐは１処理ステツプの処理時
間）とすると、１サンプル点につき、Ｔｓ／Ｔｐ処理ス
テップしか実行することができない、ところが、ある所
望の処理にｎ　（＞Ｔｓ／Ｔｐ）処理ステップ必要であ
る場合には、並列処理に必要とする本装置の台数Ｎは、 となる。

例えば、２つの非同期映像信号入力Ａ、Ｂをシステムの
同期に変換させながら、縦ワイプにより画像合成を行う
処理を考える。ここで、縦ワイプとは、第５図に示すよ
うに、２つの入力Ａ、Ｂを第５図（Ｃ）に示すように縦
割りにして表示する手法である。

いま、Ｔｐ＝　１４０ｎ　ｓｅｃ　、　Ｔｓ＝　２８０
ｎ　ｓｅｃの映像信号処理用基本装置について、画像合
成を行うために、ひとつの画素を生成するのにｎ＝８処
理ステツプを必要とすると、Ｎ＝４となり、４台の基本
装置が必要となる。

第６図は、Ｎ＝４として、４台の映像信号処理用基本装
置を用いた場合のシステム構成を示す。

ここで、ＰＵ１〜ＰＵ４はそれぞれ単独の映像信号処理
用基本装置を示す、また、図の右側に示すａ、ｂ。

Ｃは３木の伝送路を表している。

基本装置ＰＵＩおよびＰＯ２は映像入力Ａに対する処理
機構であり、ワイプ合成映像の左側の部分の処理を行う
。また、ＰＯ２およびＰＯ２は映像入力Ｂに対する処理
機構であり、ワイプ合成映像の右側の部分の処理を行う
、また、ＰＵＩおよびＰＯ２はメモリ１４（第３図参照
）の奇数アドレス部を、ＰＯ２およびＰＯ２は同じく偶
数アドレス部を担当する。

ＰＵＩおよびＰＯ２においては、映像信号選択手段とし
ての機能を果たすセレクタ１０（第３図参照）の作用に
より、映像人力Ａが選択される。同様にして、ＰＯ２お
よびＰＯ２においては映像入力Ｂが選択される。これら
選択された映像は、後に詳述するように、カウンタ１２
．メモリ１４　（フレームメモリ構成とする）、数値・
論理演算部（アドレス処理用）１６によってフレームシ
ンクロナイズされる。

そして、伝送路Ｃに合成映像出力信号を送出するために
、第５図（Ｃ）に示す画面左側についてはＰｕｔおよび
ＰＯ２から、また同画面右側についてはＰυ３およびＰ
Ｏ２から、各装置のセレクタ２４（第３図参照）を介し
て出力信号が送出される。その結果、伝送路Ｃには完全
な映像信号系列が送出される。

第７図（Ａ）　、　（Ｂ）および第８図（Ａ）、（Ｂ）
は第６図に述べたシステムの制御手順（シーケンサ２６
に入るプログラム）を示すフローチャートである。また
、第９図は結果として得られる合成画面を示す図であり
、横方向の座標をＸ、縦方向の座標をＹ、メモリの特定
アドレスを（Ｘ、Ｙ）　　、ある特定画面におけるワイ
プ位置をｘｏとする。

第７図（Ａ）に示すように、基本装置ＰＵＩはアドレス
（１，０）を指定したまま（ステップＳｌ）　、システ
ム同期の垂直ブランキング期間が終了するのを待機する
（ステップＳ２）。

垂直ブランキング期間が終了すると、メモリよりアドレ
ス（１，０）の内容を読み出して伝送路Ｃ側に出力する
（ステップＳ３）。

次いで、Ｘの値をＨ２″だけ増加しくステップＳ４）、
末だワイプ位置ｘｏに到達しない場合には（ステップＳ
５）、再びステップＳ３に戻ってアドレス（３，０）の
内容を読み出し、伝送路Ｃ側に出力する。

以降、順次にＸの値を”°２パずつ増し、（５，０）　
、　（７，０）・・・のアドレスから画像データを読み
出す（ループｌ）、そして、ワイプ位置ｘ０に達したと
きにはループ１から飛び出て、ループ２（ステップＳ６
．Ｓｒ）に入る。このループ２では座標Ｘの値を増すの
みであり、メモリからのデータ読み出しは行わない。

そして、ループ２を巡回している最中に水平ブランキン
グ期間に達した場合には（ステップＳ？）　、　Ｘの値
を１に戻すと共にＹの値を１だけ増してステップＳ２以
降の処理を繰り返す。

その後、垂直ブランキング期間に達すると、再びステッ
プＳ１に戻り、Ｘ＝１．Ｙ＝Ｏにリセットする。

かくして、第９図の■で示した画像領域が基本装置ＰＵ
！によって形成される。

基本装置ＰＵ２における処理過程は、第７図（Ｂ）に示
すフローチャートから明らかなように、基本装置Ｐυ１
の処理過程とほぼ同じである。但し、Ｘの初期値は°°
０゛に設定されるので、第９図の■で示した画像領域が
形成される。

以上述べた基本装置Ｐｕｔ、ＰＵ２の処理によって。

ワイプ位置ｘ０の左側にある画面領域（第９図参照）が
形成されることになる。

ワイプ位置ＸＯの右側にある画面領域については、基本
装置ＰＵ３およびＰＯ２によって形成される。この処理
過程は、第８図（Ａ）および（Ｂ）より明らかな通り、
基本装置ＰＵＩおよびＰＯ２の処理過程と類似している
。但しその相違点は、基本装置Ｐｕｔのループ１に相当
するループ３（第８図（Ａ）参照）では出力がなく、Ｐ
ＵＩのループ２に相当するループ４で出力があることで
ある。従って、ワイプ位置×。より右側の画面に対して
のみデータを出力するので、画像Ｂの右側が出力される
ことになる。なお、基本装置ＰＵ３とＰυ４の関係は、
基本装置Ｐｔ１ｌ　とＰυ２の関係と同様である。

本実施例では、タイムベースコレクタ、フレームシンク
ロナイザ等に代表される時間軸補正を行うことができる
。すなわち、異種同期で駆動されている映像信号を当該
システムの同期に変換するものである。

上述のワイプ処理手順について用いたフローチャートは
、時間軸補正処理も実行し得るアルゴリズムを表してい
る。そこで、第７図（Ａ）、ＣＢ）もしくは第８図（Ａ
）、（Ｂ）を用いて時間軸補正処理を行うために、まず
入力の同期信号に応答して第４図のカウンタ１２を駆動
して書き込みアドレスを発生し、メモリ１４（第３図参
照）に映像信号を書き込む、これに対し、読み出し時に
は上記フローチャートに示すように、入力の映像信号と
は独立したシステム同期の垂直ブランキング、水平ブラ
ンキングを確認しながらデータの読み出しを行−う。

かくして、メモリ１４がバッファの機能を果たし、もっ
て時間軸補正がなされる。

その他の映像信号処理の例として、拡大／縮小９凹転な
どの幾何学処理がある。これら処理は、従来からデジタ
ル・ビデオ・エフェクタなどの特殊効果装置によって実
現されていたが、以下に本実施例による処理手順を説明
する。

説明を簡略化するため、第１０図に示すように横方向の
長さを１７２に縮小する処理を考える６本処理は、第１
１図に示すアルゴリズムによって実現することができる
。この処理は、ループ５およびループ６において読み出
しの水平アドレスを２ずつ増してゆくことにより、横方
向の長さを１／２に縮小している。そして、縮小した画
像を２つ出力するために、ループ５およびループ６を用
い、ループ６に入る前に再度Ｘアドレスをリセット（０
）することにより、同じ画像を出力している。

いま、Ｔｓ　（映像信号のサンプル間隔）が２８０ｎ　
ｓｅｃであり、且つＴｐ（本実施例における１処理ステ
ツプの処理時間）が１４０ｎ　ｓｅｃであって、上記縮
小処理を行うために１画素あたりｎ＝４処理ステツプを
要するものと仮定する（第１１図でステップＳ４３〜Ｓ
４５や、Ｓ４７〜９４９が４ステツプとする）と、並列
処理を行うために必要な基本装置の台ＩＮは、 Ｎ　＝　−＝　２ Ｔｓ／Ｔｐ より、２台が必要とされる。

よって、映像信号の流れは第１２図に示す太線のように
なる。ここで、ＰＵＩおよびＰＯ２は、既に説明したと
おりそれぞれ同一の映像信号処理用基本装置を示す。

第１３図（Ａ）および（Ｂ）に示すフローチャートは、
第１２図に示した基本装置ＰＵＩおよびＰＯ２が実行す
べきアルゴリズムを表すものである。すなわち、既に説
明したワイプ処理の場合と類似して、Ｘの初期値を各々
ＩＩ　ＯＩＴと２′′に設定し、Ｘアドレスを°°４゛
°ずつ増加させている。

最後に、本実施例による２次元の回転処理について説明
する。いま、第１４図に示すように、座標（”Ｏ＋Ｙｏ
　）点を中心にθだけ回転させると。

（ｘ、ｙ　）点は次式に示すように、（Ｘ、Ｙ）まで移
動する。

本実施例による映像信号処理用基本装置では、出力系列
に従ってデータを生成する必要があるので、逆変換にな
り、次式に従う。

上式において、ＸおよびＹを操作に従って１ずつ増加さ
せながら逐次代入計算して、原画像（Ｘ　、　ｙ）のデ
ータを読み出し、出力する。この回転処理を実行する過
程は、既述のワイプ処理や縮小処理と同様である。但し
、アドレスの演算が若干多くなる点のみが異っている。

［効　　果］ 以上説明したとおり１本発明によれば、単一のハードウ
ェアを用いて時間軸上の処理など種々の映像信号処理を
行うことができるので、拡張性・柔軟性・保守性に富ん
だ映像信号処理用基本装置を得ることができる。

また、本発明に係る装置を複数台用いて並列処理を行わ
せることにより、処理速度の向上を図り、もって途切れ
なく実時間で種々の映像信号処理が可能となる。

【図面の簡単な説明】

第１図は本発明の全体構成を示すブロック図、 第２図は従来技術による番組制作システム構成例を示す
ブロック図、 第３図は本発明の一実施例を示すブロック図、第４図は
第３図に示したカウンタ１２の詳細構成を示すブロック
図、 第５図（Ａ）　、（Ｂ）、（Ｃ）は縦ワイプ処理を例示
した説明図、 第６図は４台の映像信号処理用基本装置を用いた場合の
システム構成を示す図、 第７図（Ａ）　、　（Ｂ）および第８図（Ａ）　、　（
Ｂ）は第６図に示したシステムの制御手順を示すフロー
チャート、 第９図は第７図（Ａ）　、　（Ｂ）および第８図（Ａ）
、（Ｂ）に示したアルゴリズムに従って形成した画面の
画素構成状態を説明する図。 第１０図（Ａ）、（Ｂ）は横方向の縮小処理を説明する
図。 第１１図は第１Ｏ図に示した縮小処理のアルゴリズムを
説明するフローチャート、 第１２図は２台の映像信号処理用基本装置を用いて並列
縮小処理を行う場合のシステム構成図、第１３図（Ａ）
　、（Ｂ）は第１２図に示したシステムの制御手順を示
すフローチャート、 第１４図は２次元の回転処理を説明する線図である。 １・・・伝送線路、 ２・・・映像信号選択手段、 ３・・・書き込み手段、 ４・・・記憶手段、 ５・・・読み出し手段、 ６・・・演算手段、 ７・・・出力手段。 ８・・・制御手段。 １０・・・セレクタ、 １２・・・カウンタ、 １２Ａ・・・水平アドレスカウンタ、 １２Ｂ・・・垂直アドレスカウンタ、 １４・・・メモリ、 ２０．２２．２４・・・セレクタ、 ２８・・・シーケンサ、 ＰＵＩ〜Ｐυ４・・・映像信号処理用基本装置。 特許出願人　　日　本　放　送　協　会代　　理　　人
　　　弁理士　　谷　　　義　　−第４図 〆モジへの書込みアドレス 第５図 （Ａ）　　　　　（Ｂ） （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １）ａ、複数の伝送線路から映像信号を選択して取り込
   む映像信号選択手段、 ｂ、映像信号を記憶する記憶手段、 ｃ、前記映像信号選択手段からの映像信号を、該映像信
   号の同期信号を制御信号にして前記記憶手段に書き込む
   書き込み手段、 ｄ、前記記憶手段に記憶されているデータのアドレスを
   指定して、前記記憶手段から該データを読み出す読み出
   し手段、 ｅ、前記読み出し手段により読み出されたデータを用い
   て演算を行う演算手段、 ｆ、前記演算手段からの演算結果を前記伝送線路に出力
   し、もしくは、前記伝送線路の映像信号を通過させる出
   力手段、 ｇ、独立の同期信号にもとづいて、前記映像信号選択手
   段、前記読み出し手段、前記演算手段および前記出力手
   段を制御する制御手 段、 とからなる映像信号処理用基本装置。